JPH0353585A - Printed wiring board and formation thereof - Google Patents
Printed wiring board and formation thereofInfo
- Publication number
- JPH0353585A JPH0353585A JP18748989A JP18748989A JPH0353585A JP H0353585 A JPH0353585 A JP H0353585A JP 18748989 A JP18748989 A JP 18748989A JP 18748989 A JP18748989 A JP 18748989A JP H0353585 A JPH0353585 A JP H0353585A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- printed wiring
- wiring board
- photosensitive resist
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015572 biosynthetic process Effects 0.000 title abstract description 5
- 238000000034 method Methods 0.000 claims abstract description 23
- 239000007788 liquid Substances 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims description 17
- 239000012528 membrane Substances 0.000 claims description 14
- 238000005553 drilling Methods 0.000 claims description 3
- 229910000679 solder Inorganic materials 0.000 abstract description 58
- 239000006071 cream Substances 0.000 abstract description 19
- 230000000149 penetrating effect Effects 0.000 abstract description 4
- 238000007747 plating Methods 0.000 description 20
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 12
- 239000000463 material Substances 0.000 description 8
- 229910052802 copper Inorganic materials 0.000 description 7
- 239000010949 copper Substances 0.000 description 7
- 239000011889 copper foil Substances 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 238000005476 soldering Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 238000011417 postcuring Methods 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 206010034972 Photosensitivity reaction Diseases 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 230000036211 photosensitivity Effects 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0094—Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は、例えば、ＶＴＲ、ラジオ等の電子機器に用
いられる高密度実装用基板に好適するプリント配線基板
、及び、このプリント配線基板の形成方法に関する。Detailed Description of the Invention [Industrial Field of Application] The present invention relates to a printed wiring board suitable for high-density mounting boards used in electronic equipment such as VTRs and radios, and to formation of this printed wiring board. Regarding the method.
［従来の技術］
一般に、回路素子を高密度に実装する必要がある場合に
は、プリント配線基板の両面に回路網を形成し、両面に
回路素子をハンダ付けすることにより、その実装密度を
高める方法は普通に行なわれている。この場合、基板の
表側に形成された実装用の電極ランドと、裏側に形成さ
れている実装用の電極ランドとを互いに接続する場合は
、基板本体にスルーホールを形成し、このスルーホール
の周面に導電層を形或することにより、両者を電気的に
接続するように構戊されている．ここで、従来において
、スルーホールを形成する場合には、回路素子がハンダ
付けされる電極ランドには、スルーホールは形成されず
、この電極ランドの近傍に形威されたスルーホールラン
ドに形成されていた．このようなスルーホールランドを
スルーホールのために特別に形戊しなければならないた
め、基板本体表面が実装に直接関与しないものにより部
分的に占有されることとなり、高密度実装においては、
はなはだ不利はものであった。[Prior Art] Generally, when it is necessary to mount circuit elements at high density, the mounting density is increased by forming a circuit network on both sides of a printed wiring board and soldering the circuit elements to both sides. The method is commonly used. In this case, if the mounting electrode land formed on the front side of the board and the mounting electrode land formed on the back side are to be connected to each other, a through hole is formed in the board body, and the periphery of this through hole is By forming a conductive layer on the surface, the two are electrically connected. Conventionally, when forming a through hole, the through hole is not formed in the electrode land to which the circuit element is soldered, but is formed in the through hole land shaped near the electrode land. It was. Because such through-hole lands must be specially shaped for through-holes, the surface of the board body is partially occupied by items that are not directly involved in mounting, and in high-density mounting,
The disadvantage was enormous.
一方、電極ランドに直接スルーホールを形成することも
考えられる。この場合、電極ランドと回路素子とを結合
するためにクリームハンダが用いられるが、このクリー
ムハンダは、横合時に溶融されることになる。この結果
、この溶けたクリームハンダは、スルーホールを介して
、基板の裏側へ流れ出し、十分なフイレットの形成が阻
止されることになる。On the other hand, it is also possible to form through holes directly in the electrode lands. In this case, cream solder is used to connect the electrode land and the circuit element, but this cream solder is melted when they are joined together. As a result, this melted cream solder flows out to the back side of the board through the through-hole, preventing sufficient fillet formation.
［発明が解決しようとしている課題］
このため、実開昭６３−４３４７９号公報に開示される
ように、電極ランドに直接スルーホールを形成し、実装
密度を高めるに際して、このスルーホールから溶けたク
リームハンダが流れ出すことを防止するため、スルーホ
ール内に、耐熱性の充填−物質を詰め込みも技術が知ら
れている．しかしながら、この従来技術においては、各
スルーホール毎に、この充填物質を詰め込まなければな
らず、スルーホールの数が多数になる場合には、非常な
手間となり、また、コストの上昇を招くものであり、解
決が要望されている．この発明は上述した課題に鑑みな
されたもので、この発明の目的は、電極ランドにスルー
ホールを直接形成する構成を採用するに際して、手間が
少なく、また、コスト上昇を招くことが無く、溶けたク
リームハンダがこのスルーホールを介して流れ出さない
ようにしたプリント配線基板、及び、これの形成方法を
提供することである．【課題を解決するための手段］
上述した課題を解決し、目的を達成するため、この発明
に係わるプリント配線基板は、基板本体と、この基板本
体の両面に形成され、所定の回路網パターンを有する導
電層と、この導電層の一部に規定され、回路素子が接続
される電極ランドと、この電極ランドにおいて、前記基
板本体を貫通するように形成されたスルーホールと、こ
のスルーホール内に形成され、これを閉塞するための膜
部材とを具備する事を特徴としている．また、この発明
に係わるプリント配線基板において、前記膜部材は、感
光性レジスト液が露光により硬化することにより形威さ
れた膜から構成されることを特徴としている。[Problems to be Solved by the Invention] For this reason, as disclosed in Utility Model Application Publication No. 63-43479, when through holes are formed directly in the electrode lands to increase the mounting density, melted cream is removed from the through holes. In order to prevent solder from flowing out, a technique is known in which a heat-resistant filler material is filled into the through-hole. However, in this prior art, it is necessary to fill each through hole with the filling material, which is extremely labor-intensive and increases costs when there are a large number of through holes. Yes, and a solution is requested. This invention has been made in view of the above-mentioned problems, and an object of the invention is to reduce the amount of effort required when adopting a configuration in which through holes are directly formed on electrode lands, and to eliminate melting costs without causing an increase in cost. It is an object of the present invention to provide a printed wiring board in which cream solder does not flow out through the through holes, and a method for forming the same. [Means for Solving the Problems] In order to solve the above-mentioned problems and achieve the objects, a printed wiring board according to the present invention includes a board body and a predetermined circuit network pattern formed on both sides of the board body. an electrode land defined in a part of the conductive layer and to which a circuit element is connected; a through hole formed in the electrode land so as to penetrate the substrate body; It is characterized by having a membrane member for closing the membrane. Further, in the printed wiring board according to the present invention, the film member is composed of a film formed by curing a photosensitive resist liquid by exposure to light.
また、この発明に係わるプリント配線基板の形成方法は
、基板本体にスルーホールを穿設する第１の工程と、こ
のスルーホール内に感光性レジスト液が流れ込むように
、感光性レジスト液を基板本体の表面に塗布する第２の
工程と、このスルーホール内の感光性レジスト液を露光
して、スルーホールを閉塞する膜部材を形成する第３の
工程とを具備することを特徴としている。Further, the method for forming a printed wiring board according to the present invention includes a first step of drilling a through hole in the board body, and applying a photosensitive resist solution to the board body so that the photosensitive resist solution flows into the through hole. The method is characterized by comprising a second step of coating the surface of the through hole, and a third step of exposing the photosensitive resist liquid in the through hole to form a film member that closes the through hole.
また、この発明に係わるプリント配線基板の形成方法に
おいては、前記第２の工程において、感光性レジスト液
は、基板本体の一方の表面から塗布され、前記第３の工
程において、この感光性レジスト液は、基板本体の他方
の表面側から露光されることを特徴としている．
また、この発明に係わるプリント配線基板の形成方法は
、前記第３の工程が実行された後において、現像され、
露光されることにより硬化して膜部材に形成された以外
の感光性レジスト液を、スルーホールから除去する第４
の工程を更に具備することを特徴としている．
［作用］
以上のように構成されるこの発明に係わるプリント配線
基板においては、回路素子と電極ランドの導電層とがク
リームハンダを介して互いに接合される際において、溶
けたクリームハンダは、電極ランドに直接形成されたス
ルーホールの開口に向けて流れ出ることになるが、スル
ーホール内は、閉塞部材により閉塞されているので、溶
けたクリームハンダは、このスルーホール内に入り込む
ことが出来ずに、結局、電極ランドにおいて開口する開
口部を閉塞する状態で留まることになる。Further, in the method for forming a printed wiring board according to the present invention, in the second step, the photosensitive resist liquid is applied from one surface of the substrate body, and in the third step, the photosensitive resist liquid is applied. is characterized in that it is exposed from the other surface side of the substrate body. Further, in the method for forming a printed wiring board according to the present invention, after the third step is performed, development is performed,
A fourth step of removing the photosensitive resist liquid other than that which is cured by exposure and formed on the film member from the through hole.
It is characterized by further comprising the following steps. [Function] In the printed wiring board according to the present invention configured as described above, when the circuit element and the conductive layer of the electrode land are bonded to each other via the cream solder, the melted cream solder is removed from the electrode land. The melted cream solder will flow out toward the opening of the through hole formed directly in the through hole, but since the inside of the through hole is closed by the closing member, the melted cream solder cannot enter into this through hole. In the end, the opening in the electrode land remains closed.
［実施例］
以下に、この発明に係わるプリント配線基板のー実施例
の構成を添付図面を参照して、詳細に説明する．
第１図、第２Ａ図並びに第２Ｂ図に示すように、この一
実施例のプリント配線基板１０は、絶縁性を有する基板
本体１２と、この基板本体１２の両面上に夫々形成され
、所定の回路網パターンを有する導電層１４．１６とか
ら基本的に構成されている．ここで、これらの導電層１
４．１６の中で、回路素子１８を電気的及び機械的に接
続するための部分として、複数の電極ランド２０．２２
が規定されている．そして、これらの電極ランド２０．
２２を含む全ての導電層１４．１６の表面上には、ハン
ダメッキ層２４．２６が夫々形威されている。尚、この
電極ランド２０．２２Ｊ２ｔ外のハンダメッキ層２４．
２６の表面上には、ソルダレジスト層２８．３０が夫々
形成されている。[Example] Below, the structure of an example of a printed wiring board according to the present invention will be described in detail with reference to the accompanying drawings. As shown in FIGS. 1, 2A, and 2B, the printed wiring board 10 of this embodiment includes a board main body 12 having an insulating property, and a predetermined pattern formed on both sides of the board main body 12. It basically consists of conductive layers 14 and 16 having a network pattern. Here, these conductive layers 1
4.16, a plurality of electrode lands 20.22 are used as parts for electrically and mechanically connecting the circuit elements 18.
is specified. And these electrode lands 20.
A solder plating layer 24.26 is formed on the surface of all conductive layers 14.16 including 22, respectively. Note that the solder plating layer 24. outside this electrode land 20.22J2t.
Solder resist layers 28 and 30 are formed on the surfaces of 26, respectively.
また、基板本体１２の表側に形成された複数の電極ラン
ド２０の中で、裏側に形成された電極ランド２２の中の
所定の電極ランド２２′と電気的に接続する必要のある
電極ランド２０’には、両者を電気的に接続するための
手段とし′て、スルーホール３２が形成されている．そ
して、このスルーホール３２の内周面には、上下に位置
する電極ランド２０’，２２’の夫々の導電層１４，ｌ
６と一体的に接続された導電層３４が全周に渡り形成さ
れている。このようにスルーホール３２の内周面に形成
された導電層３４を介して、表側の電極ランド２０’と
裏側の電極ランド２２′とは電気的に接続されることと
なる．
一方、スルーホール３２の内部には、これを閉塞するた
めに、膜部材３６が形成されている。ここで、この膜部
材３６は、感光性レジスト液を露光して現像することに
より形成されている。Also, among the plurality of electrode lands 20 formed on the front side of the substrate body 12, an electrode land 20' that needs to be electrically connected to a predetermined electrode land 22' among the electrode lands 22 formed on the back side. A through hole 32 is formed in this as a means for electrically connecting the two. The inner circumferential surface of this through hole 32 is provided with conductive layers 14 and l of the electrode lands 20' and 22' located above and below, respectively.
A conductive layer 34 integrally connected to the conductive layer 6 is formed around the entire circumference. In this manner, the electrode land 20' on the front side and the electrode land 22' on the back side are electrically connected via the conductive layer 34 formed on the inner peripheral surface of the through hole 32. On the other hand, a membrane member 36 is formed inside the through hole 32 to close it. Here, this film member 36 is formed by exposing and developing a photosensitive resist solution.
次に、第３Ａ図乃至第３Ｊ図を参照して、以上のように
構成されるプリント配線基板１０をパターンメッキ法に
より形成するための形成方法を説明する。Next, with reference to FIGS. 3A to 3J, a method for forming the printed wiring board 10 configured as described above by pattern plating will be described.
先ず、第３Ａ図に示すように、基板本体２０の上下両側
における全表面に渡り、銅箔３８が貼着された状態の素
材４０の所定位置に、厚さ方向に貫通したスルーホール
３２をドリルにより穿孔する。ここで、上述した所定位
置とは、将来において、基板本体１２の表側に形成され
る複数の電極ランド２０の中で、裏側に形成される電極
ランド２２の中の所定の電極ランド２２′と電気的に接
続する必要のある電極ランド２０’となる部分に規定さ
れている．
このようにスルーホール３２をドリル形威した後におい
て、この素材４０全体に渡り、図示しない銅メッキ装置
により銅メッキを施す。この結果、第３Ｂ図に示すよう
に、銅箔３８の上下両側における全面に渡り銅メッキ層
４２が形成されると共に、スルーホール３２の内周面に
銅メッキ層からなる導電層３４が形或されることとなる
。ここで、基板本体ｌ２の表面に形成された銅箔３８と
銅メッキ層４２とにより、表側の導電層１４が構成され
、基板本体１２の裏面に形成された銅箔３８と銅メッキ
層４２とにより、裏側の導電層ｌ６が構成されることと
なる。First, as shown in FIG. 3A, a through hole 32 penetrating in the thickness direction is drilled at a predetermined position of the material 40 to which the copper foil 38 is adhered over the entire surface of the board body 20 on both upper and lower sides. perforate by. Here, the above-mentioned predetermined position refers to a predetermined electrode land 22' of the electrode land 22 formed on the back side among the plurality of electrode lands 20 formed on the front side of the substrate main body 12 in the future. It is specified in the part that becomes the electrode land 20' that needs to be connected. After the through holes 32 are drilled in this way, the entire material 40 is plated with copper using a copper plating device (not shown). As a result, as shown in FIG. 3B, a copper plating layer 42 is formed over the entire upper and lower sides of the copper foil 38, and a conductive layer 34 made of a copper plating layer is formed on the inner peripheral surface of the through hole 32. It will be done. Here, the copper foil 38 and the copper plating layer 42 formed on the surface of the board main body 12 constitute the front conductive layer 14, and the copper foil 38 and the copper plating layer 42 formed on the back surface of the board main body 12 constitute the conductive layer 14 on the front side. As a result, the conductive layer l6 on the back side is formed.
この後、このように内周面に導電層３４が設けられたス
ルーホール３２が形威された状態の素材４０の、両導電
層１４．１６にハンダメッキする際に、ハンダメッキ層
２４．２８が夫々所定のパターンで形成されるようにマ
スキングするための第１のマスク部材４４．４６を第３
Ｃ図に示すように被せる。After that, when solder plating both conductive layers 14.16 of the material 40 in which the through hole 32 with the conductive layer 34 is formed on the inner peripheral surface is soldered, the solder plating layer 24.28 The first mask members 44 and 46 for masking are formed in a predetermined pattern, respectively.
Cover as shown in Figure C.
このように素材４０に第１のマスク部材４４．４６を被
せた状態で、図示しないハンダメッキ装置により導電層
１４．１６上にハンダメッキし、第１のマスク部材４４
．４６を取り除くことにより、第３Ｄ図に示すように、
夫々所定のパターンを有した状態でハンダメッキ層２４
．２６を形成する。With the first mask member 44.46 covered on the material 40 in this manner, solder plating is performed on the conductive layer 14.16 using a solder plating device (not shown), and the first mask member 44.
．． By removing 46, as shown in Figure 3D,
The solder plating layers 24 each have a predetermined pattern.
．． Form 26.
この後、ハンダメッキ層２４．２６が形成された素材４
０を、図示しないエッチング装置によりエッチングする
．このエッチングに際して、予め導電層１４．１６上に
夫々形成されているハンダメッキ層２４．２６が、エッ
チングレジストとして機能し、これらハンダメッキ層２
４．２６が形成されている部分以外の全ての導電層２４
．２６の部分は、エッチングされて除去されることにな
る。このようにして、第３Ｅ図に示すように、所定の回
路網パターンを有した導電層１４．１６が、夫々の表面
上の全面に渡りハンダメッキ層２２が添看された状態で
形成されることになる．この状態で、実質的に、プリン
ト配線基板１０が形成されることになる．
次に、膜部材３６をスルーホール３２内に形成するため
に、第３Ｆ図に示すように、スクリーン印刷法により、
プリント配線基板１０の表側の表面の必要箇所、即ち、
スルーホール３２が形成された周辺に、感光性ソルダレ
ジスト液４８を塗布する．ここで、ソルダレジスト液は
、感光性を有するように形成されており、換言すれば、
露光することにより、硬化するように設定されている。After this, the material 4 on which the solder plating layers 24 and 26 are formed
0 is etched using an etching device (not shown). During this etching, the solder plated layers 24 and 26 previously formed on the conductive layers 14 and 16 function as etching resists, and these solder plated layers 24 and 26 act as etching resists.
All conductive layers 24 except the part where 4.26 is formed
．． The portion 26 will be etched and removed. In this way, as shown in FIG. 3E, conductive layers 14 and 16 having a predetermined circuit network pattern are formed with the solder plating layer 22 covering the entire surface of each of the conductive layers 14 and 16. It turns out. In this state, the printed wiring board 10 is substantially formed. Next, in order to form the membrane member 36 in the through hole 32, as shown in FIG. 3F, by screen printing,
Necessary locations on the front surface of the printed wiring board 10, that is,
A photosensitive solder resist solution 48 is applied around the area where the through hole 32 is formed. Here, the solder resist liquid is formed to have photosensitivity, in other words,
It is set to be cured by exposure to light.
このように感光性ソルダレジスト液４８をスクリーン印
刷法で塗布した状態で、図示しない熱風循環炉でプリン
ト配線基板１０を予備加熱（７０℃、２０分）する．こ
の予備加熱により、塗布液に含まれていた溶剤等が飛ば
されて、実質的に除去されることになる．この後、第３
Ｇ図に示すように、感光性ソルダレジスト液４８が塗布
された側とは反対側の裏面側から、紫外線ランプ５０に
より、紫外線を積算光量にして１０００ｍＪ／ｃｍ”で
露光する．このような露光により、スルーホール３２内
に流れ込んだ感光性ソルダレジスト液の中で、裏面側に
位置する表面のみが感光することになる．即ち、この露
光により、スルーホール３２内の裏面側の表面のみが感
光して硬化することになる。With the photosensitive solder resist solution 48 applied by screen printing in this manner, the printed wiring board 10 is preheated (70° C., 20 minutes) in a hot air circulation oven (not shown). By this preheating, the solvent and the like contained in the coating solution are blown off and substantially removed. After this, the third
As shown in Fig. G, from the back side opposite to the side on which the photosensitive solder resist liquid 48 is applied, ultraviolet rays are exposed using an ultraviolet lamp 50 at an integrated light intensity of 1000 mJ/cm.Such exposure As a result, only the surface located on the back side of the photosensitive solder resist liquid that has flowed into the through hole 32 is exposed to light.In other words, due to this exposure, only the surface on the back side inside the through hole 32 is exposed to light. It will harden.
この露光後、プリント配線基板１０を専用の現像液中で
６０秒現像を行なうことにより、感光して硬化した部分
以外の感光性ソルダレジスト液４８は取り除かれ、第３
Ｈ図に示すように、スルーホール３２内に、所定の薄さ
で、膜部材３６が形成されることになる．そして、最後
に、図示しない熱風循環炉により加熱（１４０℃、４０
分）することにより、この膜部材３６を後硬化させ、十
分な硬度を有する膜部材３６がスルーホール３２中に形
成されることになる．
そして、このようにスルーホール３２中に膜部材３６を
形成、換言すれば、スルーホール３２を膜部材３６によ
り閉塞した後において、ソルダレジスト層２８．３０を
電極ランド２０．２２以外のハンダメッキ層２２上に形
成するために、第３■図に示すように、感光性ソルダレ
ジスト液を基板上の全面に渡り塗布して、ソルダレジス
ト層２８．３０を形成する。そして、第２のマスク部材
４８．５０を介して、感光性ソルダレジスト層を選択的
に露光する．この露光後において現像することにより、
第３Ｊ図に示すように、表側及び裏側の導電層１４．１
６上の所望の表面上には、部分的にソルダレジスト層２
８．３０が夫々形成されることになる。このようにして
、第１図に示すプリント配線基板ｌＯが完成することに
なる。After this exposure, the printed wiring board 10 is developed in a special developer for 60 seconds to remove the photosensitive solder resist 48 other than the exposed and hardened portions.
As shown in Figure H, a membrane member 36 with a predetermined thickness is formed within the through hole 32. Finally, it is heated (140°C, 40°C) in a hot air circulation furnace (not shown).
By doing this, the membrane member 36 is post-cured, and a membrane member 36 having sufficient hardness is formed in the through hole 32. Then, after forming the membrane member 36 in the through hole 32, in other words, closing the through hole 32 with the membrane member 36, the solder resist layer 28.30 is replaced with the solder plated layer other than the electrode land 20.22. 22, a photosensitive solder resist solution is applied over the entire surface of the substrate to form solder resist layers 28 and 30, as shown in FIG. The photosensitive solder resist layer is then selectively exposed to light through the second mask member 48,50. By developing after this exposure,
As shown in Figure 3J, the front and back side conductive layers 14.1
A solder resist layer 2 is partially formed on the desired surface of 6.
8.30 will be formed respectively. In this way, the printed wiring board IO shown in FIG. 1 is completed.
次に、第４Ａ図乃至第４Ｃ図を参照して、第１図に示す
プリント配線基板１０の電極ランド２０．２０′に、回
路素子１８をハンダ付けするための実装動作を説明する
。Next, a mounting operation for soldering the circuit element 18 to the electrode lands 20, 20' of the printed wiring board 10 shown in FIG. 1 will be described with reference to FIGS. 4A to 4C.
先ず、この実装動作に際しては、電極ランド２０．２０
’の夫々のハンダメッキ層２４上に図示しないメタル版
を用いた印刷器でクリームハンダ５６を第４Ａ図に示す
ように供給し、図示しないチップマウンタ（回路素子が
ＩＣの場合にはＩＣマウンタ）でクリームハンダ５６上
に回路素子１８を、第４Ｂ図に示すように、電極ランド
２０．２０’のハンダメッキ層２２ｂ上に夫々供給した
クリームハンダ５６内に、その両端を夫々挿入するよう
に搭載する．
そして、この状態で、図示しないベーパフェーズリフロ
ーにこのプリント配線基板１０を収容し、プリント配線
基板１０全体を所定温度、例えば、クリームハンダ５６
やハンダメッキ層２４，２６が溶融する温度よりも高い
温度である約２２０℃まで加熱する。このようにして、
回路素子ｌ８を両電極ランド２０．２０’に掛け渡した
状態でハンダ接合する。First, in this mounting operation, the electrode land 20.20
Cream solder 56 is supplied onto each solder plating layer 24 as shown in FIG. 4A using a printer using a metal plate (not shown), and a chip mounter (not shown) (an IC mounter when the circuit element is an IC) is applied. Then, as shown in FIG. 4B, the circuit element 18 is mounted on the cream solder 56 so that both ends thereof are inserted into the cream solder 56 supplied onto the solder plating layer 22b of the electrode land 20, 20'. do. In this state, the printed wiring board 10 is placed in a vapor phase reflow chamber (not shown), and the entire printed wiring board 10 is heated to a predetermined temperature, for example, with cream solder 56.
It is heated to about 220° C., which is higher than the temperature at which the solder plating layers 24 and 26 melt. In this way,
The circuit element 18 is soldered to both electrode lands 20 and 20' with the circuit element 18 stretched across both electrode lands 20 and 20'.
このペーパーフエーズリフローでハンダ接合する際にに
おいて、第１図に示すように、表裏両側の電極ランド２
０’，２２’には、基板本体ｌ２を貫通したスルーホー
ル３２の両端が開口しているが、スルーホール３２自体
は、内部に予め形成された膜部材３６により閉塞されて
い“る。このため、表側に開口したスルーホール３２の
上端部に、第４Ｃ図に示すように、溶けたクリームハン
ダ５６が流れ込んだとしても、この溶けたクリームハン
ダ５６は、スルーホール３２内に流入することなく、そ
の入口付近に留まり、このスルーホール３２の上端部を
閉塞した状態にもたらされることになる。When soldering with this paper phase reflow, as shown in Figure 1, the electrode lands 2 on both the front and back sides
0', 22', both ends of a through hole 32 penetrating the substrate main body l2 are open, but the through hole 32 itself is closed by a membrane member 36 formed in advance inside. As shown in FIG. 4C, even if melted cream solder 56 flows into the upper end of the through-hole 32 that opens on the front side, the melted cream solder 56 will not flow into the through-hole 32. It remains near the entrance of the through hole 32, and the upper end of the through hole 32 is closed.
この結果、この一実施例においては、表裏一対の電極ラ
ンド２０’ ２２”を電気的に接続すべく、基板本体
ｌ２を貫通する状態でスルーホール３２が形成されてい
たとしても、このスルーホール３２内は、膜部材３６に
より閉塞されているので、電極ランド２０’上で溶けた
ハンダは、第４Ｃ図に示すように、スルーホール３２内
に流れ込まずに、実質的に電極ランド２０’に留まるこ
ととなる；
このようにして、この一実施例においては、電極ランド
２０′上に供給したクリームハンダ５６は、溶融時にお
いて、スルーホール３２内に流れ出る量を最小限に抑え
られ、ハンダ接合にたずさわるに十分なハンダ量を確保
する事ができることになる。As a result, in this embodiment, even if the through hole 32 is formed penetrating the substrate body l2 in order to electrically connect the pair of front and back electrode lands 20'22'', the through hole 32 Since the inside is closed by the membrane member 36, the solder melted on the electrode land 20' does not flow into the through hole 32 and remains substantially on the electrode land 20', as shown in FIG. 4C. In this way, in this embodiment, the amount of the cream solder 56 supplied onto the electrode land 20' flowing into the through hole 32 when melted is minimized, and the solder joint is not affected. This will ensure that you have enough solder to do the job.
その結果、
■；実装部品（回路素子）の電極に対する十分なフイレ
ットの形成が確保され、また、■；実装部．品（回路素
子）の強固なハンダ接合強度が達成されることとなる、
顕著な効果が認められた。As a result, (1) sufficient fillet formation for the electrodes of the mounted component (circuit element) is ensured, and (2) the mounting portion. Strong solder joint strength of the product (circuit element) will be achieved.
A remarkable effect was observed.
この発明は、上述したー実施例の構成に限定されること
をく、この発明の要旨を逸脱しない範囲で種々変形可能
であることは言うまでもない。It goes without saying that the present invention is not limited to the configuration of the embodiments described above, and can be modified in various ways without departing from the gist of the invention.
例えば、上述したー実施例においては、ソルダレジスト
層２８．３０は、マスキング法にょり形或一されるよう
に説明したが、この発明は、このような構成に限定され
ることをく、膜部材３６を形成したと同様なスクリーン
法により形成するようにしても良い．この場合、膜部材
３６を後硬化させるための加熱処理を、ソルダレジスト
層２８．３０を後硬化させるための加熱処理で、兼用す
ることが出来ることになる。For example, in the embodiments described above, the solder resist layers 28 and 30 were described as being shaped by a masking method, but the present invention is not limited to such a configuration; It may be formed by a screen method similar to that used to form the member 36. In this case, the heat treatment for post-curing the film member 36 can also be used as the heat treatment for post-curing the solder resist layers 28 and 30.
また、上述したー実施例においては、膜部材３６を形成
するに際して、感光性ソルダレジスト液４８を紫外線に
より露光するように説明したが、この発明はこのような
構或に限定されることをく、例えば、スルーホール３２
の直径が小さい場．合には、この中に流れ込んだ感光性
ソルダレジスト液４８を露光することなく、現像したと
しても、このスルーホール３２内には、感光性ソルダレ
ジスト液４８の膜が残り、これを加熱処理することによ
り、硬化させて、膜部材３６を形成するようにすること
が可能である。Further, in the above embodiment, the photosensitive solder resist liquid 48 is exposed to ultraviolet light when forming the film member 36, but the present invention is not limited to such a structure. , for example, through hole 32
If the diameter of is small. In this case, even if the photosensitive solder resist liquid 48 that has flowed into the through hole 32 is developed without being exposed, a film of the photosensitive solder resist liquid 48 remains in the through hole 32, and this is heated. By doing so, it is possible to cure the film member 36.
【発明の効果１
以上、詳細に説明したように、この発明に係わるプリン
ト配線基板は、基板本体と、この基板本体の両面に形成
され、所定の回路網パターンを有する導電層と、この導
電層の一部に規定され、回路素子が接続される電極ラン
ドと、この電極ランドにおいて、前記基板本体を貫通す
るように形成されたスルーホールと、このスルーホール
内に形成され、これを閉塞するための膜部材とを具備す
る事を特徴としている。Effects of the Invention 1 As described above in detail, the printed wiring board according to the present invention includes a board body, a conductive layer formed on both surfaces of the board body and having a predetermined circuit network pattern, and a conductive layer formed on both sides of the board body. an electrode land defined in a part of the substrate and to which a circuit element is connected; a through hole formed in this electrode land so as to penetrate through the substrate body; and a through hole formed in this through hole to close it. It is characterized by comprising a membrane member.
また、この発明に係わるプリント配線基板において、前
記膜部材は、感光性レジスト液が露光により硬化するこ
とにより形成された膜から構成されることを特徴として
いる。Further, in the printed wiring board according to the present invention, the film member is composed of a film formed by curing a photosensitive resist solution by exposure to light.
また、この発明に係わるプリント配線基板の形成方法は
、基板本体にスルーホールを穿設する第１の工程と、こ
のスルーホール内に感光性レジスト液が流れ込むように
、感光性レジスト液を基板本体の表面に塗布する第２の
工程と、このスルーホール内の感光性レジスト液を露光
して、スルーホールを閉塞する膜部材を形成する第３の
工程とを具備することを特徴としている．
また、．この発明に係わるプリント配線基板の形成方法
においては、前記第２の工程において、感光性レジスト
液は、基板本体の一方の表面に塗布され、前記第３の工
程において、この感光性レジスト液は、基板本体の他方
の表面側から露光されることを特徴としている．
また、この発明に係わるプリント配線基板の形成方法は
、前記第３の工程が実行された後において、現像され、
露光されることにより硬化して膜部材に形成された以外
の感光性レジスト液を、スルーホールから除去する第４
の工程を更に具備することを特徴としている。Further, the method for forming a printed wiring board according to the present invention includes a first step of drilling a through hole in the board body, and applying a photosensitive resist solution to the board body so that the photosensitive resist solution flows into the through hole. The method is characterized by comprising a second step of coating the surface of the through hole, and a third step of exposing the photosensitive resist liquid in the through hole to form a film member that closes the through hole. Also,. In the method for forming a printed wiring board according to the present invention, in the second step, a photosensitive resist liquid is applied to one surface of the substrate body, and in the third step, the photosensitive resist liquid is applied to It is characterized by being exposed to light from the other surface side of the substrate body. Further, in the method for forming a printed wiring board according to the present invention, after the third step is performed, development is performed,
A fourth step of removing the photosensitive resist liquid other than that which is cured by exposure and formed on the film member from the through hole.
The method is characterized by further comprising the steps of.
従って、この発明によれば、電極ランドにスルーホール
を直接形成する構成を採用するに際して、手間が少なく
、また、コスト上昇を招くことが無く、溶けたクリーム
ハンダがこのスルーホールを介して流れ出さないように
したプリント配線基板，及び、これの形成方法が提供さ
れることになる．Therefore, according to the present invention, when adopting a configuration in which a through hole is directly formed in an electrode land, it requires less effort and does not cause an increase in cost, and melted cream solder flows out through this through hole. A printed wiring board and a method for forming the same are provided.
第１図はこの発明に係わるプリント配線基板の−実施例
の構成を示す縦断面図；
第２Ａ図及び第２Ｂ図は、夫々、第１図に示すプリント
配線基板の表側の形状及び裏側の形状を示す平面図；
第３Ａ図乃至第３Ｊ図は、第１図に示すプリント配線基
板の成形方法を順次示す縦断面図；そして、
第４Ａ図乃至第４Ｃ図は、第１図に示すプリント配線基
板に回路素子を実装する実装動作を順次示す縦断面図で
ある。
図中、１０・・・プリント配線基板、１２・・・基板本
体、１４；１６・・・導電層、１８・・・回路素子、２
０： ２２ （２０’ ；２２″）・・・電極ランド、
２４；２６・・・ハンダメッキ層、２８．３０・・・ソ
ルダレジスト層、３２・・・スル〒ホール、３４・・・
導電層、３６・・・膜部材、３８・・・銅箔、４０・・
・基材、４２・・・銅メッキ層、４４ ： ４６・・・
第１のマスク部材、４８・・・感光性ソルダレジスト液
、５０・・・紫外線ランプ、５２ ．５４・・・第２の
マスク部材、５６・・・クリームハンダである。
手
続
補
正
１窮ｋ
（方式）
平成ｌ年１１月ｌ４日
特
許
庁
長
官
殿
１１件の表示
特願乎１−
ｌ
８７４８９号
キヤノン株式会社
４
代
理 人 〒１０５
東京都港区虎ノ門２−５−２
１
平成ｌ年ｌＯ月３１日
（発送）
６．補
正の対象
図面の第１図，第２図，第３Ｆ図〜第３Ｊ図，第４図７
．補正の内容
別紙の通
りFIG. 1 is a longitudinal sectional view showing the configuration of an embodiment of the printed wiring board according to the present invention; FIGS. 2A and 2B are the front side shape and back side shape of the printed wiring board shown in FIG. 1, respectively. FIGS. 3A to 3J are longitudinal cross-sectional views sequentially showing the method of forming the printed wiring board shown in FIG. 1; FIGS. 4A to 4C are plan views showing the printed wiring board shown in FIG. FIG. 3 is a vertical cross-sectional view sequentially illustrating a mounting operation for mounting circuit elements on a board. In the figure, 10... Printed wiring board, 12... Board body, 14; 16... Conductive layer, 18... Circuit element, 2
0: 22 (20';22'')...electrode land,
24; 26...Solder plating layer, 28.30...Solder resist layer, 32...Through hole, 34...
Conductive layer, 36... Membrane member, 38... Copper foil, 40...
・Base material, 42...Copper plating layer, 44: 46...
First mask member, 48... Photosensitive solder resist liquid, 50... Ultraviolet lamp, 52. 54...Second mask member, 56...Cream solder. Procedural Amendment 1 K (Method) November 14, 1999 Patent Office Commissioner 11 Patent Request for Indication No. 87489 Canon Inc. 4 Agent 2-5-2 Toranomon, Minato-ku, Tokyo 105 1 31st October 1999 (shipped) 6. Figures 1, 2, 3F to 3J, and 4 of the drawings subject to correction 7
．． Details of the amendments are as per the attached sheet.
Claims (5)
を有する導電層と、 この導電層の一部に規定され、回路素子が接続される電
極ランドと、 この電極ランドにおいて、前記基板本体を貫通するよう
に形成されたスルーホールと、 このスルーホール内に形成され、これを閉塞するための
膜部材とを具備する事を特徴とするプリント配線基板。(1) A board body; A conductive layer formed on both sides of this board body and having a predetermined circuit network pattern; An electrode land defined on a part of this conductive layer to which a circuit element is connected; and this electrode land. A printed wiring board comprising: a through hole formed to penetrate the board body; and a membrane member formed within the through hole to close the through hole.
化することにより形成された膜から構成されることを特
徴とする請求項第１項に記載のプリント配線基板。(2) The printed wiring board according to claim 1, wherein the film member is composed of a film formed by curing a photosensitive resist solution by exposure to light.
、 このスルーホール内に感光性レジスト液が流れ込むよう
に、この感光性レジスト液を基板本体の表面に塗布する
第２の工程と、 このスルーホール内の感光性レジスト液を露光して、ス
ルーホールを閉塞する膜部材を形成する第３の工程とを
具備することを特徴とするプリント配線基板の形成方法
。(3) A first step of drilling a through hole in the substrate body, and a second step of applying the photosensitive resist liquid to the surface of the substrate body so that the photosensitive resist liquid flows into the through hole. and a third step of exposing the photosensitive resist solution in the through hole to form a film member that closes the through hole.
基板本体の一方の表面に塗布され、 前記第３の工程において、この感光性レジスト液は、基
板本体の他方の表面側から露光されることを特徴とする
請求項第３項に記載のプリント配線基板の形成方法。(4) In the second step, the photosensitive resist solution is
The printed wiring according to claim 3, wherein the photosensitive resist solution is applied to one surface of the substrate body, and in the third step, the photosensitive resist liquid is exposed from the other surface side of the substrate body. Method of forming the substrate.
て、露光されることにより硬化して膜部材に形成された
以外の感光性レジスト液を、スルーホールから除去する
第４の工程を更に具備することを特徴とする請求項第４
項に記載のプリント配線基板の形成方法。(5) After the third step is performed, a fourth step of removing the photosensitive resist solution other than that which is developed and hardened by exposure and formed on the film member from the through hole. Claim 4 further comprising:
The method for forming a printed wiring board as described in .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18748989A JPH0353585A (en) | 1989-07-21 | 1989-07-21 | Printed wiring board and formation thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18748989A JPH0353585A (en) | 1989-07-21 | 1989-07-21 | Printed wiring board and formation thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0353585A true JPH0353585A (en) | 1991-03-07 |
Family
ID=16206963
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18748989A Pending JPH0353585A (en) | 1989-07-21 | 1989-07-21 | Printed wiring board and formation thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0353585A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016219727A (en) * | 2015-05-26 | 2016-12-22 | 日立オートモティブシステムズ株式会社 | Semiconductor device and manufacturing method of the same |
| JP6989070B1 (en) * | 2020-03-06 | 2022-01-05 | 株式会社村田製作所 | Electronic devices and their manufacturing methods |
-
1989
- 1989-07-21 JP JP18748989A patent/JPH0353585A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016219727A (en) * | 2015-05-26 | 2016-12-22 | 日立オートモティブシステムズ株式会社 | Semiconductor device and manufacturing method of the same |
| JP6989070B1 (en) * | 2020-03-06 | 2022-01-05 | 株式会社村田製作所 | Electronic devices and their manufacturing methods |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5402314A (en) | Printed circuit board having through-hole stopped with photo-curable solder resist | |
| JP3666955B2 (en) | Method for manufacturing flexible circuit board | |
| JP3856414B2 (en) | Printed wiring board manufacturing method and printed wiring board | |
| US6569248B1 (en) | Apparatus for selectively applying solder mask | |
| JP2006332652A (en) | Method of using photosensitive soldermask and circuit structure | |
| US5316894A (en) | Method of making printed wiring boards | |
| JPH0353585A (en) | Printed wiring board and formation thereof | |
| JP3860713B2 (en) | WIRING BOARD AND ELECTRONIC DEVICE USING THE SAME | |
| JPH04186792A (en) | Printed wiring board and manufacture thereof | |
| US5324535A (en) | Process of coating printed wiring board with solid solder resist pattern formed from liquid and dry solder resist films | |
| JP2625968B2 (en) | Printed wiring board | |
| JP3965148B2 (en) | Printed wiring board for mounting electronic components, method for manufacturing the same, and semiconductor device | |
| JP3240661B2 (en) | Printed wiring board and method of manufacturing the same | |
| JPH0353586A (en) | Printed wiring board | |
| JPS6255717B2 (en) | ||
| JPH04186894A (en) | Manufacture of printed wiring board | |
| JPH07245484A (en) | Ic-chip mounted multilayer printed circuit board and manufacture of multilayer printed circuit board | |
| JP2000059010A (en) | Printed wiring board and manufacture thereof | |
| JP2003142812A (en) | Mounting method for chip component | |
| JP2002231756A (en) | Mounting structure for chip component | |
| JPH0357289A (en) | Printed board and formation method | |
| JPH03255693A (en) | Manufacture of printed wiring board | |
| JPH04282887A (en) | Manufacture of printed wiring board | |
| JPH06310837A (en) | Printed-wiring board and manufacture thereof | |
| JPH0548249A (en) | Surface treating method for printed circuit board |