JPH0353338A - 可変優先順位調停回路 - Google Patents
可変優先順位調停回路Info
- Publication number
- JPH0353338A JPH0353338A JP18918189A JP18918189A JPH0353338A JP H0353338 A JPH0353338 A JP H0353338A JP 18918189 A JP18918189 A JP 18918189A JP 18918189 A JP18918189 A JP 18918189A JP H0353338 A JPH0353338 A JP H0353338A
- Authority
- JP
- Japan
- Prior art keywords
- priority
- signals
- arbitration
- request
- pattern selection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 2
- 238000000034 method Methods 0.000 abstract description 5
- 101100191136 Arabidopsis thaliana PCMP-A2 gene Proteins 0.000 abstract description 2
- 101100048260 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) UBX2 gene Proteins 0.000 abstract description 2
- 102100036409 Activated CDC42 kinase 1 Human genes 0.000 abstract 3
- 101000928956 Homo sapiens Activated CDC42 kinase 1 Proteins 0.000 abstract 3
- 101100421142 Mus musculus Selenon gene Proteins 0.000 abstract 1
- 101100524346 Xenopus laevis req-a gene Proteins 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 2
- 238000007616 round robin method Methods 0.000 description 2
- 101100422768 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) SUL2 gene Proteins 0.000 description 1
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はデータ処理装置に利用され、特に、多数の要求
者が同時に一つの対象の使用要求をする場合の調停を行
う可変優先順位調停回路に関する。
者が同時に一つの対象の使用要求をする場合の調停を行
う可変優先順位調停回路に関する。
本発明は、ｍ個の要求信号を入力し優先順位に従って調
停を行いｍ個の要求許可信号を出力する優先順位調停回
路において、 それぞれ異なる優先順位パターンを持つｎ個の固定優先
順位調停回路を含み、外部から入力されるデータにより
前記固定優先順位調停回路を任意に選択できるようにす
ることにより、 優先順位をその時点に合せて適切に変えることができる
可変優先順位調停回路を実現したものである。
停を行いｍ個の要求許可信号を出力する優先順位調停回
路において、 それぞれ異なる優先順位パターンを持つｎ個の固定優先
順位調停回路を含み、外部から入力されるデータにより
前記固定優先順位調停回路を任意に選択できるようにす
ることにより、 優先順位をその時点に合せて適切に変えることができる
可変優先順位調停回路を実現したものである。
従来、この種の優先順位調停回路には、固定優先順位に
よる方法を用いたものや、ラウンドロビンにより優先順
位が各調停サイクルごとに変化する方法を用いたものが
あった。
よる方法を用いたものや、ラウンドロビンにより優先順
位が各調停サイクルごとに変化する方法を用いたものが
あった。
前述した従来の優先順位調停回路のうち、固定優先順位
による方法を用いたものは、優先順位が下位の要求者が
ある一定間隔でサービスを受ける必要がある場合でも、
それより優先順位が高い複数の要求者が交互に要求を出
し続けた場合に、定時間間隔を越えてもサービスを受け
られない場合が生じる欠点がある。また、ラウンドロビ
ンによる方法を用いたものは、各要求者に対するサービ
スが平均化される半面、特定の要求者が連続でサービス
を受けることができなくなるため、ピーク性能が低下す
る欠点がある。
による方法を用いたものは、優先順位が下位の要求者が
ある一定間隔でサービスを受ける必要がある場合でも、
それより優先順位が高い複数の要求者が交互に要求を出
し続けた場合に、定時間間隔を越えてもサービスを受け
られない場合が生じる欠点がある。また、ラウンドロビ
ンによる方法を用いたものは、各要求者に対するサービ
スが平均化される半面、特定の要求者が連続でサービス
を受けることができなくなるため、ピーク性能が低下す
る欠点がある。
本発明の目的は、前記の欠点を除去することにより、最
下位の優先順位の要求者でも、最低一定時間間隔で要求
が許可される可変優先順位調停回路を提供することにあ
る。
下位の優先順位の要求者でも、最低一定時間間隔で要求
が許可される可変優先順位調停回路を提供することにあ
る。
本発明は、ｍ個（ｍは自然数）の要求信号を入力し優先
順位に従って調停を行いｍ個の要求許可信号を出力する
調停手段を備えた優先順位調停回路において、前記調停
手段は、外部から入力されるデータに対応してｎ個（ｎ
は自然数）の優先順位パターン選択信号を生成出力する
優先順位パターン選択信号生戊手段と、それぞれ異なる
優先順位パターンを持ち、それぞれｍ個の前記要求信号
およびｎ個の前記優先順位パターン選択信号を順に１個
ずつ入力し、入力された前記優先順位パターン選択信号
により調停を行いそれぞれｍ個の内部要求許可信号を出
力するｎ個の固定優先順位調停手段と、それぞれｎ個の
前記固定優先順位調停手段から出力される同一要求信号
に対するｍ個の前記内部要求許可信号を入力し、論理演
算を行いそれぞれ前記同一要求信号に対する要求信号を
生成出力するｍ個の論理演算手段とを備えたことを特徴
とする。
順位に従って調停を行いｍ個の要求許可信号を出力する
調停手段を備えた優先順位調停回路において、前記調停
手段は、外部から入力されるデータに対応してｎ個（ｎ
は自然数）の優先順位パターン選択信号を生成出力する
優先順位パターン選択信号生戊手段と、それぞれ異なる
優先順位パターンを持ち、それぞれｍ個の前記要求信号
およびｎ個の前記優先順位パターン選択信号を順に１個
ずつ入力し、入力された前記優先順位パターン選択信号
により調停を行いそれぞれｍ個の内部要求許可信号を出
力するｎ個の固定優先順位調停手段と、それぞれｎ個の
前記固定優先順位調停手段から出力される同一要求信号
に対するｍ個の前記内部要求許可信号を入力し、論理演
算を行いそれぞれ前記同一要求信号に対する要求信号を
生成出力するｍ個の論理演算手段とを備えたことを特徴
とする。
ｎ個の固定優先順位調停回路は、それぞれ異なる優先順
位パターンを持ち、優先順位パターン選択信号生戒手段
から出力される優先順位パターン選択信号により選択さ
れて、それぞれの優先順位パターンに基づいて調停を行
い、入力されたｍ個の要求信号のうちの最上位の優先順
位の要求信号に対して内部要求許可信号を出力する。そ
して、論理演算手段は、例えば論理和回路により各固定
優先順位調停手段から出力される内部要求許可信号の論
理和をとり、要求許可信号として出力する。
位パターンを持ち、優先順位パターン選択信号生戒手段
から出力される優先順位パターン選択信号により選択さ
れて、それぞれの優先順位パターンに基づいて調停を行
い、入力されたｍ個の要求信号のうちの最上位の優先順
位の要求信号に対して内部要求許可信号を出力する。そ
して、論理演算手段は、例えば論理和回路により各固定
優先順位調停手段から出力される内部要求許可信号の論
理和をとり、要求許可信号として出力する。
従って、その時点に合せて適切な優先順位パターンを用
いて調停を行うことができる。
いて調停を行うことができる。
以下、本発明の実施例について図面を参照して説明する
。
。
図は本発明の一実施例を示すブロック構或図である。
本実施例は、ｍ個（ｍは自然数）の要求信号ＲＥＱ，〜
ＲＥＱ．を入力し優先順位に従って調停を行いｍ個の要
求許可信号ＡＣＫＩ〜ＡＣＫイを出力する調停手段を備
えた優先順位調停回路において、 前記調停手段は、本発明の特徴とするところの、外部か
ら入力されるデータに対応してｎ個（ｎは自然数）の優
先順位パターン選択信号ＳＥＬ．〜ＳＥＬ，，を生成出
力する優先順位パターン選択信号生成手段としての優先
順位パターンレジスク１１および優先順位パターン選択
デコーダ１２と、それぞれ異なる優先順位パターンを持
ち、それぞれｍ個の前記要求信号ＲＥＱ，−ＲＥＱ，お
よびｎ個の前記優先順位パターン選択信号ＳＥＬ，、Ｓ
ＥＬ２、 、ＳＥＬ．を順に１個ずつ入力し、入力され
た前記優先順位パターン選択信号ＳＥＬ．、ＳＥＬ２、
、またはＳ Ｅ Ｌ，，により調停を行いそれぞれｍ
個の内部要求許可信号ＡＣＫ，’〜ＡＣＫっ′を出力す
るｎ個の固定ｒｇ先順位調停回路１３と、それぞれｎ個
の固定優先順位調停回路１３から出力される同一要求信
号Ｒ Ｅ Ｑ ＋ 、Ｒ Ｅ Ｑ２、、またはＲＥＱ，
に対するｍ個の前記内部要求許可信号ＡＣＫ．’ 、Ａ
ＣＫ２’、 、またはＡＣＫ．’を入力し論理演算を行
いそれぞれ前記同一要求信号Ｒ Ｅ Ｑ ＋ 、Ｒ Ｅ
Ｑ２、 、またはＲＥＱＩＩに対する要求信号ＡＣＫ
， 、ＡＣＫ．、 、またはＡＣＫ．を生戒出力するｍ
個の論理演算手段としての論理和回路１４とを含んでい
る。
ＲＥＱ．を入力し優先順位に従って調停を行いｍ個の要
求許可信号ＡＣＫＩ〜ＡＣＫイを出力する調停手段を備
えた優先順位調停回路において、 前記調停手段は、本発明の特徴とするところの、外部か
ら入力されるデータに対応してｎ個（ｎは自然数）の優
先順位パターン選択信号ＳＥＬ．〜ＳＥＬ，，を生成出
力する優先順位パターン選択信号生成手段としての優先
順位パターンレジスク１１および優先順位パターン選択
デコーダ１２と、それぞれ異なる優先順位パターンを持
ち、それぞれｍ個の前記要求信号ＲＥＱ，−ＲＥＱ，お
よびｎ個の前記優先順位パターン選択信号ＳＥＬ，、Ｓ
ＥＬ２、 、ＳＥＬ．を順に１個ずつ入力し、入力され
た前記優先順位パターン選択信号ＳＥＬ．、ＳＥＬ２、
、またはＳ Ｅ Ｌ，，により調停を行いそれぞれｍ
個の内部要求許可信号ＡＣＫ，’〜ＡＣＫっ′を出力す
るｎ個の固定ｒｇ先順位調停回路１３と、それぞれｎ個
の固定優先順位調停回路１３から出力される同一要求信
号Ｒ Ｅ Ｑ ＋ 、Ｒ Ｅ Ｑ２、、またはＲＥＱ，
に対するｍ個の前記内部要求許可信号ＡＣＫ．’ 、Ａ
ＣＫ２’、 、またはＡＣＫ．’を入力し論理演算を行
いそれぞれ前記同一要求信号Ｒ Ｅ Ｑ ＋ 、Ｒ Ｅ
Ｑ２、 、またはＲＥＱＩＩに対する要求信号ＡＣＫ
， 、ＡＣＫ．、 、またはＡＣＫ．を生戒出力するｍ
個の論理演算手段としての論理和回路１４とを含んでい
る。
次に、本実施例の動作について説明する。
優先順位パターンレジスタ１１は、データバスａを経由
して図外のプロセッサから書き込むことができるｌｏｇ
２ｎビット幅のレジスタで、ここに書き込んだ値により
、ｎ種類の優先順位パターンの中から一つを選択する。
して図外のプロセッサから書き込むことができるｌｏｇ
２ｎビット幅のレジスタで、ここに書き込んだ値により
、ｎ種類の優先順位パターンの中から一つを選択する。
コード化された優先順位パターンデータｂを出力する。
優先順位パターン選択デコーダ１２は、優先順位パター
ンレジスタ１１から優先順位パターンデータｂを受け取
り、ｎ個の優先順位パターン選択信号ＳＥＬ，〜ＳＥＬ
，，にデコードし出力する。
ンレジスタ１１から優先順位パターンデータｂを受け取
り、ｎ個の優先順位パターン選択信号ＳＥＬ，〜ＳＥＬ
，，にデコードし出力する。
固定優先順位調停回路１３は、それぞれｍ個の要求信号
ＲＥＱ．〜ＲＥＱ．の調停をある一定の優先順位で行い
、その結果の内部要求許可信号ＡＣＫ＋ ’〜ＡＣＫ．
’を出力する。調停動作は、優先順位パターン選択デコ
ーダ１２から入力される優先順位パターン選択信号ＳＥ
ＬＩ 〜ＳＥＬ．により制御され、選択されていない場
合は内部要求許可信号ＡＣＫ，’〜ＡＣＫ．’を全て不
許可状態にする。ｎ個の固定優先順位調停回路１３は、
ｌ段目には優先順位パターン選択信号ＳＥＬ，が入力さ
れ、以下順にｎ段目には優先順位パターン選択信号ＳＥ
Ｌ．が入力され、それぞれが異なる優先順パターンに基
づき調停動作を行う。
ＲＥＱ．〜ＲＥＱ．の調停をある一定の優先順位で行い
、その結果の内部要求許可信号ＡＣＫ＋ ’〜ＡＣＫ．
’を出力する。調停動作は、優先順位パターン選択デコ
ーダ１２から入力される優先順位パターン選択信号ＳＥ
ＬＩ 〜ＳＥＬ．により制御され、選択されていない場
合は内部要求許可信号ＡＣＫ，’〜ＡＣＫ．’を全て不
許可状態にする。ｎ個の固定優先順位調停回路１３は、
ｌ段目には優先順位パターン選択信号ＳＥＬ，が入力さ
れ、以下順にｎ段目には優先順位パターン選択信号ＳＥ
Ｌ．が入力され、それぞれが異なる優先順パターンに基
づき調停動作を行う。
論理和回路ｌ４は、ｎ個の固定優先順位調停回路１３の
同一の要求者に対する内部要求許可信号ＡＣＫ＋’〜Ａ
ＣＫ．’の論理和演算を行い、要求者へ返す要求許可信
号ＡＣＫ，〜ＡＣＫヵを生戊出力する。
同一の要求者に対する内部要求許可信号ＡＣＫ＋’〜Ａ
ＣＫ．’の論理和演算を行い、要求者へ返す要求許可信
号ＡＣＫ，〜ＡＣＫヵを生戊出力する。
以上説明したように、本発明は、プロセッサから書き込
むことができる優先順位パターンレジスタへの設定によ
り、調停の優先順位を変化させることができるため、そ
の時点に適した調停方法を適用することができる効果が
ある。
むことができる優先順位パターンレジスタへの設定によ
り、調停の優先順位を変化させることができるため、そ
の時点に適した調停方法を適用することができる効果が
ある。
図は本発明の一実施例を示すブロック構或図。
１１・・・優先順位パターンレジスタ、１２・・・優先
順位パターン選択デコーダ、ｌ３・・・固定優先順位調
停回路、１４・・・論理和回路、ＡＣＫ，〜ＡＣＫ．・
・・要求許可信号、ＡＣＫＩ ’〜ＡＣＫＩ，’・・・
内部要求許可信号、ＲＥＱ，〜Ｒ Ｅ Ｑ，・・・要求
信号、ＳＥＬ１〜ＳＥＬ，，・・・優先順位パターン選
択信号、ａ・・・データパス、ｂ・・・優先順位パター
ンデータ。
順位パターン選択デコーダ、ｌ３・・・固定優先順位調
停回路、１４・・・論理和回路、ＡＣＫ，〜ＡＣＫ．・
・・要求許可信号、ＡＣＫＩ ’〜ＡＣＫＩ，’・・・
内部要求許可信号、ＲＥＱ，〜Ｒ Ｅ Ｑ，・・・要求
信号、ＳＥＬ１〜ＳＥＬ，，・・・優先順位パターン選
択信号、ａ・・・データパス、ｂ・・・優先順位パター
ンデータ。
Claims (1)
- 【特許請求の範囲】 １、ｍ個（ｍは自然数）の要求信号を入力し優先順位に
従って調停を行いｍ個の要求許可信号を出力する調停手
段を備えた優先順位調停回路において、 前記調停手段は、 外部から入力されるデータに対応してｎ個（ｎは自然数
）の優先順位パターン選択信号を生成出力する優先順位
パターン選択信号生成手段と、それぞれ異なる優先順位
パターンを持ち、それぞれｍ個の前記要求信号およびｎ
個の前記優先順位パターン選択信号を順に１個ずつ入力
し、入力された前記優先順位パターン選択信号により調
停を行いそれぞれｍ個の内部要求許可信号を出力するｎ
個の固定優先順位調停手段と、 それぞれｎ個の前記固定優先順位調停手段から出力され
る同一要求信号に対するｍ個の前記内部要求許可信号を
入力し、論理演算を行いそれぞれ前記同一要求信号に対
する要求信号を生成出力するｍ個の論理演算手段とを含
む ことを特徴とする可変優先順位調停回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18918189A JPH0353338A (ja) | 1989-07-21 | 1989-07-21 | 可変優先順位調停回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18918189A JPH0353338A (ja) | 1989-07-21 | 1989-07-21 | 可変優先順位調停回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0353338A true JPH0353338A (ja) | 1991-03-07 |
Family
ID=16236855
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18918189A Pending JPH0353338A (ja) | 1989-07-21 | 1989-07-21 | 可変優先順位調停回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0353338A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005243033A (ja) * | 2004-02-27 | 2005-09-08 | Samsung Electronics Co Ltd | インタラプトコントローラ |
| US7698486B1 (en) * | 2003-03-14 | 2010-04-13 | Marvell International Ltd. | Method and apparatus for bus arbitration dynamic priority based on waiting period |
-
1989
- 1989-07-21 JP JP18918189A patent/JPH0353338A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7698486B1 (en) * | 2003-03-14 | 2010-04-13 | Marvell International Ltd. | Method and apparatus for bus arbitration dynamic priority based on waiting period |
| US8041870B1 (en) | 2003-03-14 | 2011-10-18 | Marvell International Ltd. | Method and apparatus for dynamically granting access of a shared resource among a plurality of requestors |
| US8307139B1 (en) | 2003-03-14 | 2012-11-06 | Marvell International Ltd. | Method and apparatus for dynamically granting access of a shared resource among a plurality of requestors |
| US9037767B1 (en) | 2003-03-14 | 2015-05-19 | Marvell International Ltd. | Method and apparatus for dynamically granting access of a shared resource among a plurality of requestors |
| JP2005243033A (ja) * | 2004-02-27 | 2005-09-08 | Samsung Electronics Co Ltd | インタラプトコントローラ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1403773B1 (en) | Resource management device | |
| KR100932359B1 (ko) | 고주파수 중재자를 통해 사이클마다 복수의 버스 중재를수행하는 스위치 매트릭스 시스템 | |
| JPH0740250B2 (ja) | データ・バスへのアクセスを制御する装置 | |
| KR100252752B1 (ko) | 다단계 제어 버스 중재장치 | |
| US6996684B2 (en) | Multiple-grant controller with parallel arbitration mechanism and related method | |
| WO1990010907A1 (en) | Controller for direct memory access | |
| JPS62280948A (ja) | バス調停方式 | |
| JP3770203B2 (ja) | クロスバの高速化方法及びクロスバの高速化方式 | |
| KR20040004840A (ko) | 버스의 사용 빈도를 제어할 수 있는 방법 및 장치 | |
| JPH0353338A (ja) | 可変優先順位調停回路 | |
| JP2004246862A (ja) | リソース管理装置 | |
| JP2538874B2 (ja) | 共通バス調停方式 | |
| JP3407200B2 (ja) | アービトレーション装置および方法 | |
| JP2004038767A (ja) | バス調停装置 | |
| JPH081632B2 (ja) | 共有バスを有するデータ処理システムおよびその優先度決定回路 | |
| JPH07114496A (ja) | 共有メモリ制御回路 | |
| JP2791764B2 (ja) | 演算装置 | |
| JPH04342052A (ja) | アービトレーション回路 | |
| JP4288014B2 (ja) | バス調停システム及び方法 | |
| JP2000076183A (ja) | バス調停回路 | |
| JPH08161257A (ja) | 共通バス使用権制御システム | |
| JPS58217071A (ja) | 情報処理システム | |
| JPH01211161A (ja) | 情報処理装置 | |
| JPH05342142A (ja) | 直接メモリアクセス制御方式 | |
| JPS63271561A (ja) | Ｄｍａ制御回路 |