JPH0351976A - カードリーダの管理方法 - Google Patents

カードリーダの管理方法

Info

Publication number
JPH0351976A
JPH0351976A JP1187088A JP18708889A JPH0351976A JP H0351976 A JPH0351976 A JP H0351976A JP 1187088 A JP1187088 A JP 1187088A JP 18708889 A JP18708889 A JP 18708889A JP H0351976 A JPH0351976 A JP H0351976A
Authority
JP
Japan
Prior art keywords
card
card reader
circuit
main body
control circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1187088A
Other languages
English (en)
Inventor
Kiyoaki Takiguchi
清昭 滝口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NIPPON KAADE CENTER KK
Original Assignee
NIPPON KAADE CENTER KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NIPPON KAADE CENTER KK filed Critical NIPPON KAADE CENTER KK
Priority to JP1187088A priority Critical patent/JPH0351976A/ja
Publication of JPH0351976A publication Critical patent/JPH0351976A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
〔産業上の利用分野〕 本発明は、磁気カードにより代金の精算を行うことがで
きる磁気カード精算装置を構戒するカードリーダの管理
方法に係り、特に機構部及びその駆動回路を含むカード
リーダ本体に、メモリ及び各回路を制御する制御回路を
含む回路部が一体的に実装された回路部が着脱可能に構
威されたカードリーダの管理方法に関する。 〔従来の技術〕 磁気カードにより代金の精算を行うことができる磁気カ
一ドt#算装置は現在、電話機、自動券売機、自動販売
機等に利用されている。この磁気カード精算装置に使用
される磁気カードはプリベイドカードと称され、予め代
金を支払うことにより磁気カード精算装置により自動的
に発行される。 発行されたブリベイドカードは以後、現金を使用せずに
そのカードを使用できる磁気カード精算装置が設置され
ている販売店等で代金の精算を行うことができる。この
ブリペイドカードは一種の金券であり、クレジットカー
ドのような磁気カードとは性格を異にするものである。 ところでプリペイドカードにより代金を精算する際にプ
リペイドカードの磁気記録部分(磁気ストライプ)から
データを読み出し、精算後にデータを再書込みする装置
としてカードリーダがあり、このカードリーダは磁気カ
ード精算装置の一部を構成している。 従来はカードリーダのうち機構部及びその駆動回路を含
むカードリーダ本体のみが単体で市販されており、カー
ドリーダを使用する会社側でこのカードリーダ本体を購
入すると共に入出力インターフェースを製作し、各回路
部を制御する、ソフトウエアが格納されたメモリを含む
制御回路が実装されたコントローラ基板のみがカードリ
ーダを管理する管理本部より供給されるようになってい
た。 またカードリーダを廃棄処分する場合にはコントローラ
基板のうちソフトウエアが格納されているメモリ部分を
管理本部に返却させることにより廃棄品の悪用を防止す
るようにしていた。 しかしながら、このようなカードリーダの廃棄品が出廻
った場合にコントローラ基板(メモリを除いた〉が残っ
ているので、アマチュアの技術レヘルでもソフトウェア
の解析が可能であり、力一ドリーダが再生されてしまう
可能性があるという問題があった。 またカードリーダ本体と、人出力インターフェースを含
む制御部とが分離して構戒されていた為に簡単に改造さ
れる可能性があるという問題があった。 〔発明が解決しようとする課題〕 上述した問題を解央するために我々はカードリーダを廃
棄処分した場合にその再生または改造の防止を図るべく
カードリーダを、機構部及びその駆動回路を含むカード
リーダ本体に、各種データを記憶するメモリ及び各回路
を制御する制御回路を含む回路部が一体的に実装された
回路部を着脱可能に構威し、この一体的に実装された回
路部を管理するカードリーダの管理方法を既に提案して
いる。 この発明は例えばICカードとして上述した一体的に実
装された回路部をカードリーダ本体に装着することによ
りカードリーダとして機能するように構成し、この一体
的に実装された回路部であるICカードは管理本部から
供給されるようにしたものである。 このようにカードリーダを管理した場合において、管理
本部からユーザにICカードが供給され、カードリーダ
本体に装着されてカードリーダが稼動した後にICカー
ドのみが盗難に遭う可能性がある。この場合にカードリ
ーダ本体を製作して盗んだICカードを装着することに
より不正にカードリーダが製造されてしまう可能性があ
った.本発明はこのような事情に鑑みてなされたもので
あり、メモリ及び制御回路を含む回路部が一体的に実装
された回路部が盗難に遭ってもそれを使用してカードリ
ーダが製造されるのを防止することができるカードリー
ダの管理方法を提供することを目的とするものである. 〔課題を解決するための手段〕 本発明は上記目的を達戒するために、機構部及びその駆
動回路を含むカードリーダ本体に、メモリ及び各回路を
制御する制御回路を含む回路部が一体的に実装された回
路部が着脱可能に構威されたカードリーダの管理方法に
おいて、カードリーダ本体に前記一体的に実装された回
路部が装着された後に該回路部がカードリーダ本体より
取り外された場合には原則としてその取り外された時点
で該回路部を使用不能にすることを特徴とするものであ
る。 〔作用〕 本発明が適用されるカードリーダは機構部等を含むカー
ドリーダ本体と、メモリ及び各回路を制御する制御回路
を含む回路部が一体的に実装された回路部とからなり、
この一体的に実装された回路部は例えばrCカードであ
り、カードリーダ本体に着脱可能に構成されている。 カードリーダ本体に上記ICカードが装着された後に、
このICカードがカードリーダ本体から取り外されると
、その取り外された時点でI C ,I,一ドが使用不
要となる。 従って本発明によればカードリーダ本体にメモリ、制御
回路等の主要回路が実装されたICカードが一旦、装着
された後にそれが取り外され、盗まれても、そのICカ
ードを使用してカードリーダを製造することは不可能と
なる。 〔実施例〕 以下、本発明の実施例を図面を参照して説明する。第1
図にはPOSターミナルと本発明が適用されるカードリ
ーダの外観が示されている.同図において1は上位位置
と通信回線を介して接続されるPOSターミナルであり
、POSターミナル1はプリペイドカード3のデータの
続出及び書込を行うカードリーダ2と接続されている。 このカードリーダ2のケース32の前面には表示装1 
3 0 (後出)の表示部33が設けられている.更に
ケース32の前面下方にはプリペイドカードを挿入する
ためのカード差込口34が設けられている。 次に第2図に本発明が適用されるカードリーダに使用さ
れるブリペイドカードの構威を示す。 第2図(A)はプリペイドカードの正面図であり、第2
図(B)はブリペイドカードの裏面図である.第2図(
C)は磁気ストライブに記録されている磁化の状態を説
明するための図である。 前記プリペイドカード3の表面には第2図(A)に示す
ように、精算金額および!#算を表示するためのエリア
4が設けられており、その他必要な事項(例えば販売金
額、発行者名等)が印刷されている。また、プリペイド
カード3の裏面には第2図(B)に示すように、代金等
の可変情報が書き込まれた磁気ストライプ5と、基準ビ
ットインターバルで固定情報が書き込まれた磁気ストラ
イプ6とが設けられている。前記磁気ストライプ5には
、販売金額、発行者名等がコードで記録される記録エリ
アが設けられている。また、磁気ストライプ5は必要な
データが”111  IT O IIをもって記録され
ている。また、磁気ストライプ5はII I IIIT
 O″′とも基本的に同一のビットインターバルで記録
されているのである。磁気ストライプ6は、基準ビット
インターバルで記録されているのである。磁気ストライ
プ6は、基準ビットインターバルで”1” II O 
IIがカード発行時に正確な書込装置で記録されている
. また、第2図(C)に示す磁気ストライプ5、6におい
て、II O ITはそのピントインターバノレ内で磁
化の変化が無く、II I ITはそのビ・冫トインタ
ーハル内で磁化の変化が有るように記録されている.次
に第3図にカードリーダの回路構戒を示す。 同図においてカードリーダ2は、プリベイドカード3の
磁気ストライプ6に書き込まれている固定情報を読み取
る読取ヘッドIOと、プリペイドカードの磁気ストライ
プ5に可変情報の読取・書込を行う読取・書込ヘッドI
Iと、ブリベイドカード3の位置検出等を行う各種セン
サI2と、ブリベイドカードを移送するローラ(図示せ
ず)等のm構部を駆動するモータ13と、ブリペイドカ
ードに残金を表示する等の為にパンチ孔を開けるパンチ
機構14と、読取ヘッド10により検出された読取信号
を波形整形する波形整形回路l5と、読取・書込ヘッド
11からの読取信号を波形整形し、また読取・書込ヘッ
ド11に書込信号を出力する読取・書込回路17と、モ
ータ13を駆動制御するモータコントローラ19と、パ
ンチ機構14を駆動する駆動回路20と、人出力インタ
ーフェース22と、各回路部を制御する制御回路23と
、表示装置30とから構成されている.また制御回路2
3はCPU24と、RAM25と、各種のプログラム及
び固定データが格納されているROM26とからなり、
これらはバスライン28Gこより接続されている。更に
入出力インターフェース22とCPU24とはバスライ
ン27により、CPU24と表示装置30とはバスライ
ン29により接続されている。 またカードリーダ2の入出力インターフェース22には
POSターミナル1から各種データが入力されるように
なっている。 上記構成において、本発明が適用されるカードリーダ5
は第4図に示すように入出力インターフェース22、制
御@路23と共に、更に波形整形回路15、読取・書込
回I817、駆動回路20を一体化して実装し、
【Cカ
一ド3工として一つの回路部に形成し、このICカード
31が機構部及びその駆動回路等の一部の回路部を含む
カードリーダ本体に装着されることによりカードリーダ
として機能させることができるようになっている。 ここで第4図では説明の便宜上、省略されているが、後
述するようにICカード31とカードリ−ダ本体との着
脱状態を検出するICカード着脱状態検出回路が設けら
れている。 次にカードリーダ5の縦断面を第5図に示す。 同図において、ケース32の後面上部にはICカ一ド3
1を装着するための挿入口36が設けられており、この
挿入口36の最奥部にはICカード3lに設けられたコ
ネクタ31aに接続されるコネクタピン35aを有する
コネクタ35が設けられている。ICカード31を矢印
方向に挿入口36内に挿入することによりカードリーダ
本体にICカード3lが装着される。 次にカードリーダ5の内部構戒を第6図に示す。 同図においてカードリーダ本体は次のように構威されて
いる。すなわち、前記カード差込口34に対応した位置
には、一対の送りローラー37、38が平行に回転可能
に設けられている。前記送りローラー37、38に近接
して読取ヘッド10が設けられている。前記読取へノド
lOは、プリベイドカード3の磁気ストライプ6から基
準ビットインターバルで書き込まれた固定情報を読み取
るものである。 また、反射型の光学読取装置39、40、41が設けら
れている。これら反射型の光学読取装置39、40、4
1は、プリペイドカード3の位置を検出するものである
。読取ヘッド10の近傍には、読取・書込ヘッドl1が
設けられている。この読取・書込ヘッド11は、磁気ス
トライプ5に書き込まれている可変情報を読み取り、又
は再書込するものである。読取ヘンド10に対向した位
置に押圧ローラー42が設けられている。また読取・書
込ヘッド11に対向した位置に押圧ローラー43が設け
られている。前記一対の送りローラー37、38に対し
て、さらに一対の送りローラー44、45が平行に回転
可能に設けられている。前記送りローラー44、45に
対して図示左側には、パンチ機構l4が設けられている
。かかるパンチ機構14は、パンチ指令によりプリベイ
ドカード3のエリア2にパンチ孔を開けられるような機
構を有している。また、一対のローラー46、47が平
行に回転可能に設けられており、前記ローラー46、4
7の図示右側には、ストツパ兼用のカード当接検出セン
サ48が設けてある。前記送りローラー37、送りロー
ラー44、ローラー46は、図示しない機構を介して駆
動用のステップモータ13に連結されており、ステップ
モータ13の回転にしたがって回転動作することになる
。 前記読取ヘッド10と、読取・書込ヘッド1lと、光学
読取装置39、40、41と、パンチ機構I4と、カー
ド当接検出センサ48は、コネクタ35を介してICカ
ード31内に実装されている制御回路23に電気的に接
続される。また、制御回路23は、モーターコンドロー
ラ19を介してステップモータ】3を回転駆動させるよ
うにしてある。 既述したようにICカード31に実装されている制御回
路23は演算処理を行うCPU24と、RAM25と、
各種プログラム及びICカードの管理番号等の固定デー
タが格納されているROM26とから構威されている。 また【Cカ一ド31内にはICカード31がカード本体
に設けられているコネクタ35に着脱された状態を検出
するICカード着脱状態検出回路50が設けられており
、該検出回路50の検出信号が人出力インターフェース
22を介して制御回路23に入力されるようになってい
る。 更にコネクタ35のコネクタピン35aのうちビンP,
  Pz はカードリーダ本体内で短絡されており、ま
たこれらのビンP IP zが挿入されるICカ一ド3
1のコネクク31aの挿入口MI  Mz側はリード線
によりICカード着脱状態検出回路50の入力側に接続
されている。 次にICカード着脱状態検出回路50の具体的構威を第
7図に示す6同図においてICカード着脱状態検出回路
50は、微分回路500と、微分回路500の出力信号
を反転させるインバータ501と、インバータ501の
出力信号を受けて一定幅のパルス信号を出力するモノマ
ルチバイブレーク(M.M.)502と、モノマルチバ
イブレーク502のパルス信号をセット信号としてセッ
ト端子Sに受け、人出力インターフェースから出力され
るリセット信号をリセット端子Rに受けるフリソプフロ
ノプ(F・F )503とから構成されている。 またPOSターミナルIからは該P O Sター多ナル
1と接続されるべきカードリーダを特定する暗証番号を
示すデータ(暗証データ)が必要に応して入力されるよ
うになっている。 尚、第7図においてP+   Pg はカードリーダ本
体側に設けられたコネクタ35のコネクタピンであり、
M +   M z はIcカ一ド31のコネクタ31
aの挿入口であり、挿入口M.は微分回路500の入力
側に接続されており、ICカ一ド31がカードリーダ本
体に装着されない状態では所定の電圧v3(〉0)が常
時、供給されている. 次に制御回路23及びICカード着脱状態検出回路50
の動作を主として第8図及至第10図を参照して説明す
る。第8図及び第9図は制御回路23により実行される
プログラムの内容を示し、第8図はイニシャル処理、第
9図は通常処理の内容を示すフローチャートであり、第
10図はICカード着脱状態検出回路50の動作状態を
示すタイムチャートである。これらの図において、プロ
グラムが起動されるとまずICカード着脱状態検出回路
50内のフリップフロップ503が制御回路23より入
出力インターフェース22を介してリセット端子Rに出
力されるリセット信号により第10図(f)に示すよう
に時刻toでリセットされる(ステップ100)。次い
でICカード31がカードリーダ本体に装着されたか否
かがコネクタ着脱信号CSの状態に基づいて判定される
(ステップ101〉。コネクタ着脱信号CSのレベルは
ICカード31のコネクタ31aがカードリーダ本体側
に設けられたコぶクタ35に装着された場合にはハイレ
ベルからローレヘルに変化し、またその逆の場合はロー
レベルからハイレヘルに変化する。 さて時刻t,でICカード31が初めてカードリーダ本
体に装着されるとコネクタ着脱信号CSはハイレベルか
らローレヘルに変化し(ilo図(a))、この電圧レ
ベルの変化状態が微分回路500により微分信号として
インバータ501に出力される(第lO図(b))。こ
の微分信号はインハータ501により反転され(第10
図(C))、モノマルチバイブレータ502に出力され
る。モノマルチパイブレーク502ではインバータ50
1の出力信号を受けて一定幅のパルス信号をフリップフ
ロップ503のセット端子Sに出力する(第lθ図(d
))。フリップフロソブ503 の出力信号はモノマル
チバイブレータ502から出力されるパルス信号の立ち
下がり時点f.tで立ち上がり、リセット端子にリセッ
ト信号が入力されない限りこの状態が保持される(第1
0図(e))。この結果、人出力インターフェース22
を介してフリップフロップ503の出力信号(ハイレベ
ル)が制御回路23に人力され、t#算処理を含む通常
の処理動作の禁止状態が解除される(ステップ102)
 .次にICカード31がカードリーダ本体から取り外
されたか否か、換言すればコネクタ着脱信号CSがロー
レベルからハイレベルに変化したか否かが判定される(
ステップ103)。ICカ一ド31がカードリーダ本体
から取り外されていない場合には第9図に示す通常の処
理を行い、このプログラムの実行を終了する。 一方、ICカード31がカードリーダ本体から例えば時
刻L,で取り外されたとする(第lO図(a〉)。 この場合にPOSターミナル1からこのPOSターミナ
ル1と接続されるべきカードリーダを特定する暗証デー
タが人力されてない限り、制御回路23から人出力イン
ターフェース22を介してフリンブフロップ503のリ
セット端子Rにリセノト信号が時刻L4で出力され(第
10図(f))、ROM26に格納されているプログラ
ムが破壊される(ステソブ104、106) . 他方ICカ一ド31がカードリーダ本体から取り外され
た場合であってもPOSターごナル1より入出力インタ
ーフェース22を介して制御回路23に前記暗証データ
が入力されている場合にはROM26に格納されている
プログラムは破壊されることなく通常処理が行われ、こ
のプログラムの実行を終了する。 次に制御回路23により実行される通常処理について第
9図を参照して説明する。 この図において、商品を購入するために精算場所に運び
、カードリーダに付設されているテンキーを用いて当該
商品の金額を入力する(ステ,プ200)。すると、そ
の人力された金額がカードリーダ2の表示部33に表示
される(ステノプ20l)。っいで、プリペイドカード
3がカードリーダ2のカード差込口34に挿入されたか
を判定する(ステップ202)。ここで、カード差込口
34にプリベイドカード3が挿入されたことが光学読取
装置39で検出されると、制御回路23は、ブリペイド
カード3が当接センサ48に当接するまでステップモー
タ13を回転させる。これにより、ブリペイドカード3
の磁気ストライプ5からは読取・書込ヘッド11を介し
て残金等の可変情報及びカードの発行年月日等の固定情
報が、また磁気ストライプ6からは読取ヘッドlOを介
して固定情報が読み出される(ステップ203)。 更にプリペイドカード3の磁気ストライプ5から読み出
した金額等の情報より、所望の代金を差し引き、その差
し引いた金額等の情報をRAM25に格納する(ステッ
プ204)。 そして、制御回路23は、ステップモータ13を逆回転
させるとともに、パンチ機構14を駆動する機会なら駆
動し、かつプリペイドカード3の磁気ストライプ5に精
算金額をRAM25から読み出して書き込むと共に、R
OM26からカードリーダ2に固有の管理番号を示すデ
ータが読み出され磁気ストライプ7にコード[Dとして
書き込まれる(ステップ205)。その後、カード差込
口34よりプリペイドカード3が排出され、この処理の
実行が終了する(ステップ206)。 上述した各カードリーダに固有の管理番号と各カードリ
ーダの機械番号(例えば製造番号)との対応関係を示す
リストが管理本部1において保存されている。 尚、本実施例では人出力インターフェース22、制御回
路23を含む回路部を一体化し、ICカード3lとして
実装するようにしたが、これに限らず例えば第9図に示
すようにデュアルインライン型のパッケージ内に実装す
ると共に、カードリーダ2の側面内部にこのパッケージ
を装着する為のソケットを設け、扉によりパッケージ6
0の装着箇所開閉できるように構威してもよい。 また本実施例ではICカード31が一旦、カードリーダ
本体に装着された後に取り外された場合にはPOSター
ミナルlからこのPOSターξナル1に接続されるべき
カードリーダを特定する暗証データが制御回路23に入
力されない限り、制御回路23内のROM26に格納さ
れているプログラムを破壊するようにしているが、これ
に限らずプログラムの内容を、例えば減算処理のみが可
能となるように変更するようにしてもよい。 〔発明の効果〕 以上に説明したように本発明では機構部及びその駆動回
路を含むカードリーダ本体に、メモリ及び各回路を制御
する制御回路を含む回路部が一体的に実装された回路部
が着脱可能に構成されたカードリーダの管理方法におい
て、カードリーダ本体に前記一体的に実装された回路部
が装着された後に該回路部がカードリーダ本体より取り
外された場合には原則としてその取り外された時点で該
回路部を使用不能にするように構威したので、本発明に
よれば上記一体的に実装された回路部が盗難に遭っても
それを使用してカードリーダが製造されるのを防止する
ことができる。
【図面の簡単な説明】
第1図はPOSターミナルと本発明が適用されるカード
リーダの外観を示す斜視図、第2図は本発明が適用され
るカードリーダに使用されるプリペイドカードの構成を
示す説明図、第3図は本発明が適用されるカードリーダ
の回路構成を示すブロック図、第4図は第3図に示した
回路構成のうちの一部を一体化して実装した回路構成を
示すブロンク図、第5図は第l図に示したカードリーダ
の縦断面図、第6図は第5図に示したカードリーダの内
部構成を示す構戒図、第7図はICカード着脱状態検出
回路の具体的構成を示すブロック図、第8図及び第9図
は制御回路により実行されるプログラムの内容を示し、
第8図はイニシャル処理、第9図は通常処理の内容をそ
れぞれ示すフローチャート、第10図は第7図に示した
ICカード着脱状態検出回路の各部の動作状態を示すタ
イムチャートである。 1・・・POSターミナル、2・・・カードリーダ、2
2・・・人出力インターフェース、23・・・制御回路
、24・・・CPU,25・・・RAM,26・・・R
OM,31・・・ICカード、50・・・ICカード着
脱状態検出回路、500・・・微分回路、501・・・
インバータ、502・・・モノマルチハイプレーク、5
03・・・フリソブフロップ。

Claims (1)

    【特許請求の範囲】
  1. 機構部及びその駆動回路を含むカードリーダ本体に、メ
    モリ及び各回路を制御する制御回路を含む回路部が一体
    的に実装された回路部が着脱可能に構成されたカードリ
    ーダの管理方法において、カードリーダ本体に前記一体
    的に実装された回路部が装着された後に該回路部がカー
    ドリーダ本体より取り外された場合には原則としてその
    取り外された時点で該回路部を使用不能にすることを特
    徴とするカードリーダの管理方法。
JP1187088A 1989-07-19 1989-07-19 カードリーダの管理方法 Pending JPH0351976A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1187088A JPH0351976A (ja) 1989-07-19 1989-07-19 カードリーダの管理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1187088A JPH0351976A (ja) 1989-07-19 1989-07-19 カードリーダの管理方法

Publications (1)

Publication Number Publication Date
JPH0351976A true JPH0351976A (ja) 1991-03-06

Family

ID=16199904

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1187088A Pending JPH0351976A (ja) 1989-07-19 1989-07-19 カードリーダの管理方法

Country Status (1)

Country Link
JP (1) JPH0351976A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6283369B1 (en) * 1997-02-24 2001-09-04 Kabushiki Kaisha Toshiba IC card system and method for securing the system
JP2020077368A (ja) * 2018-08-29 2020-05-21 ヴァレックス イメージング コーポレイション 耐タンパ回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6283369B1 (en) * 1997-02-24 2001-09-04 Kabushiki Kaisha Toshiba IC card system and method for securing the system
JP2020077368A (ja) * 2018-08-29 2020-05-21 ヴァレックス イメージング コーポレイション 耐タンパ回路

Similar Documents

Publication Publication Date Title
JPH03100791A (ja) 磁気カード自動販売装置
JPH0351976A (ja) カードリーダの管理方法
JPH0318992A (ja) カードリーダーの管理方法
JPH0351911A (ja) カードリーダの管理方法
JPS6224388A (ja) 自動販売機
JPH04314599A (ja) 度数管理用光学式情報記録カード
JPH0122676B2 (ja)
JP2900441B2 (ja) プリペイドカード処理装置
JP2522602B2 (ja) カ―ド処理装置
JPH02251497A (ja) 磁気カード
JPH04354092A (ja) プリペイドカ―ド自動販売装置
JPH02135594A (ja) カード式自動販売機
JP2514128B2 (ja) プリペイドカ―ド及びその印字方法
JP2934304B2 (ja) カード式乗車券による運賃精算装置
JPH0337226B2 (ja)
JPS6379168A (ja) 磁気カ−ドリ−ダの制御装置
JPS6228894A (ja) カ−ド式自動販売機
JP2680630B2 (ja) カード式自動販売機
JPH0562034A (ja) 定期券発行機
JPH02105987A (ja) 磁気カードの再発行システム
JPH0351983A (ja) カードリーダの読取・書込機能保持方法
JPH03120099A (ja) 磁気カード
JPH03100790A (ja) 磁気カードのデータ再現方法
JPS6359693A (ja) カ−ド式自動販売機
JPH0546822A (ja) プリペイドカードの発行方法と処理装置