JPH0351089B2 - - Google Patents

Info

Publication number
JPH0351089B2
JPH0351089B2 JP58020960A JP2096083A JPH0351089B2 JP H0351089 B2 JPH0351089 B2 JP H0351089B2 JP 58020960 A JP58020960 A JP 58020960A JP 2096083 A JP2096083 A JP 2096083A JP H0351089 B2 JPH0351089 B2 JP H0351089B2
Authority
JP
Japan
Prior art keywords
silicon
gas
type
semiconductor
indium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58020960A
Other languages
English (en)
Other versions
JPS59147427A (ja
Inventor
Kazunobu Tanaka
Akihisa Matsuda
Masamichi Kohitsu
Takao Kaga
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Agency of Industrial Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agency of Industrial Science and Technology filed Critical Agency of Industrial Science and Technology
Priority to JP58020960A priority Critical patent/JPS59147427A/ja
Publication of JPS59147427A publication Critical patent/JPS59147427A/ja
Publication of JPH0351089B2 publication Critical patent/JPH0351089B2/ja
Granted legal-status Critical Current

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/0021Reactive sputtering or evaporation
    • C23C14/0036Reactive sputtering
    • C23C14/0057Reactive sputtering using reactive gases other than O2, H2O, N2, NH3 or CH4
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02532Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Photovoltaic Devices (AREA)

Description

【発明の詳細な説明】 本発明は、四弗化珪素含有原料ガスをグロー放
電下に分解して基板上にシリコン半導体を生成さ
せる際、同時にインジウムをドープすることによ
り得られるシリコン半導体、特に、補償された真
性の(以下、i型という。)シリコン半導体及び
p型シリコン半導体並びにそれら半導体の製法に
関する。
シリコン半導体は、かなり以前からよく知られ
ているが、近年になつて、太陽電池素子、電子写
真用感光体、光センサ、薄膜トランジスター、そ
の他各種の用途が見出されるに及び非晶質シリコ
ン半導体の開発及び研究も盛んとなつている。非
晶質シリコン半導体としては、これにドープされ
る元素の種類に応じて、暗電気伝導度が1×
10-9Ω-1・cm-1程度以上のn型とp型のものがよ
く知られているが、この他に特に太陽電池の製作
に用いられるi型の非晶質シリコン半導体の開発
が進められている。
i型の非晶質シリコン半導体は暗電気伝導度が
1×10-10〜10-12Ω-1・cm-1程度であり、通常弱
n型の非晶質シリコン半導体に、原子価3の金
属、例えば硼素をドープすることにより造られ
る。また、その際、硼素のドープ量を増大させる
ことによりp型の非晶質シリコン半導体も造られ
ている。
非晶質シリコン半導体は特にその用途において
薄膜状で使用されることが多いために、珪素含有
原料ガスを分解して基板上に化学蒸着させる方法
(以下、CVD法という。)により一般に造られる。
しかし、珪素含有原料のガスの種類及び製法の相
違に応じて得られる非晶質シリコン半導体の性
質、性能等が相違し、各種の非晶質シリコン半導
体及びその製法に係わる提案がみられるが、いず
れも未だ充分でない。比較的好ましいものとして
は、シラン、ジシラン等シラン系ガスからプラズ
マCVD法により得られるものが知られている。
この方法により得られる非晶質シリコン半導体は
弱n型のものであり、珪素原子に結合した形態で
少量の水素原子を含む。この水素原子は、ダング
リングボンドターミネーター(dangling bond
terminator)と呼ばれている。
上記シラン系ガスからプラズマCVD法で得ら
れる非晶質シリコン半導体には、硼素を、例え
ば、上記シラン系ガスにボランを混じて上記方法
を行なうことにより、容易にドープすることがで
き、硼素のドープ量に応じてi型及びp型の半導
体が容易に得られる。しかし、上記シラン系ガス
からプラズマCVD法で得られる非晶質シリコン
半導体は、用途によつては、例えば、太陽電池用
としては、光起電力等半導体特性及び耐紫外線劣
化性等が充分でなく、その改良が望まれている。
クロロシランからも上記同様のプラズマCVD
法で非晶質シリコン半導体が得られるが、やはり
これも半導体特性が充分でない。一方四弗化珪素
からは、プラズマCVD法では蒸着膜が生成しに
くいが四弗化珪素含有ガス、例えば、四弗化珪素
とシランとの混合ガスからグロー放電下のCVD
法で得られる非晶質半導体は、やはり、ダングリ
ングボンドターミネーターとして弗素原子及び水
素原子を含有する弱n型のものであり、上記シラ
ン系又はクロロシランガスからのものより半導体
特性が優れ好ましいものである。しかるに四弗化
珪素含有ガスにジボラン、弗化硼素等を混じてプ
ラズマCVD法で非晶質シリコン半導体を造つて
も硼素が有効にドープされず、i型またはp型の
良質の半導体が得られない。
本発明者らは、四弗化珪素含有ガスからプラズ
マCVD法により得られる非晶質シリコン半導体
に、硼素以外の元素をドープすることを着想し、
ドープ元素としてインジウムに着目したが、イン
ジウムの水素化物はいまだ存在しないことを知
り、詳しい研究を行なつた結果、金属インジウム
を上記グロー放電のカソード電極として用い、四
弗化珪素とシランガスの混合ガスに更にアルゴン
ガスを混じたものを用いてグロー放電下のCVD
法を行なうと、アルゴンガスが金属インジウムに
スパツタリングを起こさせる作用をし、シリコン
半導体中にインジウムがドープされ、先ずi型の
ものが、更にドープ量を増大させると、p型のも
のが得られることを見出した。
本発明の目的は、半導体特性、耐紫外線劣化性
等に優れる新規なシリコン半導体、特に、そのi
型及びp型の半導体の製法を提供することにあ
る。
本発明のシリコン半導体の製法は、金属インジ
ウムからなるカソードと基板電極を対置した反応
室内に、四弗化珪素含有原料ガスとスパツタリン
グガスを供給し、該両ガスの存在下前記カソード
と基板電極との間にグロー放電を起こさせること
を特徴とするものである。
本発明の製法に用いられる四弗化珪素含有原料
ガスは四弗化珪素ガスと他のガスとの混合物であ
り、上記他のガスとしては、水素、モノシラン
(SiH4)、ジシラン(Si2H6)、高次シラン
(SinH2n+2)等シラン系ガス又はこれらの混合物
が挙げられる。これら原料ガスとしては不純成分
を含まないものが用いられる。本発明の製法に用
いられる上記原料ガスは、四弗化珪素を必ず含有
し、これによつて、生成したシリコン半導体は、
ダングリングボンドターミネーターとして弗素原
子を珪素原子に結合した形態で微量含有し、その
半導体特性が優れたものとなる。上記原料ガスの
組成については制限を要しないが、約40〜60容量
%の四弗化珪素を含有するシランと四弗化珪素の
混合ガスが好ましい。本発明の製法に用いられる
スパツタリングガスは、上記原料ガス中でグロー
放電を起こさせた際、カソード電極の金属インジ
ウムをドープに適する形態の粒子としてたたき出
す作用をし、通常、好ましいドープを行なわせる
には、上記原料ガスをグロー放電によつて分解す
ると同時に金属インジウムにもスパツタリングを
起こさせる必要があり、グロー放電を起こさせる
反応室には、上記原料ガスとスパツタリングガス
が共存するように両ガスは供給される。スパツタ
リングガスの例としては、アルゴン、ネオン等が
挙げられる。グロー放電が起こる際、原料ガスに
対する共存スパツタリングガスの比率は、生成す
るシリコン半導体中のインジウムのドープ量に影
響を与え、上記比率が小さいとドープ量が小さ
く、従つて生成半導体はi型となり、上記比率が
大きいとドープ量が大きくなり、従つて生成半導
体はp型となる。通常、好ましいi型及びp型の
半導体を得るには、原料ガスに対するスパツタリ
ングガスの上記比率としては、例えばアルゴンで
は容積比で2〜20程度が好ましい。
前記の如く、シラン系ガス又はこれとジボラン
ガスとの混合物からプラズマCVD法で非晶質シ
リコン半導体を得ることは従来から行なわれてお
り、この方法に用いる装置は既に知られている。
この装置は、通常、原料ガスの導入口及び分解ガ
スの排出口を備え、外気を遮断できる反応室と、
該室内にグロー放電を起こさせるためのカソード
と、それと対向する位置にシリコンが蒸着するた
めの基板、或いは更に該基板を載置固定するため
の基板電極と、上記基板を加熱するための装置
と、電極間に直流又は高周波の高電界を印加する
ための装置と、反応室内を減圧にするための真空
ポンプとこれら装置、要素を連結、作動、正常運
転させるための要素を備えたものである。本発明
の方法を実施するための装置は、上記従来の装置
を若干変更することにより容易に得られる。すな
わち、上記従来のカソード電極を金属インジウム
製のものにとり替え、更に要すれば、反応室にス
パツタリングガス導入口を設けることにより得ら
れる。電極として用いられる金属インジウムとし
ては、純度99.99%程度のもので充分である。従
つて本発明の新規なシリコン半導体の製法の特徴
は、金属インジウムからなるカソードと基板電極
を対置した反応室に、前記四弗化珪素含有原料ガ
スとスパツタリングガスを供給し、該両ガスの存
在下上記カソードと基板電極との間にグロー放電
を起こさせることにある。
本発明の製法において、カソードの金属インジ
ウムは、四弗化珪素含有原料ガスとスパツタリン
グガスの存在下グロー放電を行なわせた際、単に
電極としてのみならず、分解によつて生じたシリ
コンに混じて、蒸着シリコン中にドープできる形
態のインジウムを該電極から放出する作用をす
る。従つて、一定の放電が続くと一様にインジウ
ムがドープされたシリコン層が基板上に形成され
る。本発明の製法に用いられる基板は通常のもの
でよく、材質の例としては、ガラス、ステンレス
鋼、耐熱性プラスチツク等が挙げられる。基板の
温度としては、通常400℃以下、好ましくは200な
いし350℃程度がよい。本発明の製法に用いられ
る反応室も通常のものでよく、その材質としても
ステンレス鋼、石英ガラス等、生成半導体に汚染
をもたらさないもので充分である。グロー放電
は、基板が電気絶縁体のときは、それを載置して
いる台板を電気伝導体とすることにより行なわれ
る。グロー放電のための印加電界は通常数百ボル
トないし千ボルト程度、電源としては直流、高周
波交流いずれでもよい。通常、グロー放電は、約
10ないし100ミリトル(mTorr)の供給ガスに基
ずく圧力下に行なわれる。グロー放電を継続し、
連続的に蒸着シリコン層の厚みを増大させるに
は、原料ガス及びスパツタリングガスを連続的に
反応室内に供給し、グロー放電によつて生じた分
解ガスと未分解供給ガスの混合物が連続的に反応
室から排出され、その間定常状態が維持される方
法により行なわれる。カソードに金属インジウム
を使用しても、原料ガスのみの存在下のグロー放
電では、蒸着シリコン半導体中にインジウムがド
ープされず、i型及びp型のものはいずれも得ら
れない。スパツタリングガスの共存下では、イン
ジウムのドープ量は、前記の如くスパツタリング
ガス濃度の他に、グロー放電のための印加電界、
反応室内供給ガス圧、基板温度等によつて影響さ
れるので、これらの条件を適宜組合せることによ
り調節することができる。
かくして、本発明の製法によれば、インジウム
のドープ量を調節することにより、i型又はp型
のシリコン半導体を基板上に生成させることがで
き、通常、上記連続的製法によれば、厚み方向約
50ないし1200Å/分の速度で薄膜が得られる。本
発明の製法により得られる半導体は、化学分析を
要せずに、暗電気伝導度を測定することにより、
直接にインジウムのドープ量に対応するi型又は
p型のいずれの半導体かを判別できる。また、n
型とp型のいずれに属するかは、常法により熱起
電力を測定することにより判別できる。本発明の
製法により得られる半導体としては、その製造条
件に応じて非晶質、微結晶質のいずれも得られ、
共に有用である。また、得られたシリコン半導体
は、通常、ダングリングボンドターミネーターと
して珪素原子に結合した弗素原子及び水素原子を
含むが、その量としては、弗素0.2〜2アトミツ
ク%、水素5〜20アトミツク%が好ましい。本発
明のシリコン半導体は、ダングリングボンドター
ミネーターとして珪素原子に結合した弗素原子を
含有するにもかゝわらず、インジウムがドープさ
れたものであり、優れた性能を示す。
以下、比較例に続いて、実施例を挙げて説明す
るが、本発明の技術的範囲はこれに限定されな
い。
比較例 1 原料ガス導入口、アルゴンガス導入口及び分解
ガス排気口を有し、金属インジウムからなるカソ
ード電極を備えたステンレス鋼製反応室内のステ
ンレス鋼製台盤上に、コーニング7059のガラス板
を基板として設置し、反応室内を高性能真空ポン
プを用いて排気すると共に、基板温度が300℃と
なるよう加熱した。次いで、原料ガス導入口から
標準状態換算0.5ml/分で四弗化珪素ガスと同じ
く0.5ml/分でモノシランガスを供給しながら、
真空ポンプに接続する分解ガス排気口バルブの開
度を調節し、印加電界600ボルト、出力54ワツト、
周波数13.56メガヘルツで高周波グロー放電を行
ないつつ反応室内を20ミリトル(mTorr)に30
分間維持することにより、シリコン薄膜を基板上
に形成させた。
次いで、上記シリコン薄膜に真空蒸着法によ
り、アルミニウムを蒸着させ、ギヤツプ型アルミ
ニウム電極を形成させ、ケスレー社製エレクトロ
メーターを用いて上記シリコン薄膜の暗電気伝導
度を測定したところ、1.50×10-9Ω-1・cm-1であ
つた。更に上記薄膜について、上記エレクトロメ
ーターを用いて熱起電力を測定したところ加熱電
極側に正の電力が生じ弱n型半導体であることを
認めた。
比轄例 2 比較例1において、更にスパツタリングガスと
してアルゴンガスを、標準状態換算1ml/分で反
応室内に供給した他は上記比較例1と全く同様に
してシリコン薄膜を形成させ、暗電気伝導度を測
定したところ、3.6×10-9Ω-1・cm-1を示し、熱起
電力測定結果もやはり弱n型半導体膜であること
を示した。
実施例 1 比較例2におけるアルゴンガス供給量を、標準
状態換算6ml/分に変えた他は全く同様にして、
シリコン薄膜を形成させ、その暗電気伝導度を測
定したところ3.3×10-12Ω-1・cm-1を示し、i型
半導体が得られたことを認めた。
実施例 2 比較例2におけるアルゴンガス供給量を、標準
状態換算10ml/分に変えた他は全く同様にしてシ
リコン薄膜を形成させ、その暗電気伝導度を測定
したところ、6.6×10-11Ω-1・cm-1を示し、この
薄膜もi型半導体であつた。
実施例 3 比較例2におけるアルゴンガス供給量を、標準
状態換算15ml/分に変えた他は全く同様にしてシ
リコン薄膜を形成させ、その暗電気伝導度を測定
したところ、3.5×10-9Ω-1・cm-1を示し、熱起電
力測定結果、この膜はp型半導体であることを認
めた。
上記比較例2と実施例1〜3の結果は、原料ガ
スに対するアルゴンガスの供給比率の増大と共
に、弱n型半導体からi型半導体へ、更にp型半
導体へと変ることを示している。
本発明の新規半導体は、その原料ガスに由来し
て、ダングリングボンドターミネーターとして珪
素原子に結合した弗素原子を含有するために、半
導体特性及び耐紫外線劣化性に優れ、これを使用
すると性能の優れた太陽電池が得られる。
太陽電池は、p型、i型及びn型の厚さ約1μ
の半導体膜をその順に接合することによつて得ら
れる。従つて、本発明の方法により、先ず、基板
上にp型半導体膜を生成させ、引き続きその上
に、製造条件を変えるのみで、i型の半導体を生
成させることができ、p型とi型の半導体膜の接
合したものが得られる。更に、この上に、n型半
導体生成原料ガス、例えば前記原料ガスにホスフ
インを混じたガスからプラズマCVD法を適用す
ることにより、n型半導体膜を生成させることが
でき、p型、i型及びn型半導体膜がその順に接
合したもの、即ち太陽電池が容易に得られる。

Claims (1)

    【特許請求の範囲】
  1. 1 金属インジウムからなるカソードと基板電極
    を対置した反応室内に、四弗化珪素含有原料ガス
    とスパツタリングガスを供給し、該両ガスの存在
    下前記カソードと基板電極との間にグロー放電を
    起こさせることを特徴とする珪素原子に結合した
    弗素原子を含有しかつインジウムがドープされた
    シリコン半導体の製法。
JP58020960A 1983-02-10 1983-02-10 シリコン半導体の製法 Granted JPS59147427A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58020960A JPS59147427A (ja) 1983-02-10 1983-02-10 シリコン半導体の製法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58020960A JPS59147427A (ja) 1983-02-10 1983-02-10 シリコン半導体の製法

Publications (2)

Publication Number Publication Date
JPS59147427A JPS59147427A (ja) 1984-08-23
JPH0351089B2 true JPH0351089B2 (ja) 1991-08-05

Family

ID=12041739

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58020960A Granted JPS59147427A (ja) 1983-02-10 1983-02-10 シリコン半導体の製法

Country Status (1)

Country Link
JP (1) JPS59147427A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56107551A (en) * 1980-01-30 1981-08-26 Fuji Photo Film Co Ltd Amorphous semiconductor having chemical modification
JPS57115558A (en) * 1981-01-09 1982-07-19 Canon Inc Photoconductive material

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56107551A (en) * 1980-01-30 1981-08-26 Fuji Photo Film Co Ltd Amorphous semiconductor having chemical modification
JPS57115558A (en) * 1981-01-09 1982-07-19 Canon Inc Photoconductive material

Also Published As

Publication number Publication date
JPS59147427A (ja) 1984-08-23

Similar Documents

Publication Publication Date Title
JP2003188400A (ja) 結晶性SiC膜の製造方法、結晶性SiC膜及び太陽電池
JPH0351089B2 (ja)
JPS6316914B2 (ja)
JPH04298023A (ja) 単結晶シリコン薄膜の製造方法
JP2723548B2 (ja) 炭素含有シリコン微結晶薄膜の形成法
JP2726676B2 (ja) シリコンカーバイド微結晶薄膜の形成法
JP3040247B2 (ja) シリコン薄膜の製造法
JP2728874B2 (ja) 半導体装置の製法
JPH1187751A (ja) 多結晶シリコン薄膜及び光電変換素子並びにこれらの製造方法
JPH04355970A (ja) 太陽電池の製造方法
JPH0691010B2 (ja) 非晶質薄膜の製法
JPH03101123A (ja) 非晶質系半導体膜の製造法
JPH0276266A (ja) 光電変換素子
JPS61179868A (ja) 堆積膜形成法
JPS6041453B2 (ja) 微結晶化非晶質シリコン膜の生成方法
JP2695155B2 (ja) 膜形成方法
JPS6336521A (ja) 非晶質薄膜の形成方法
JPH05343713A (ja) 非晶質太陽電池の製造方法
JPS61193429A (ja) 堆積膜形成法
JP2000232073A (ja) 多結晶シリコン膜
JPH0644552B2 (ja) 非晶質薄膜の製法
JPS6273624A (ja) アモルフアスシリコンゲルマニウム薄膜の製造方法
JPS61234533A (ja) 窒化珪素被膜作成方法
JPH04298022A (ja) 単結晶シリコン薄膜の製造方法
JPS61228615A (ja) 堆積膜形成法