JPH0350979A - デジタルテレビジョン受像機 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、映像信号をディジタル処理して出力するテレ
ビジョン受像機に係り、特に入力水平同期信号に同期し
たシステムクロックと基準信号を発生する同期偏向回路
に関する。

〔従来の技術〕

近年、テレビジョン受像機の開発が活発化し、従来アナ
ログ回路で信号処理しているビデオ回路をディジタル回
路に置きかえて高画質化を図った、Ｉ　Ｄ　Ｔ　Ｖ　（
Ｉｏ＋ｐｒｏｖｅｄ　Ｄｅｆｉｎｉｔｉｏｎ　ＴＶ）が
実用化されるまでに至っている。

このＩＤＴＶに用いられているクロック発生・同期偏向
回路の従来回路を第２図に示す。同図において、２０１
は入力端子、２０２は位相比較器（ＰＤ）、２０３は低
域ろ波器（ＬＰＦ）　、　　２０４は電圧制御発振器（
ＶＣＯ）、２０５は９１０分周器、２０６は水平出力、
２０７はフライバックトランス（ＦＢＴ）、２ｏ８・２
０９は分周器である。

入力端子２０１に入力された水平同期信号は、位相比較
器２０２に入力されたもう一方の入力である２分周器２
０８出力と比較され、その結果が位相差に応じて出力さ
れる。その位相比較器の出力は低域ろ波器２０３で所定
の応答特性が得られるようにろ波されて電圧制御発振器
２０４に入力される。電圧制御発振器２０４は低域が波
器２０３出力に応答した発振周波数をもつ信号を発信す
る。

そして電圧制御発振器２０４出力は９１０分周器２０５
により９１０分周され２倍速の水平同期信号２０５出力
が作られる。この水平同期信号２０５出力は同時に水平
出力回路２０６へ送られ、水平走査が行われる。そして
水平走査のために偏向ヨークを恥動した信号はフライバ
ックトランス２０７で昇圧される。この時フライバック
トランスの２次側で発生したフライバックパルスは２分
周器２０８で２分周され位相比較器２０２へ入力される
。このように２０２〜２０８で構成された回路は全体で
フィードバック制御が行われ、入力端子２０１からの入
力信号に２分周器２０８出力が位相同期するように制御
される。

またディジタル処理を行うには水平出力回路２０６に周
波数が等しい信号である２０５出力の他に、入力信号の
水平周期に等しい２０９出力が、２０５出力を２分周器
２０９で２分周される事により得られる。

このような従来技術として特開昭６４−２９１７４公報
がある。

〔発明が解決しようとする課題〕

上記従来技術は、水平周波数が正確には管理されていな
い種種の機器からの映像信号に対応するために、電圧制
御発振器２０４のＱの値が低く設定され、発生するクロ
ックの安定度も低いものとなっていた。従って、クロッ
クのジッタが大きいためライン間やフィールド間の画素
の対応が正しくとれずディジタル処理による画質改善効
果も低いものとなっていた。

〔課題を解決するための手段〕

上記した目的を達成するために、本発明では、映像信号
に含まれるカラーバースト信号に同期したバーストロッ
ククロックを発生する第１のクロック発生手段と、上記
映像信号に含まれる水平同期信号に同期したラインロッ
ククロックを発生する第２のクロック発生手段と、上記
映像信号が所定の規格に合った標準信号であるか否かを
検出する検出手段と、上記検出手段出力を上記映像信号
の等価パルス期間後に遅延させる遅延手段と、上記遅延
手段により遅延された上記検出手段の検出結果が、上記
映像信号が上記規格に合った信号であるという時には、
上記第２のクロックを上記第１のクロックに位相同期さ
せる位相制御手段と、上記第１及び第２のクロックを入
力し、上記検出手段による検出の結果に応じて上記第１
及び第２のクロックのいずれかを一方を選択して出力す
る選択手段と、同期信号を発生する同期信号発生手段と
、信号処理を行う信号処理手段とを設け、上記同期信号
発生手段には上記第２のクロックを供給し、上記信号処
理手段には上記選択手段出力のクロックを供給すること
を特徴とするクロック発生回路を設けたものである。

また、上記した目的を達成するために、別の手段として
本発明では、映像信号に含まれるカラーバースト信号に
同期した第１のクロックを発生する第１のクロック発生
手段と、上記映像信号に含まれる等価パルスを抑圧する
手段と、上記抑圧手段出力に含まれる水平同期信号に同
期した第２のクロックを発生する第２のクロック発生手
段と、上記映像信号が所定の規格に合った信号であるか
否かを検出する検出手段と、上記検出手段の検出結果が
、上記映像信号が上記規格に合った信号であるという時
には、上記第２のクロックを上記第１のクロックに位相
同期させる位相制御手段と、上記第１及び第２のクロッ
クを入力し、上記検出手段による検出の結果に応じて上
記第１及び第２のクロックのいずれか一方を選択して出
力する選択手段と、同期信号を発生する同期信号発生手
段と、信号処理を行う信号処理手段とを設け、上記同期
信号発生手段には上記第２のクロックを供給し、上記信
号処理手段は上記選択手段出力のクロックを供給するこ
とを特徴とするクロック発生回路を設けたものである。

〔作用） 本発明では、上記検出手段によって、上記映像信号が所
定の規格を満たすｍ準信号であるか、満たさない非標準
信号であるかを検出し、上記映像信号がｊｌＡ準信号で
あると検出した時は、上記遅延手段により遅延させた信
号で、上記位相制御手段を制御する。そして上記位相制
御手段は上記ラインロッククロックを上記バーストロッ
ククロックに位相同期させるようにしている。

ここで、上記信号処理回路に対しては、非標準信号が入
力される場合にはラインロッククロックを、標準信号が
入力される場合にはバーストロッククロックまたはその
バーストロッククロックに同期したラインロッククロッ
クを、それぞれ与えている。したがって、信号処理回路
に於いては、標準信号が入力された場合でも、非標準信
号が入力された場合でも最も画質改善効果があるクロッ
クが供給され、高画質化が実現できる。

また、同期信号発生回路に於いては、非標準信号が入力
される場合には広い引き込み範囲をもったラインロック
クロックを、標準信号が入力される場合にはバーストロ
ッククロックに同期したラインロッククロックを、それ
ぞれ与えている。したがって同期回路においては、種種
の機器からの、様々な引き込み範囲の信号に対して同期
をとることが可能であり、また標準信号が入力される場
合には非常に安定な同期信号の発生を行うことが可能で
ある。

ところで本発明の第１の方法では、上記位相制御の制御
タイミングは上記遅延手段により上記映像信号の非等価
パルス期間にずらして行うようにした。したがって、等
価パルスによりラインクロックがあばれている期間に上
記位相制御がかかることがなく、後述するようになめら
かなりロック制御が行える。

また、本発明の第２の方法では、上記映像信号のうち等
価パルスを抑圧する。したがって、等価パルスが存在し
ないので、これによるラインロックのあばれも存在しな
く、この場合もなめらかなりロック制御が可能である。

〔実施例〕

以下、本発明の一実施例を第１図により説明する。

第１図において、１０１は入力された映像信号。

１０２はラインロッククロック発生回路、１０３はライ
ンロッククロック、１ｏ４はバーストロッククロック発
生回路、１０５はバーストロッククロック、１０６は標
準／非標準検出回路、１０８ａ。

１０８ｂはそれぞれスイッチ、１０９は同期信号発生回
路、１１ｏは信号処理回路、１１１は同期信号出力端子
、１１２は映像信号出力端子、１１８は同期分離・位相
比較回路、１１９は電圧制御発振器、１２０は加算器、
１１３は遅延回路である。

これより、この実施例の動作について説明する。

入力された映像信号１０１は、ラインロッククロック発
生回路１０２．バーストロッククロック発生回路１０４
．および標準／非標準信号検出回路１０６に送られる。

ラインロッククロック発生回路１０２では、上記映像信
号に含まれている水平同期信号を分離し、水平同期信号
の周波数ｆｌ（の１８２０倍の周波数をもつラインロッ
ククロック１０３を、同期分離・位相比較回路１１８．
加算器１２０．電圧制御発振器１１９にて構成される位
相同期ループ（ＰＬＬ）回路によって発生させている。

また、バーストロッククロック発生回路１０４は、映像
信号に含まれているカラーバースト信号−の周波数ｆｊ
ｃの８倍である周波数をもつバーストロッククロック１
０５を発生させている。このバーストロッククロック１
０５は水晶発振器を用いることにより非常に安定なりロ
ックとなっている。

一方、同期信号発生回路１０９は常にラインロッククロ
ック１０３を入力し、このクロック１０３を分周するこ
とで、入力された映像信号１０１の水平同期信号に同期
した同期信号を発生し、同期信号出力端子１１１より出
力している。

また、標準／非標準信号検出回路１０６では、入力され
た映像信号の水平同期信号の周波数ｆＨとカラーバース
ト信号の周波数ｆｓｃとの間に、所定の放送方式の規格
である（ＮＴＳＣの場合）５５ ｆ、Ｃ＝−ｆ、　　　　　（１） という関係が満たされているかどうかを検出し、（１）
式が成立すれば、入力された映像信号１０１がｍ準信号
であると判定し、（１）式が成立しなければ、映像信号
１０１が非標準信号であると判定する。なお、このよう
な標準／非４ｉｌｌＩ準信号検出回路１輸べの公知例と
して、例えば、特開昭６１−１８４０８２号公報が挙げ
られる。

また、スイッチ１０８ａは、標準／非標準信号検出口、
！’６１０６からの検出信号を出力し、入力された信号
が非標準信号である時にはラインロッククロック側に、
また、標準信号である時にはバーストロッククロッツク
側に閉じ、それぞれのクロックを信号処理回路１１０に
出力する。信号処理回路１１０では、映像信号１０１を
入力し、スイッチ８ａより供給されるクロックを用いて
ディジタル信号処理を行う。そしてディジタル信号処理
された映像信号は映像信号出力端子１１２より出力され
る。

次に、クロック位相制御の動作について説明する。スイ
ッチ８ｂはスイッチ８ａと同様に標準／非標準信号検出
回路１０６からの検出信号により制御されており、入力
された映像信号１０１が標準信号である時にはスイッチ
を閉じ、非標準信号である時にはスイッチを開く。した
がって、スイッチ８ｂは、標準信号である時のみ、バー
ストロッオ１０ツク１０５をラインロック発生回路１０
２へ出力する。

ラインロッククロック発生回路１０２は、スイッチ８ｂ
により、バーストロッククロック１０５が入力されると
、そのバース１−ロッククロック１０５の位相に対し、
出力するラインロッククロック１０３の位相をあわせる
ように位相制御がかかる。

ここで、ラインロッククロック発生回路１０２の動作に
ついてもう少し詳しく説明する。

ラインロッククロック発生回路１０２に於いて、同期分
離・位相比較回路１１８は、入力された映像信号１０１
に含まれる水平同期信号を分離し。

分離した水平同期信号と電圧制御発振器１１９より出力
されるラインロッククロック１０３を分周回路１２１で
分周した分周出力との位相を比較し、その位相差に応じ
た電圧を制御電圧として加算器１２０を介して電圧制御
発振器１１９に入力している。電圧制御発振器１１９は
入力された制御電圧に応じた周波数で発振し、その発振
出力をラインロッククロック１０３として出力している
。したがってスイッチ８ｂからの出力信号が入力されて
いない時、即ち、クロック位相制御を行っていない時に
は、ラインロッククロック１０３は水平同期信号に同期
したクロックとなる。

一方、スイッチ８ｂからの出力信号が入力されている時
、即ち、クロック位相制御を行っている時には、同期分
離・位相比較回路１１８から出力される制御電圧に、ス
イッチ８ｂから信号として入力されるバーストロックク
ロック１０５が重畳される。これにより、電圧制御発振
器１１９の出力であるラインロッククロック１０３はバ
ーストロッククロック１０５に位相同期する。なお、こ
の様な回路動作については志村正道著　「非線形回路理
論」　（電子回路講座３）ｐ６９〜ｐ７４などを参照さ
れたい。

次に、バーストロッククロック１０５によるラインロッ
ククロック発生回路１０２出力への位相制御タイミング
について説明する。第１図に示した本発明による一実施
例の動作説明図を第３図に示す。

まず、映像期間内に位相制御を行った場合について説明
する。

第３図（ａ）〜（ｃ）は映像期間内の動作波形図である
。第３図（ａ）は入力された映像信号１０１の波形図で
ある。この映像期間内は等価パルスなどの水平同期と同
じレベルの信号はなく。

同期分離・位相比較回路１１８出力の波形は（ｂ）のよ
うに一定のＤＣＩという直流レベルを保っている。この
場合、スイッチ８ｂによりバーストロッククロック１０
５をラインロッククロック発生回路１０２へ作用しても
直流レベルは（ｃ）のようにやはりＤＣＩとなる。した
がってラインロッククロック発生回路による分周回路１
２１出力と映像信号１０１どの位相関係は、スイッチ８
ｂによる位相制御前と変わらない。

これに対し、垂直の帰線期間内で位相制御を行うとする
と第３図（ｄ）〜（ｆよ）で示される波形となる。第３
図（ｄ）は垂直帰線期間付近の映像信号である。ここで
スイッチ８ｂを閉じないで。

バ≧、ストロツククロック１，０５による位相制御を行
わない場合の同期分離・位相比較口Ｆｔ１１１１８出力
を示すと（ｅ）のように等価パルス近傍であばれたもの
となる。そして、もしくｅ）上のＡ点でスイッチ８ｂを
閉じたとすると同期分離・位相比較回路１１８出力は（
ｆ工）のようになり、Ａ点以降。

Ａ点での直流レベルであるＤＣ２を維持しようとする。

この状態でラインロッククロック発生回路１０２が平衡
するわけであるが、そうすると入力の映像信号１０１に
対する分周回路１２１出力の位相関係が、スイッチ８ｂ
による位相制御前と変化して平衡することになる。そう
するとこの場合、分周回路１２１出力を基準に作成して
いる同期パルス全てが位相制御前後で変化することにな
り、画面が水平方向に一瞬ずれてしまう。これを避ける
には同期分離・位相比較回路１１８出力が定常状態にな
る０点以降で、スイッチ８ｂによる位相制御を行えば良
い。この位相制御タイミングは図から明らかなように等
価パルス付近を除けばどこでも良い。本発明ではこのタ
イミングを遅延回路１１３によって得ている。遅延回路
１１３の具体例は、Ｄタイプのフリップフロップであり
、そのＤ入力を標準／非標準信号検出回路１０６出力に
接続し、フリップフロップのクロック入力を等価パルス
期間外に立ち上がる垂直同期のパルスとすれば良い。こ
のようにすればラインロッククロツタ発生回路１０２の
ロック位相が変化しないので上述した問題が生じない。

第４図は本発明の第２の手段による一実施例である。第
４図は第１図の構成とほとんど同じであり同一の機能を
示すブロックは第１図と同じ番号を付加しである。第４
図に於いて第１図と異なる点は等価パルス抑圧回路４０
１を設けたことと、第１図における遅延回路１１３を構
成していないことである。

また、第５図は別の本発明の第２の手段による一実施例
である。第５図も第１図の構成とほとんど同じであり同
一の機能を示すブロックは第１図と同じ番号を付加しで
ある。第５図に於いて第１図と異なる点は、等価パルス
抑圧回路４０１を設けたことである。

次に、第４図と第５図のシステムの動作説明を第６図と
第７図を用いて行う。上記したように位相制御タイミン
グの問題は等価パルスにより同期分離・位相比較回路１
１８出力があばれ、その期間でバーストロッククロック
によるラインロッククロック発生回路１０２を位相制御
することに起因する。したがって、等価パルスを抑圧し
てから、同期分離・位相比較回路へ供給すれば、この問
題はなくなる。この考え方に基付いて構成したのが、第
４図と第５図である。

第４図では等価パルス期間を抑圧する第６図（ｂ）のよ
うな垂直ゲートパルスを発生し、映像４３号１０１とＯ
Ｒすることで第６図（ｃ）のような出力を得る。そうす
ると、同期分離・位相比較回路１１８出力は（ｄ）のよ
うに直流レベルとなり、電圧があばれる期間がなくなる
。したがって、位相制御タイミングの問題はなくなり、
どこで位相制御を行っても良い。

第５図では等価パルスを抑圧するために第７図Ｊｆ　）
のような水平ゲートパルスを発生し、映像信号１０１と
ＯＲすることで第７図（ｇ）のような出力を得る。そう
すると、同期分離・位相比較回路１１８出力には、等価
パルスが抑圧された期間だけあばれが少なくなる。そし
て遅延回路１１３によりこのあばれの期間をはずして位
相制御を行えば良い。第５図のように構成すると等価パ
ルスだけでなく、第７図（ｅ）に示すようなインパルス
ノイズが混入してやはり同期分離・位相比較回路１１８
出力があばれることを抑圧することが可能である。

ここで、等価パルス抑圧回路４０１の具体例を第８図に
示す。等価パルス抑圧回路４０１は、クロックを入力し
、そのクロックを所定の数だけカウンタ回路でカウント
する。そしてそのカウント出力値をデコーダ回路により
デコードし、第６図（ｂ）または第７図（ｆ）のゲート
パルス波形を得る。さらにこのゲートパルス波形と入力
された映像信号とのＯＲをとることにより等価パルスを
抑圧できる。

弘なお、今までの説明では、同期分離の前に等価パルス
を抑圧するように記述してきたが、もちろん位相比較回
路の前に等価パルスを抑圧すればよいので同期分離を行
った後に等価パルスを抑圧してもよい。

〔発明の効果〕

本発明では、ラインロッククロックをバーストロックク
ロックに、入力映像信号が標準信号である時のみ位相同
期させるようにした。

このようにして、信号処理回路に対しては、非標準信号
が入力された場合にはラインロッククロックを、標準信
号が入力された場合にはバーストロッククロックまたは
そのバーストロッククロックに位相同期したラインロッ
ククロックを、それぞれ与えている。したがって信号処
理に於いては、標準信号が入力された場合でも非標準信
号が入力された場合でも、画質の改善を行うことが可能
である。

また、同期信号発生回路に対しては、非標準信号が入力
された場合にはラインロッククロックを、標準信号が入
力された場合にはバーストロッククロックに同期したラ
インロッククロックを、それぞれ与えている。従って同
期信号発生回路に於いては、どの様な非標準信号が入力
された場合でも同期をとることができ、また、標準信号
が入力された場合には、非常に安定な同期信号発生が可
能である。さらに標準信号が入力された時に於いては、
信号処理回路にはバーストロッククロック。

また同期信号発生回路にはバーストロッククロックに位
相同期したラインロッククロックが与えられるのでシス
テムとしては実質上単一のクロックが供給されることに
なり、ビートによる妨害や画質揺れなどの問題が発生す
る可能性がなくなるという効果がある。

ところで本発明の第１の手段では、標準信号検出後のバ
ーストロッククロツタによるラインロッククロックへの
位相同期制御を入力映像信号の等価パルス期間をはずし
て行っているため、ラインロッククロック発生回路１０
２の同期位相とびがなく、それに伴う同期の不連続の問
題がないという効果がある。

また、本発明の第２の手段では、入力映像信号の等価パ
ルス期間を抑圧するように構成しているため、やはり標
準信号検出後のバーストロッククロックによるラインロ
ッククロックへの位相制御時にラインロッククロック発
生回路１０２の同期位相とびがなく、これに伴う同期の
不連続の問題がないという効果がある。

さらに本発明の第２の手段では、入力映像信号の等価パ
ルス期間を抑圧するように構成しているが、この様に構
成すると水平同期信号以外をマスクするように働くため
、インパルスノイズに対しても抑圧効果がある。したが
って、インパルスノイズが等価パルスと同じ様にライン
ロック発生回路１０２の同期位相とびを起こさせる現象
を防止する効果もある。

【図面の簡単な説明】

第１図は本発明による一実施例のブロック構成図、第２
図は従来のクロック・同期偏向回路のブロック構成図、
第３図は第１図の構成によるクロック発生回路の動作説
明図、第４図は別の本発明による一実施例のブロック構
成図、第５図はさらに他の本発明による一実施例のブロ
ック構成図、第６図は第４図の実施例による動作説明図
、第７図は第５図の実施例による動作説明図、第８図は
等価パルス抑圧回路の説明図である。 １０１・・映像回路、１ｏ２・・ラインロッククロック
発生回路、１０３・・・ラインロッククロック。 １０４・・・バーストロッククロック発生回路、１０５
・・・バーストロッククロック、１ｏ６・・・標準／非
標準信号検出回路、１０８ａ、１０８ｂ・・・スイッチ
。 １０９・・・同期信号発生回路、１１０・・・信号処理
回路、１１１・・・同期信号出力端子、１１２・・・映
像信号出力端子、１１８・・・同期分離・位相比較回路
。 １１９・・・電圧制御発振器、１２０・・・加算器、１
１３は遅延回路。

Claims (1)

1. 【特許請求の範囲】 １、映像信号に含まれるカラーバースト信号に同期した
   第１のクロックを発生する第１のクロック発生手段と、
   上記映像信号に含まれる水平同期信号に同期した第２の
   クロックを発生する第２のクロック発生手段と、上記映
   像信号が所定の規格に合った信号であるか否かを検出す
   る検出手段と、上記検出手段の出力信号を上記映像信号
   の等価パルス期間を含まないように遅延させる遅延手段
   と、上記遅延手段により遅延された上記検出手段の検出
   結果が、上記映像信号が上記規格にあった信号であると
   いう時には、上記第２のクロックを上記第１のクロック
   に位相同期させる位相制御手段と、上記第１及び第２の
   クロックを入力し、上記検出手段による検出の結果に応
   じて上記第１及び第２のクロックのいずれか一方を選択
   して出力する選択手段と、同期信号を発生する同期信号
   発生手段と、信号処理を行う信号処理手段とを設け、上
   記同期信号発生手段には上記第２のクロックを供給し、
   上記信号処理手段には上記選択手段出力のクロックを供
   給することを特徴とするクロック発生回路。 ２、映像信号に含まれるカラーバースト信号に同期した
   第１のクロックを発生する第１のクロック発生手段と、
   上記映像信号に含まれる等価パルスを抑圧する抑圧手段
   と、上記抑圧手段出力に含まれる水平同期信号に同期し
   た第２のクロックを発生する第２のクロック発生手段と
   、上記映像信号が所定の規格に合った信号であるか否か
   を検出する検出手段と、上記検出手段の検出結果が、上
   記映像信号が上記規格に合った信号であるという時には
   、上記第２のクロックを上記第１のクロックに位相同期
   させる位相制御手段と、上記第１及び第２のクロックを
   入力し、上記検出手段による検出の結果に応じて上記第
   １及び第２のクロックのいずれか一方を選択して出力す
   る選択手段と、同期信号を発生する同期信号発生手段と
   、信号処理を行う信号処理手段とを設け、上記同期信号
   発生手段には上記第２のクロックを供給し、上記信号処
   理手段は上記選択手段出力のクロックを供給することを
   特徴とするクロック発生回路。 ３、請求項２記載の抑圧手段は、上記映像信号の垂直同
   期のパルスにより抑圧を行うことを特徴とするクロック
   発生回路。 ４、映像信号に含まれるカラーバースト信号に同期した
   第一のクロックを発生する第１のクロック発生手段と、
   上記映像信号に含まれる等価パルスを抑圧する抑圧手段
   と、上記抑圧手段出力に含まれる水平同期信号に同期し
   た第２のクロックを発生する第２のクロック発生手段と
   、上記映像信号が所定の規格に合った信号であるか否か
   を検出する検出手段と、上記検出手段を上記映像信号の
   等価パルス期間付近を含まないように遅延させる遅延手
   段と、上記遅延手段により遅延された上記検出手段の検
   出結果が、上記映像信号が上記規格に合った信号である
   という時には、上記第２のクロックを上記第１のクロッ
   クに位相同期させる位相制御手段と、上記第１及び第２
   のクロックを入力し、上記検出手段による検出の結果に
   応じて上記第１及び第２のクロックのいずれか一方を選
   択して出力する選択手段と、同期信号を発生する同期信
   号発生手段と、信号処理を行う信号処理手段とを設け、
   上記信号処理手段には上記選択手段出力のクロックを供
   給することを特徴とするクロック発生回路。