JPH03500478A - データ変換器用ディジタル補正回路 - Google Patents
データ変換器用ディジタル補正回路Info
- Publication number
- JPH03500478A JPH03500478A JP1507154A JP50715489A JPH03500478A JP H03500478 A JPH03500478 A JP H03500478A JP 1507154 A JP1507154 A JP 1507154A JP 50715489 A JP50715489 A JP 50715489A JP H03500478 A JPH03500478 A JP H03500478A
- Authority
- JP
- Japan
- Prior art keywords
- digital
- analog
- converter
- signal
- filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/02—Delta modulation, i.e. one-bit differential modulation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/38—Calibration
- H03M3/386—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
- H03M3/388—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by storing corrected or correction values in one or more digital look-up tables
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
- H03M3/464—Details of the digital/analogue conversion in the feedback path
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/50—Digital/analogue converters using delta-sigma modulation as an intermediate step
- H03M3/502—Details of the final digital/analogue conversion following the digital delta-sigma modulation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Analogue/Digital Conversion (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。
Description
【発明の詳細な説明】
データ変換器用ディジタル補正回路
発明の背景
発明の分野
本発明はアナログ−ディジタル及びディジタル−アナログ変換の技術に関する。
特に本発明はアナログ−ディジタル及びディジタル−アナログ変換におけるディ
ジタル補正技術に関する。
本発明はここでは図に示した応用に関する特定の実施例を参照して記述されてい
るがこの発明はこれに限定されない。
当業者ならこの発明の開示範囲において付加的な変形、応用が可能で実施態様を
認識できる。
関連技術の説明
より高速な、より高分解能のある、より安いアナログ−ディジタル(A/D)及
びディジタル−アナログ(D/A)変換器を作ることが常に要求されている。A
/D変換器に関しては、分解能は変換器がアナログ入力がら得るディジタルピッ
ト数に関連し、D/A変換器に関しては、分解能はアナログ信号に変換するため
に変換器に与えられるディジタルビット数に関連する。典型的には、高分解能A
/D変換器にはアナログ入力を精密に分解する高精密な非線形回路が必要である
。このような高精密なアナログ回路を有する確がなA/D変換器の製造は一般に
困難で金かががる。D/A変換器も同様である。しかし現在の技術では、A/D
或はD/A変換器用高精密アナログ回路よりむしろディジタル修正技術を使うこ
とがもっと好ましくなって来ている。
より高分解能をもち、より安価なA/D変換器を得るのに使う一つの普通のディ
ジタル補正回路はシグマ−デルタ演算法(Sigma−Delta algor
ithm )の如きものである。このやり方は一般に低分解能A/D変換器と低
分解能D/A変換器をフィードバック構成で使用し、高分解能A/D変換器を得
ている。このフィードバックのやり方でシグマ−デルタ変換器は低分解能A/D
変換器或は他の変換器要素から出るノイズに対し比較的鈍感となる。しかし、現
在のシグマ−デルタの方法には色々な問題がある。
代表的なシグマ−デルタの方法では低分解能D/A変換器はすべての変換で同じ
精密さでなくてはならない、何故ならば一般にD/A変換器の誤差はA/D変換
器の最終出力に直接伝わるからである。このD/A変換器に対する精度の要求は
、度々変換器のコスト上昇となり製造困難をまねく。
低分解能D/A変換器により生ずる誤差には静的なものと動的なものがある。多
くの場合動的誤差は静的誤差程問題を起さない。何故ならば典型的にA/D変換
器の他の部分がA/D変換器の速度を制限し、動的誤差の影響を減少させる。
従ってA/D変換器の設計に於て静的誤差にはがなりの注意が払われる。
A変換器の静的誤差は単に利得を創り、すべてのA/D変換に於ける誤差を相殺
する。何故ならA/D変換器は1ビツトD/A変換器の2つのレベルの間で線型
補間を行うからである。利得とオフセット誤差はA/D変換器の全ダイナミック
レンジを減少させない。何故なら利得とオフセット誤差は単にA/D変換器の入
力レンジを変えるだけだがらである。しかし1ビツトD/A変換器を使うことは
、多ビツトD/A変換器を使う場合に較べA/D変換器の分解能と速度を減少さ
せる。
従って変換速度を上げて高分解能のしかも製造コストを減少させたA/D及びD
/A変換器を提供する改善された技術が必要となる。特に、シグマ−デルタ変換
器で使用する高分解能D/A変換器を提供する技術が必要となる。
発明の概要
本発明のディジタル補正回路はほぼこの技術的要求に対し対処している。この発
明は入力信号からディジタル補正信号を減算する減算器32と、減算器の出力を
濾波してディジの実施例では、改善されたアナログ−ディジタル変換器はディジ
タル補正回路材の改善されたディジタル−アナログ変゛換器を有することが開示
されている。
図面の簡単な説明
第1図は第1のシグマ−デルタ アナログ−ディジタル変換器を示す。
第2図はシグマ−デルタ アナログ−ディジタル変換器の第2の構成を示す。
第3図は第1の別のディジタル−アナログ変換器の図を示す。
第4図は第2の別のディジタル−アナログ変換器の図を示す。
第5図は本発明の改善されたディジタル−アナログ変換器を示す。
第6図は本発明の改善されたアナログ−ディジタル変換器を示す。
発明の詳細な説明
タル(A/D)変換器を先づ見直すことで最も明確に記述さ器に対する原提案を
示す。変換器10は低分解能A/D変換器12と、低分解能ディジタル−アナロ
グ(D/A) 変m器14と、フィードバック構成に於ける積分器16を備えて
いる。
変換器10は平均化されたときアナログ入力の高分解能ディジタル表現を示す一
連のディジタル値を出力する。下記の第1表は低分解能A/D変換器12と低分
解能D/A変換器14とがデータを至近の整数値に変えることができる場合に変
換器10が振巾8.2のアナログ入力に対し出力した一連のディジタル値を示す
。変換器10による一連のディジタル値の出力は平均が8,2である如く反復し
ている。
第1表
アナログ 減算機構 積分器 ディジタル8.2 0.2 8.6 9
8.2 −0.8 7.8 8
8.2 0.2 8.0 8
8.2 0.2 8.2 8
8.2 0.2 8.4 8
す、次のサイクルの積分器16への入力である。サイクルタイミングの間クロッ
ク信号f。Kが変換器12及び14と積分器16に供給される。現サイクルに対
する減算器18の差の出力は積分器16へ供給され積分器は前のサイクルからの
積分器の出力にこの差を加算して、出力としてその加算値を出力する。この加算
値はA/D変換器12により整数化され変換器10のディジタル出力を得る。
A/D変換器12のディジタル出力はD/A変換器14にも供給される。D/A
変換器14は次のサイクルのため減算器18へ誤差の測度としてこの変換器出力
のアナログ表現を供給する。この過程が数回くり返されたあと、変換器10のデ
ィジタル出力の平均はアナログ入力の実際の正確なディジタル表現値となる。
第1図の単純なシグマ−デルタA/D変換器の改善したものが第2図に示すシグ
マ−デルタA/D変換器である。変換器20はmビットA/D変換器22とmビ
ットD/A変換器24と減算器26とを具備している。更にアナログローパスフ
ィルタ27が簡単な変換器10の簡単な積分器16の代りに配置され、変換器2
0の性能を向上させている。又高級なディジタルローパスフィルタ28が変換器
20の出口に付加され変換器20の分解能を簡単なディジタル平均器を使って得
られる分解能以上に増加させた。
当業者ならこのシグマ−デルタA/D変換器20は他のA/D変換器のやり方を
越えた数量的利点を持っていることを理解出来るであろう。特にこの変換器20
はB点から0点への間で生ずる誤差に比較的敏感でない。従ってmビットA/D
変換器22の量子化誤差の影響は効果的に抑圧される。
しかし0点からD点へのmビット変換器24を通して発変換器24での誤差の原
因となる。この誤差は2つの部類、静的と動的に、分類出来る。動的誤差(例え
ば時間に関連しているもの)は一般に高変換率の場合最も問題となる。変換器2
0の0点からD点への間以外の区域では、変換器の変換率が制限されているので
、動的誤差は一般に重大ではない。
しかし静的誤差は変換器20の性能を大いに制限する。
本発明は静的誤差を少くし、このことは例証のための第3図のD/A変換器の最
初の参考資料にもっともよく例証されている。第3図はD/A変換器のシグマ−
デルタの方法を示す。変換器30は減算器32と、ディジタルフィルタ34と、
低分解能mビットD/A変換器36と、アナログフィルタ33と、高分解能nビ
ットA/D変換器38とを有する。
しかし、A/D変換器38はシグマ−デルタA/D変換器20のD/A変換器2
4と同じ高い精度が要求される。従ってD/A変換器24の場合のように、A/
D変換器38で発生する誤差は変換器30のフィードバックにより抑圧されない
。このことはD/A変換器をやろうとするこの単純なシグマ−デルタの効用を制
限する。
第4図はmビットD/A変換器37を付加したこと以外はD/A変換器30と同
一のD/A変換器40を示す。mビットD/A変換器37への入力は低分解能デ
ィジタル信号であり、nビットA/D変換器38の出力は高分解能ディジタル出
力であるから、三者の組合せは2 Xnビットメモリーで置換することが出来る
。従って第5図にある本発明の結果的に改善されたD/A変換器50に示す如き
nビットA/D本発明のD/A変換器50はディジタルフィルタ34の出力から
減算器32に至るフィードバックループに挿入された21×nメモリ39を持っ
ている。第4図のmビットD/A変換器37とnピッ)A/D変換器38が、本
発明のD/A変換器50では210 x nメモリ39で置換されている。
2°×nメモリ39は標準メモリ例えばROMでよい。本発明の変換器50の構
成は第3図のものと同じである。変換器50の動作は変換器30のものとは異る
。メモリ39はフィルタ34のディジタル出力(これはROMアドレスとして働
く)を、従来の変換器38により生成されるような誤差を有しない理想的なディ
ジタル出力に変換するルックアップテーブルを記憶する。このようにしてこのメ
モリは理想的変換器の転換機能を記憶する。当業者は変換器50の特性がメモリ
39に記憶された転換機能を単純に変えることで変更出来ると評価するであろう
。更に多くの変換器の特性である非直線性転換機能が記憶される。メモリ39の
内容はコンビニータシミュレーションによるか或は当業者に知られている経験的
な方法できめられる。
第6図はD/A変換器50が電子的ビルドインブロックとして単独で使用出来る
こと、或は変換器50が関連技術のA/D変換器20に於けるmビットD/A変
換器24と置換できることを図で示している。改良型A/D変換器60は第1の
減算器26と、アナログフィルタ27と、mビットA/D変換器22と、第1の
ディジタルフィルタ28と第2の減算器32と第2のディジタルフィルタ34と
2 Xnビットメモリ39とmビットD/A変換器36とを備えている。変換器
60はアナログ入力を受け出力としてアナログ入力のディジタル表現を供給する
。
アナログ入力はD/A変換器36から前のサイクルからのアナログ誤差信号も受
ける減算器26に入る。サイクルタイミングはクロックfcKで制御される。減
算器26はその差を出力するためアナログ入力からアナログ誤差信号を差し引い
ており、この差の出力は変換器60へのアナログ入力と変換器60からのディジ
タル出力との間の誤差を表わしている。
この差の出力はアナログフィルタ27に入るが、このアナログフィルタ27はこ
の差の出力を前のサイクルからのアナログフィルタ27の出力に加算し、この加
算値を出力として供給する。そこでA/D変換器22はこの加算値をディジタル
フィルタ28へ入るディジタル信号とするためディジタル化する。ディジタルフ
ィルタ28はこのディジタル信号を濾波して変換器60からディジタル出力を供
給する。
A/D変換器22からのディジタル信号は、減算器32にも入る。更にこの減算
器32はメモリ39からディジタル補正信号も受ける。ディジタル補正信号がデ
ィジタル信号から取り出され、ディジタルフィルタ34に供給される。ディジタ
ルフィルタ34はこの信号を濾波してディジタル誤差信号をD/A変換器36へ
供給する。D/A変換器36はディジタル誤差信号を減算器26に供給されるア
ナログ誤差信号に変換する。
メモリ39も非入力としてこのディジタル誤差信号を受け取る。メモリ39は前
サイクルからのディジタル誤差信号に基づく次のサイクルのためのディジタル補
正信号を供給する。このディジタル補正信号は、従来の変換器で使用された誤差
信号に比べより高い精度で減算器26に誤差信号を供給するので変換器60の分
解能が増加する。
ここでは本発明が図示した実施例と特定の応用について記述されて来たが、この
発明はそれに限定されない。当業者なら更に変形応用が可能である。例えば減算
器32と・ディジタルフィルタ34とメモリ39とを有するディジタル補正回路
はディジタル入力を補正したディジタル出力として供給することを要する他の応
用にも使用出来る。更にmビットA/D変換器22及びmビットD/A変換器3
6のビット数は本発明の分野を離れることなしに変更出来る。その上、アナログ
フィルタ27とディジタルフィルタ28及び34は本発明の分野を離れることな
しにローパスフィルタ或は他の形のフィルタであり得る。
そこで以下の請求項が何等かの及びすべてのそのような変更、応用、及び実施例
を包含すると考えている。
国際調、査報告
Claims (26)
- 1.データ変換器用ディジタル補正回路であって、前記ディジタル補正回路へ入 力されるディジタル入力からディジタル補正信号を差し引く減算器手段と、前記 減算器手段の出力を濾波して前記ディジタル補正回路からディジタル出力を得る ディジタルフィルタ手段と、前記ディジタル補正信号を供給するメモリ手段とを 具備するディジタル補正回路。
- 2.前記メモリ手段が記憶された変換転送機能を伴うルックアップテーブルであ る請求項1に記載のディジタル補正回路。
- 3.前記ルックアップテーブルがアドレス入力として前記ディジタル出力を受け 、出力とし前記イジタル補正信号を供給する請求項2に記載のディジタル補正回 路。
- 4.前記ディジタルフィルタがローパスフィルタである請求項1に記載のディジ タル補正回路。
- 5.改良形アナログーディジタル変換器へのアナログ入力からアナログ誤差信号 を差し引く第1減算器手段と、前記第1減算器手段の出力を濾波するアナログフ ィルタ手段と、 前記アナログフィルタ手段の出力をディジタル信号に変換するディジタル変換器 手段と、 前記ディジタル信号を濾波して改良形アナログーディジタル変換器の出力として 濾波したディジタル信号を供給する第1ディジタルフィルタ手段と、 前記ディジタル信号からディジタル誤差信号を供給するディジタル補正手段と、 前記アナログ誤差信号へ前記ディジタル誤差信号を変換するアナログ変換器手段 とを具備する前記改良形アナログーディジタル変換器。
- 6.前記ディジタル補正手段が、ディジタル補正信号を供給するメモリ手段と、 前記ディジタル入力信号から前記ディジタル補正信号を差し引く第2減算器手段 と、前記第2減算器手段の出力を濾波して前記ディジタル誤差信号を供給する第 2ディジタルフィルタ手段とを有する請求項5に記載の改良形アナログーディジ タル変換器。
- 7.前記メモリー手段が記憶された変換転送機能を伴うルックアップテーブルで ある請求項6に記載の改良形アナログーディジタル変換器。
- 8.前記ルックアップテーブルが前記ディジタル誤差信号をアドレス入力として 受け、前記ディジタル補正信号を出力として供給する請求項7に記載の改良形ア ナログーディジタル変換器。
- 9.前記第2ディジタルフィルタがローパスフィルタである請求項6に記載の改 良形アナログーディジタル変換器。
- 10.前記アナログフィルタ手段がローパスフィルタである請求項5に記載の改 良形アナログーディジタル変換器。
- 11.前記第1ディジタルフィルタ手段がローパスフィルタである請求項5に記 載の改良形アナログーディジタル変換器。
- 12.改良形ディジタルーアナログ変換器へのディジタル入力からディジタル補 正信号を差し引く減算器手段と、前記減算器手段の出力を濾波して濾波したディ ジタル信号を供給するディジタルフィルタ手段と、改良形ディジタルーアナログ 変換器による出力のため前記濾波されたディジタル信号をアナログ信号に変換す るアナログ変換器手段と、 前記濾波されたディジタル信号から前記ディジタル補正信号を供給するメモリ手 段とを具備する改良形ディジタルーアナログ変換器。
- 13.前記メモリ手段が記憶された変換転送機能を伴うルックアップテーブルで ある請求項12に記載の改良形ディジタルーアナログ変換器。
- 14.前記ルックアップテーブルがアドレス入力として前記濾波されたディジタ ル信号を受け、出力として前記ディジタル補正信号を供給する請求項13に記載 の改良形ディジタルーアナログ変換器。
- 15.前記ディジタルフィルタ手段がローパスフィルタである請求項12に記載 のディジタルーアナログ変換器。
- 16.前記アナログ変換器手段が前記アナログ信号を濾波するアナログフィルタ 手段を有する請求項12に記載の改良形ディジタルーアナログ変換器。
- 17.前記アナログフィルタ手段がローパスフィルタである請求項16に記載の 改良形ディジタルーアナログ変換器。
- 18.改良されたアナログーディジタル変換器へのアナログ入力からアナログ誤 差信号を差し引く第1減算器手段と、前記減算器手段の出力を濾波するアナログ フィルタ手段と、 前記アナログフィルタ手段の出力をディジタル信号に変換するディジタル変換器 手段と、 前記ディジタル信号を濾波して改良形アナログーディジタル変換器の出力として 濾波されたディジタル信号を供給する第1ディジタルフィルタ手段と、 入力として前記ディジタル信号を受け、出力として前記アナログ誤差信号を供給 する改良形ディジタルーアナログ変換器とを具備するアナログーディジタル変換 器。
- 19.前記改良形ディジタルーアナログ変換器が前記ディジタルと信号からディ ジタル補正信号を差し引く減算器手段と前記減算器手段の出力を濾波してディジ タル誤差信号を供給する第2ディジタルフィルタ手段と、改良形ディジタルーア ナログ変換器による出力のために前記ディジタル誤差信号をアナログ誤差信号に 変換するアナログ変換器手段と、前記ディジタル誤差信号から前記ディジタル補 正信号を供給するメモリ手段とを備える請求項18に記載の改良形アナログーデ ィジタル変換器。
- 20.前記メモリ手段が記憶された変換転送機能を伴うルックアップテーブルで ある請求項19に記載の改良形アナログーディジタル変換器。
- 21.前記ルックアップテーブルがアドレス入力として前記ディジタル誤差信号 を受け、出力として前記ディジタル補正信号を供給する請求項20に記載の改良 形アナログーディジタル変換器。
- 22.前記第2ディジタルフィルタ手段がローパスフィルタである請求項19に 記載の改良形アナログーディジタル変換器。
- 23.前記第1ディジタルフィルタ手段がローパスフィルタである請求項18に 記載の改良形アナログーディジタル変換器。
- 24.前記アナログフィルタ手段がローパスフィルタである請求項18に記載の 改良形アナログーディジタル変換器。
- 25.信号変換器に於けるディジタル信号を補正して補正されたディジタル信号 を供給する改良された方法であって、その方法が、 ディジタル補正信号を供給するステップと、前記ディジタル信号から前記ディジ タル補正信号を差し引いて第1信号を供給するステップと、前記第1信号を濾波 して前記補正ディジタル信号を供給するステップとからなるディジタル信号の補 正方法。
- 26.前記ディジタル補正信号がルックアップテーブルにより供給される請求項 19に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US07/226,108 US4977403A (en) | 1988-07-29 | 1988-07-29 | Digital correction circuit for data converters |
US226,108 | 1988-07-29 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03500478A true JPH03500478A (ja) | 1991-01-31 |
Family
ID=22847586
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1507154A Pending JPH03500478A (ja) | 1988-07-29 | 1989-06-19 | データ変換器用ディジタル補正回路 |
Country Status (7)
Country | Link |
---|---|
US (1) | US4977403A (ja) |
EP (1) | EP0381715B1 (ja) |
JP (1) | JPH03500478A (ja) |
KR (1) | KR930006748B1 (ja) |
DE (1) | DE68919204D1 (ja) |
IL (1) | IL90796A (ja) |
WO (1) | WO1990001836A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004510383A (ja) * | 2000-09-29 | 2004-04-02 | テラダイン・インコーポレーテッド | シグマ−デルタ・ループおよびフィードバックdacモデルを用いたディジタル−アナログ変換器 |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3011424B2 (ja) * | 1990-01-24 | 2000-02-21 | 株式会社東芝 | A/d変換器 |
US5153593A (en) * | 1990-04-26 | 1992-10-06 | Hughes Aircraft Company | Multi-stage sigma-delta analog-to-digital converter |
US5187482A (en) * | 1992-03-02 | 1993-02-16 | General Electric Company | Delta sigma analog-to-digital converter with increased dynamic range |
US5208596A (en) * | 1992-04-10 | 1993-05-04 | Rca Thomson Licensing Corporation | DAC distortion compensation |
US5257026A (en) * | 1992-04-17 | 1993-10-26 | Crystal Semiconductor, Inc. | Method and apparatus for calibrating a multi-bit delta-sigma modular |
US5583501A (en) * | 1994-08-24 | 1996-12-10 | Crystal Semiconductor Corporation | Digital-to-analog converter with digital linearity correction |
JP3310114B2 (ja) * | 1994-09-14 | 2002-07-29 | 株式会社東芝 | 周波数変換機能を有するa/d変換装置およびこれを用いた無線機 |
US5736950A (en) * | 1995-01-31 | 1998-04-07 | The United States Of America As Represented By The Secretary Of The Navy | Sigma-delta modulator with tunable signal passband |
US5798724A (en) * | 1996-02-14 | 1998-08-25 | Harris Corporation | Interpolating digital to analog converter architecture for improved spurious signal suppression |
US5815102A (en) * | 1996-06-12 | 1998-09-29 | Audiologic, Incorporated | Delta sigma pwm dac to reduce switching |
JPH1127151A (ja) * | 1997-07-02 | 1999-01-29 | Sony Corp | シグマデルタ変調器 |
US6256395B1 (en) | 1998-01-30 | 2001-07-03 | Gn Resound As | Hearing aid output clipping apparatus |
US6463093B1 (en) | 1998-07-30 | 2002-10-08 | Airnet Communications Corporation | Method and apparatus to reduce spurious and intermodulation products in wireless broadband multi-carrier digital transceiver equipment through static non-linearity correction of digital conversion components |
US6414613B1 (en) * | 2000-01-05 | 2002-07-02 | Motorola, Inc. | Apparatus for noise shaping a pulse width modulation (PWM) signal and method therefor |
KR20020093818A (ko) * | 2000-02-29 | 2002-12-16 | 제너럴 인스트루먼트 코포레이션 | 개선된 케이블 tv 네트워크 성능을 위한 디지털 처리구조의 응용 |
US6781537B1 (en) * | 2003-06-10 | 2004-08-24 | Nortel Networks Limited | High speed digital to analog converter |
US7453382B2 (en) * | 2007-01-10 | 2008-11-18 | Infineon Technologies Ag | Method and apparatus for A/D conversion |
WO2010018533A2 (en) * | 2008-08-13 | 2010-02-18 | Koninklijke Philips Electronics N.V. | Analog to digital conversion circuit with automatic bias point determination and mr gradient systems using the same |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4021799A (en) * | 1970-05-18 | 1977-05-03 | Fujitsu Ltd. | Non-linear coding system |
US4059800A (en) * | 1976-06-30 | 1977-11-22 | International Business Machines Corporation | Digital multi-line companded delta modulator |
US4308524A (en) * | 1979-06-05 | 1981-12-29 | Harrison Systems, Inc. | Fast high resolution predictive analog-to-digital converter with error correction |
JPS58197918A (ja) * | 1982-05-14 | 1983-11-17 | Nec Corp | 適応差分復号器 |
JPH073955B2 (ja) * | 1986-11-17 | 1995-01-18 | 株式会社日立製作所 | 符号器 |
-
1988
- 1988-07-29 US US07/226,108 patent/US4977403A/en not_active Expired - Lifetime
-
1989
- 1989-06-19 EP EP89907602A patent/EP0381715B1/en not_active Expired - Lifetime
- 1989-06-19 JP JP1507154A patent/JPH03500478A/ja active Pending
- 1989-06-19 DE DE68919204T patent/DE68919204D1/de not_active Expired - Lifetime
- 1989-06-19 WO PCT/US1989/002662 patent/WO1990001836A1/en active IP Right Grant
- 1989-06-29 IL IL9079689A patent/IL90796A/en not_active IP Right Cessation
-
1990
- 1990-03-28 KR KR9070659A patent/KR930006748B1/ko not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004510383A (ja) * | 2000-09-29 | 2004-04-02 | テラダイン・インコーポレーテッド | シグマ−デルタ・ループおよびフィードバックdacモデルを用いたディジタル−アナログ変換器 |
Also Published As
Publication number | Publication date |
---|---|
IL90796A (en) | 1994-07-31 |
DE68919204D1 (de) | 1994-12-08 |
IL90796A0 (en) | 1990-01-18 |
US4977403A (en) | 1990-12-11 |
WO1990001836A1 (en) | 1990-02-22 |
EP0381715B1 (en) | 1994-11-02 |
KR930006748B1 (en) | 1993-07-23 |
EP0381715A1 (en) | 1990-08-16 |
KR900702664A (ko) | 1990-12-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH03500478A (ja) | データ変換器用ディジタル補正回路 | |
US5329282A (en) | Multi-bit sigma-delta analog-to-digital converter with reduced sensitivity to DAC nonlinearities | |
US5982313A (en) | High speed sigma-delta analog-to-digital converter system | |
US5936562A (en) | High-speed sigma-delta ADCs | |
US6081218A (en) | Five-level switched-capacitor DAC, method of operation thereof and sigma-delta converter employing the same | |
JP2787445B2 (ja) | デルタ−シグマ変調を使用するアナログ−ディジタル変換器 | |
JP4139332B2 (ja) | 増分デルタ・アナログ/ディジタル変換器 | |
FI107664B (fi) | Delta-sigma-modulaattori, jossa on kaksivaiheinen kvantisointi, sekä menetelmä kaksivaiheisen kvantisoinnin käyttämiseksi delta-sigma-modulaatiossa | |
WO1991005409A2 (en) | Analog-to-digital converter employing a pipelined multi-stage architecture | |
US5196853A (en) | Sigma delta converter insensitive to asymmetrical switching times | |
US5905453A (en) | Dithered sigma delta modulator having programmable full scale range adjustment | |
US4990914A (en) | Method and apparatus for interpolative A/D conversion | |
US4926178A (en) | Delta modulator with integrator having positive feedback | |
KR20010003899A (ko) | 혼합모드 적분기를 이용한 시그마-델타 아날로그-디지털 변환기 | |
US20060022855A1 (en) | High-resolution sigma-delta converter | |
JP3371681B2 (ja) | 信号処理装置 | |
GB2191354A (en) | Automatic offset compensating bipolar a/d converter circuit | |
US5936561A (en) | Apparatus and methods for digitally compensated multi-bit sigma-delta analog-to-digital conversion | |
JPH04302223A (ja) | 回路装置 | |
JPH04129334A (ja) | ディジタル・シグマデルタ変調器 | |
JPH06508972A (ja) | アナログ−デジタル変換器および該変換器を使用する従属制御ループ | |
Lin et al. | Analog-to-digital conversion | |
JP3230227B2 (ja) | A/dコンバータ | |
JPH04346521A (ja) | A/d変換回路 | |
JPH0446016B2 (ja) |