JPH0349438B2 - - Google Patents
Info
- Publication number
- JPH0349438B2 JPH0349438B2 JP14064384A JP14064384A JPH0349438B2 JP H0349438 B2 JPH0349438 B2 JP H0349438B2 JP 14064384 A JP14064384 A JP 14064384A JP 14064384 A JP14064384 A JP 14064384A JP H0349438 B2 JPH0349438 B2 JP H0349438B2
- Authority
- JP
- Japan
- Prior art keywords
- display
- signal
- field effect
- route
- display element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000005669 field effect Effects 0.000 claims description 32
- 239000011159 matrix material Substances 0.000 claims description 13
- 230000007547 defect Effects 0.000 description 18
- 238000004519 manufacturing process Methods 0.000 description 15
- 102220603929 TYRO protein tyrosine kinase-binding protein_T11A_mutation Human genes 0.000 description 8
- 239000004973 liquid crystal related substance Substances 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- 230000002950 deficient Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 102220496100 5-hydroxytryptamine receptor 3B_T24A_mutation Human genes 0.000 description 3
- 238000005401 electroluminescence Methods 0.000 description 3
- 230000003213 activating effect Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 231100000989 no adverse effect Toxicity 0.000 description 1
- 102200012545 rs111033635 Human genes 0.000 description 1
- 102200017208 rs1555451582 Human genes 0.000 description 1
- 102220128896 rs376207606 Human genes 0.000 description 1
- 102200126521 rs4498440 Human genes 0.000 description 1
- 102220203159 rs7042788 Human genes 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【発明の詳細な説明】
(発明の属する分野)
本発明は、製造時に欠陥が生じても、高い製造
歩留りを得ることができるアクテイブ型画像表示
装置に関するものである。
歩留りを得ることができるアクテイブ型画像表示
装置に関するものである。
(従来の技術)
近年、液晶あるいはエレクトロルミヌツセンス
等の表示素子を用いたアクテイブマトリツクス型
の画像表示装置の開発が進められている。
等の表示素子を用いたアクテイブマトリツクス型
の画像表示装置の開発が進められている。
第1図は従来のアクテイブマトリツクス型画像
表示装置の構成を示すもので、T11,T12,
T21およびT22は電界効果型トランジスタ、
C11,C12,C21およびC22はそれぞれ
前記電界効果型トランジスタのソースに接続され
た表示素子、CCは表示素子の共通電極である。
DD1およびDD2は信号線で、それぞれ電界効
果型トランジスタT11,T21およびT12,
T22のドレインに接続され、SS1およびSS2
は選択線で、それぞれ電界効果型トランジスタT
11,T12およびT21,T22のゲートに接
続されている。すなわち、電界効果型トランジス
タと表示素子から成る表示セル(破線で囲んだ領
域)をマトリツクス状に配列した構成となつてい
る。
表示装置の構成を示すもので、T11,T12,
T21およびT22は電界効果型トランジスタ、
C11,C12,C21およびC22はそれぞれ
前記電界効果型トランジスタのソースに接続され
た表示素子、CCは表示素子の共通電極である。
DD1およびDD2は信号線で、それぞれ電界効
果型トランジスタT11,T21およびT12,
T22のドレインに接続され、SS1およびSS2
は選択線で、それぞれ電界効果型トランジスタT
11,T12およびT21,T22のゲートに接
続されている。すなわち、電界効果型トランジス
タと表示素子から成る表示セル(破線で囲んだ領
域)をマトリツクス状に配列した構成となつてい
る。
表示を行なうには、選択線SS1,SS2の中の
一つを活性化し、信号線DD1,DD2に表示信
号を印加する。活性化した選択線に接続されてい
る電界効果型トランジスタはON(導通)となり、
表示信号はそのONとなつた電界効果型トランジ
スタを介して表示素子に印加され、印加された表
示信号が高電圧(H)か低電圧(L)かで表示素子は明・
暗を表示する。
一つを活性化し、信号線DD1,DD2に表示信
号を印加する。活性化した選択線に接続されてい
る電界効果型トランジスタはON(導通)となり、
表示信号はそのONとなつた電界効果型トランジ
スタを介して表示素子に印加され、印加された表
示信号が高電圧(H)か低電圧(L)かで表示素子は明・
暗を表示する。
このような従来の画像表示装置においては、表
示素子に表示信号を印加するルートは唯一つとな
つており、製造時に選択線、信号線あるいは電界
効果型トランジスタに何らかの欠陥が生じた場合
には、表示素子に表示信号が印加されないため、
正常な表示を行うことができず不良品となる。な
お、近年の画像表示装置は、大面積、高精細化が
進んでおり、製造時に欠陥の生じる確率が高く、
従来のアクテイブマトリツクス型画像表示装置で
は製造歩留りが低いという欠点がある。
示素子に表示信号を印加するルートは唯一つとな
つており、製造時に選択線、信号線あるいは電界
効果型トランジスタに何らかの欠陥が生じた場合
には、表示素子に表示信号が印加されないため、
正常な表示を行うことができず不良品となる。な
お、近年の画像表示装置は、大面積、高精細化が
進んでおり、製造時に欠陥の生じる確率が高く、
従来のアクテイブマトリツクス型画像表示装置で
は製造歩留りが低いという欠点がある。
(発明の目的)
本発明は、表示素子に表示信号を印加するため
のルートを複数設け、上記複数のルートを周期的
に切換えることを特徴とし、その目的は製造時の
歩留りを向上するにある。
のルートを複数設け、上記複数のルートを周期的
に切換えることを特徴とし、その目的は製造時の
歩留りを向上するにある。
(発明の構成および作用)
第2図は本発明によるアクテイブマトリツクス
型画像表示装置の表示セルの構成を示す一実施例
である。
型画像表示装置の表示セルの構成を示す一実施例
である。
C11は表示素子で、ここでは液晶を想定して
いる。CCは液晶の共通電極、T11A,T11
Bは電界効果型トランジスタでありそのソースは
共に表示素子C11に接続されている。電界効果
型トランジスタT11Aのゲートおよびドレイン
はそれぞれ選択線S1Aおよび信号線D1Aに接
続され、電界効果型トランジスタT11Bのゲー
トおよびドレインは同様にそれぞれ選択線S1B
および信号線D1Bに接続されている。
いる。CCは液晶の共通電極、T11A,T11
Bは電界効果型トランジスタでありそのソースは
共に表示素子C11に接続されている。電界効果
型トランジスタT11Aのゲートおよびドレイン
はそれぞれ選択線S1Aおよび信号線D1Aに接
続され、電界効果型トランジスタT11Bのゲー
トおよびドレインは同様にそれぞれ選択線S1B
および信号線D1Bに接続されている。
次にその動作を説明する。
まず、選択線S1Aを活性にするとともに、信
号線D1Aに表示信号を印加する。その結果、電
界効果型トランジスタT11Aはonとなり、表
示信号は信号線D1Aを介して表示素子C11に
印加される(Aルート)。次に、選択線S1Aを
非活性に、S1Bを活性にするとともに表示信号
を信号線D1Bに印加する。その結果、電界効果
型トランジスタT11Aはoff、T11Bはonと
なり、表示信号は信号線D1Bを介して表示素子
C11に印加される(Bルート)。上記2通りの
印加方法(Aルート、Bルート)を周期的に繰返
し、表示信号が高電圧(H)か、あるいは低電圧(L)か
で表示素子C11は明暗を表示する。
号線D1Aに表示信号を印加する。その結果、電
界効果型トランジスタT11Aはonとなり、表
示信号は信号線D1Aを介して表示素子C11に
印加される(Aルート)。次に、選択線S1Aを
非活性に、S1Bを活性にするとともに表示信号
を信号線D1Bに印加する。その結果、電界効果
型トランジスタT11Aはoff、T11Bはonと
なり、表示信号は信号線D1Bを介して表示素子
C11に印加される(Bルート)。上記2通りの
印加方法(Aルート、Bルート)を周期的に繰返
し、表示信号が高電圧(H)か、あるいは低電圧(L)か
で表示素子C11は明暗を表示する。
次に、信号線、選択線および電界効果型トラン
ジスタに欠陥が生じた場合の動作を説明する。
ジスタに欠陥が生じた場合の動作を説明する。
まず、信号線D1Aが定常的にLとなる様な欠
陥が発生した場合について説明する。この場合A
ルートでは表示素子には常にLが印加される。一
方Bルートでは表示信号が正常に表示素子に印加
される。この時、表示信号がLであれば表示素子
は正常に暗を表示する。しかし、表示信号がHで
ある場合にはAルートではL、BルートではHが
交互に表示素子に印加される。この状態で表示素
子が明を表示するか、暗を表示するかは、表示素
子である液晶の閾値特性、印加電圧等により設定
できる。この状態で暗を表示する場合の表示特性
をAND特性、明を表示する場合の表示特性をOR
特性と定義する。
陥が発生した場合について説明する。この場合A
ルートでは表示素子には常にLが印加される。一
方Bルートでは表示信号が正常に表示素子に印加
される。この時、表示信号がLであれば表示素子
は正常に暗を表示する。しかし、表示信号がHで
ある場合にはAルートではL、BルートではHが
交互に表示素子に印加される。この状態で表示素
子が明を表示するか、暗を表示するかは、表示素
子である液晶の閾値特性、印加電圧等により設定
できる。この状態で暗を表示する場合の表示特性
をAND特性、明を表示する場合の表示特性をOR
特性と定義する。
上述の様に信号線が定常的にLになる欠陥の場
合、表示特性をOR特性に設定すれば表示は正常
に行われる。逆に信号線が定常的にHとなる欠陥
の場合には、表示特性をAND特性に設定するこ
とにより、表示は正常に行われる。従つて、信号
線に発生する欠陥の多いモードに対応して表示特
性をANDあるいはOR特性に設定することによ
り、A,Bルートとも欠陥でない限り、表示は正
常に行われ製造歩留りの向上が図れる。
合、表示特性をOR特性に設定すれば表示は正常
に行われる。逆に信号線が定常的にHとなる欠陥
の場合には、表示特性をAND特性に設定するこ
とにより、表示は正常に行われる。従つて、信号
線に発生する欠陥の多いモードに対応して表示特
性をANDあるいはOR特性に設定することによ
り、A,Bルートとも欠陥でない限り、表示は正
常に行われ製造歩留りの向上が図れる。
なお、信号線の駆動回路から遠端側を抵抗、あ
るいはクロツクパルスをゲートに印加した電界効
果型トランジスタ、を介して接地(電源に接続)
し、断線した場合電気的に浮いた状態にせず定常
的にL,Hとすることが可能である。従つて、そ
れに対応して表示素子の表示特性をOR(AND)
特性にすれば製造歩留りは大幅に向上する。
るいはクロツクパルスをゲートに印加した電界効
果型トランジスタ、を介して接地(電源に接続)
し、断線した場合電気的に浮いた状態にせず定常
的にL,Hとすることが可能である。従つて、そ
れに対応して表示素子の表示特性をOR(AND)
特性にすれば製造歩留りは大幅に向上する。
次に、選択線が定常的に非活性になる欠陥ある
いは電界効果型トランジスタが定常的にoffとな
る欠陥について説明する。この場合は上記欠陥を
含むルートが存在しないものと等価である。従つ
て本発明を用いることにより、上記の様な欠陥は
何ら表示に悪影響を与えることなく正常な表示が
行える。なお、選択線も信号線と同様に、遠端を
抵抗等を介して接地することにより、断線した場
合定常的に非活性にすることが可能である。従つ
て、本発明を用いることにより、アクテイブマト
リツクス型の画像表示装置の製造歩留りは大幅に
向上する。また、欠陥のあるルートをレーザ等を
用いて切断すれば、製造歩留りはさらに向上す
る。
いは電界効果型トランジスタが定常的にoffとな
る欠陥について説明する。この場合は上記欠陥を
含むルートが存在しないものと等価である。従つ
て本発明を用いることにより、上記の様な欠陥は
何ら表示に悪影響を与えることなく正常な表示が
行える。なお、選択線も信号線と同様に、遠端を
抵抗等を介して接地することにより、断線した場
合定常的に非活性にすることが可能である。従つ
て、本発明を用いることにより、アクテイブマト
リツクス型の画像表示装置の製造歩留りは大幅に
向上する。また、欠陥のあるルートをレーザ等を
用いて切断すれば、製造歩留りはさらに向上す
る。
第3図は、第2図に示した表示セルをマトリツ
クス状に配置した場合の実施例である。C11〜
C24は表示素子、T11A〜T24AおよびT
11B〜T24Bは電界効果型トランジスタ、D
1A〜D4AおよびD1B〜D4Bは信号線であ
り、それぞれA側およびB側の電界効果型トラン
ジスタのドレインに接続され、S1A,S2Aお
よびS1B,S2Bは選択線で、それぞれA側お
よびB側の電界効果型トランジスタのゲートに接
続されている。
クス状に配置した場合の実施例である。C11〜
C24は表示素子、T11A〜T24AおよびT
11B〜T24Bは電界効果型トランジスタ、D
1A〜D4AおよびD1B〜D4Bは信号線であ
り、それぞれA側およびB側の電界効果型トラン
ジスタのドレインに接続され、S1A,S2Aお
よびS1B,S2Bは選択線で、それぞれA側お
よびB側の電界効果型トランジスタのゲートに接
続されている。
この実施例の動作は第2図と同様である。ま
ず、選択線S1Aを活性にし、信号線D1A〜D
4Aおよび電界効果型トランジスタT11A,T
12A,T13A,T14Aを介して表示素子C
11,C12,C13,C14に表示信号を印加
する。次に、選択線S2Aを活性とし、信号線D
1A〜D4Aおよび電界効果型トランジスタT2
1A,T22A,T23A,T24Aを介して表
示素子C21,C22,C23,C24に表示信
号を印加する。
ず、選択線S1Aを活性にし、信号線D1A〜D
4Aおよび電界効果型トランジスタT11A,T
12A,T13A,T14Aを介して表示素子C
11,C12,C13,C14に表示信号を印加
する。次に、選択線S2Aを活性とし、信号線D
1A〜D4Aおよび電界効果型トランジスタT2
1A,T22A,T23A,T24Aを介して表
示素子C21,C22,C23,C24に表示信
号を印加する。
この様に1画面(フレーム)の表示信号をAル
ートにより表示素子に印加し、次の画面は、今度
はBルートで同様に表示信号を表示素子に印加す
るというように、奇数フレームはAルート、偶数
フレームはBルートで交互に表示素子に表示信号
を印加する。この時、表示素子の表示特性をOR
特性に設定していれば、信号線が定常的にL、選
択線が定常的に非活性、および電界効果型トラン
ジスタが定常的にoffとなる様な欠陥が存在して
も、表示には何ら悪影響を与えることはなく、正
常な表示が行える。
ートにより表示素子に印加し、次の画面は、今度
はBルートで同様に表示信号を表示素子に印加す
るというように、奇数フレームはAルート、偶数
フレームはBルートで交互に表示素子に表示信号
を印加する。この時、表示素子の表示特性をOR
特性に設定していれば、信号線が定常的にL、選
択線が定常的に非活性、および電界効果型トラン
ジスタが定常的にoffとなる様な欠陥が存在して
も、表示には何ら悪影響を与えることはなく、正
常な表示が行える。
第4図は、第3図における隣接する表示セルの
信号線を共用した場合の本発明の実施例である。
信号線を共用した場合の本発明の実施例である。
D1〜D5は信号線で、それぞれ隣接した表示
セルの電界効果型トランジスタのドレインに接続
している。本実施例の動作は第3図と同様である
が、同一信号線をAルート、Bルートの両者で時
分割で使用している点が異なる。すなわち、例え
ば信号線D2表示信号は、Aルートでは電界効果
型トランジスタT12Aを介して表示素子C12
へ、Bルートでは電界効果型トランジスタT11
Bを介して表示素子C11へ印加する。この構造
は第3図に比べ信号線の本数が半減するので、欠
陥発生の確率が低く製造歩留りの向上が図れる。
セルの電界効果型トランジスタのドレインに接続
している。本実施例の動作は第3図と同様である
が、同一信号線をAルート、Bルートの両者で時
分割で使用している点が異なる。すなわち、例え
ば信号線D2表示信号は、Aルートでは電界効果
型トランジスタT12Aを介して表示素子C12
へ、Bルートでは電界効果型トランジスタT11
Bを介して表示素子C11へ印加する。この構造
は第3図に比べ信号線の本数が半減するので、欠
陥発生の確率が低く製造歩留りの向上が図れる。
第5図は、第4図の選択線の配置を変更した場
合の実施例を示すもので、同一表示セルに接続し
ている選択線の配置を物理的に離すことにより、
両者とも同時に欠陥となる確率を減じたものであ
る。
合の実施例を示すもので、同一表示セルに接続し
ている選択線の配置を物理的に離すことにより、
両者とも同時に欠陥となる確率を減じたものであ
る。
第6図は、第5図の選択線を共用とした場合の
実施例を示すもので、隣接する表示セルの選択線
を共用し、選択線S1,S2,S3としたもので
ある。
実施例を示すもので、隣接する表示セルの選択線
を共用し、選択線S1,S2,S3としたもので
ある。
この構成は前述した他の実施例と異なり、同一
フレーム内でAルート、Bルートの両ルートで表
示信号を表示素子に印加する。但し、奇数フレー
ムではAルート、Bルートの順に、偶数フレーム
ではBルート、Aルートの順で印加する。すなわ
ち、奇数フレームでは、まず選択線S1を活性に
し、Aルートで表示信号を表示素子C11に印加
する。次に選択線S2を活性にし、Bルートで表
示信号を同じ表示素子C11に印加して書き換え
る。(この時、表示素子C21にはAルートで表
示信号が印加されている。)この動作を順次行い、
選択線S1,S2,S3を順次活性化することに
より奇数フレームではBルートでの表示信号が結
果的に印加される。偶数フレームでは逆に選択線
S4,S3,S2,S1の順に活性化することに
よりAルートでの表示信号が表示素子に印加され
る。これにより、前述の実施例と同様に、奇数フ
レーム、偶数フレームでBルート、Aルートの交
互の表示信号の印加が行える。
フレーム内でAルート、Bルートの両ルートで表
示信号を表示素子に印加する。但し、奇数フレー
ムではAルート、Bルートの順に、偶数フレーム
ではBルート、Aルートの順で印加する。すなわ
ち、奇数フレームでは、まず選択線S1を活性に
し、Aルートで表示信号を表示素子C11に印加
する。次に選択線S2を活性にし、Bルートで表
示信号を同じ表示素子C11に印加して書き換え
る。(この時、表示素子C21にはAルートで表
示信号が印加されている。)この動作を順次行い、
選択線S1,S2,S3を順次活性化することに
より奇数フレームではBルートでの表示信号が結
果的に印加される。偶数フレームでは逆に選択線
S4,S3,S2,S1の順に活性化することに
よりAルートでの表示信号が表示素子に印加され
る。これにより、前述の実施例と同様に、奇数フ
レーム、偶数フレームでBルート、Aルートの交
互の表示信号の印加が行える。
第7図は、表示信号印加ルート切換トランジス
タを設けた場合の本発明の他の実施例の構成を示
す図である。
タを設けた場合の本発明の他の実施例の構成を示
す図である。
前述の各実施例は全て、表示信号の印加ルート
の切換えを選択線で行つたが、第7図に示すよう
に、電界効果型トランジスタT11Aと表示素子
C11間および電界効果型トランジスタT11B
と表示素子C11間に、それぞれ、ルート切換信
号E,Oをゲートに印加した電界効果型トランジ
スタT11E,T11Oを付加し、ルート切換信
号でルートの切換を行つても効果は同様である。
の切換えを選択線で行つたが、第7図に示すよう
に、電界効果型トランジスタT11Aと表示素子
C11間および電界効果型トランジスタT11B
と表示素子C11間に、それぞれ、ルート切換信
号E,Oをゲートに印加した電界効果型トランジ
スタT11E,T11Oを付加し、ルート切換信
号でルートの切換を行つても効果は同様である。
以上の説明は全て、表示信号の印加ルートが2
つの場合について説明したが、ルートを3つ以上
設け、順次切換ても同様の効果が期待できる。な
お、ルートを3つ以上設けた場合には、そのうち
の1つのルートが欠陥になつた場合の影響はルー
トが2つの場合より小さい。従つて、複数のルー
トが欠陥となつても表示に何わ影響を与えないよ
うにすることが可能である。また、以上の説明で
は、全て表示信号がHかLかで表示素子は明か暗
かを表示することを前提に説明したが、表示素子
に印加される電圧の交流化のため、共通電極を1/
2VDDとし、表示信号として、明はVDDあるいは
OV、暗は1/2VDDとしても動作は同様である。
つの場合について説明したが、ルートを3つ以上
設け、順次切換ても同様の効果が期待できる。な
お、ルートを3つ以上設けた場合には、そのうち
の1つのルートが欠陥になつた場合の影響はルー
トが2つの場合より小さい。従つて、複数のルー
トが欠陥となつても表示に何わ影響を与えないよ
うにすることが可能である。また、以上の説明で
は、全て表示信号がHかLかで表示素子は明か暗
かを表示することを前提に説明したが、表示素子
に印加される電圧の交流化のため、共通電極を1/
2VDDとし、表示信号として、明はVDDあるいは
OV、暗は1/2VDDとしても動作は同様である。
なお、以上の説明では表示素子として液晶を想
定して説明したが、本発明は液晶以外にも例えば
エレクトロルミネツセンス(EL)等、他の素子
を用いた場合にも適用可能であり、同様な効果が
期待できる。
定して説明したが、本発明は液晶以外にも例えば
エレクトロルミネツセンス(EL)等、他の素子
を用いた場合にも適用可能であり、同様な効果が
期待できる。
なお、本発明のように、1つの表示素子に複数
の表示信号印加ルートを設けると、ルート間の導
通を検査することにより欠陥の検査が容易に行え
る。すなわち、第6図において選択線S1,S2
を同時に活性、非活性にし、信号線D1,D2間
の導通、非導通を検査することにより、信号線D
1,D2、選択線S1,S2、電界効果型トラン
ジスタT11A,T11Bの良否が検査できる。
これにより、液晶層を形成する前の薄膜トランジ
スタ基板の状態で、従来、完成後の表示テストで
なければ行えなかつた表示セル単位の細かな検査
が可能である。これにより、製造コストの低減が
図れる。
の表示信号印加ルートを設けると、ルート間の導
通を検査することにより欠陥の検査が容易に行え
る。すなわち、第6図において選択線S1,S2
を同時に活性、非活性にし、信号線D1,D2間
の導通、非導通を検査することにより、信号線D
1,D2、選択線S1,S2、電界効果型トラン
ジスタT11A,T11Bの良否が検査できる。
これにより、液晶層を形成する前の薄膜トランジ
スタ基板の状態で、従来、完成後の表示テストで
なければ行えなかつた表示セル単位の細かな検査
が可能である。これにより、製造コストの低減が
図れる。
(効果)
以上説明したように、本発明によれば、表示素
子への表示信号の印加ルートを複数設け、周期的
に切換えて使用するため、一部の表示信号の印加
ルートに製造時に欠陥が生じても表示に殆ど影響
を与えることがなく、良好な表示が行える利点が
ある。従つて、製造時に欠陥の発生する確率の高
い大面積・高精細な画像表示装置に適用すること
により、製造歩留りの大幅な向上が図れる利点が
ある。
子への表示信号の印加ルートを複数設け、周期的
に切換えて使用するため、一部の表示信号の印加
ルートに製造時に欠陥が生じても表示に殆ど影響
を与えることがなく、良好な表示が行える利点が
ある。従つて、製造時に欠陥の発生する確率の高
い大面積・高精細な画像表示装置に適用すること
により、製造歩留りの大幅な向上が図れる利点が
ある。
第1図は従来のアクテイブマトリツクス型画像
表示装置の構成を示す回路図、第2図は本発明に
よるアクテイブマトリツクス型画像表示装置の表
示セルの構成を示す一実施例図、第3図は第2図
に示した表示セルをマトリツクス状に配置した場
合の実施例、第4図は第3図における隣接する表
示セルの信号線を共用した場合の本発明の実施
例、第5図は第4図の選択線の配置を変更した場
合の実施例、第6図は第5図の選択線を共用とし
た場合の実施例、第7図は表示信号印加ルート切
換トランジスタを設けた場合の本発明の他の実施
例の構成を示す図である。 T11A〜T24A,T11B〜T24B……
電界効果型トランジスタ、C11〜C24……表
示素子、CC……液晶の共通電極、D1〜D5,
D1A〜D4A,D1B〜D4B……信号線、S
1〜S3,S1A,S2A,S1B,S2B……
選択線。
表示装置の構成を示す回路図、第2図は本発明に
よるアクテイブマトリツクス型画像表示装置の表
示セルの構成を示す一実施例図、第3図は第2図
に示した表示セルをマトリツクス状に配置した場
合の実施例、第4図は第3図における隣接する表
示セルの信号線を共用した場合の本発明の実施
例、第5図は第4図の選択線の配置を変更した場
合の実施例、第6図は第5図の選択線を共用とし
た場合の実施例、第7図は表示信号印加ルート切
換トランジスタを設けた場合の本発明の他の実施
例の構成を示す図である。 T11A〜T24A,T11B〜T24B……
電界効果型トランジスタ、C11〜C24……表
示素子、CC……液晶の共通電極、D1〜D5,
D1A〜D4A,D1B〜D4B……信号線、S
1〜S3,S1A,S2A,S1B,S2B……
選択線。
Claims (1)
- 1 表示素子および電界効果型トランジスタから
成る表示セルをマトリツクス状に配列したアクテ
イブマトリツクス型画像表示装置において、表示
素子に表示信号を印加するための電界効果型トラ
ンジスタと、その電界効果型トランジスタを選択
するための選択線と、その電界効果型トランジス
タに表示信号を伝えるための信号線とから成る入
力ルートを一つの表示素子に対し複数設け、前記
入力ルートを周期的に切換えて使用することを特
徴とする画像表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14064384A JPS6120091A (ja) | 1984-07-09 | 1984-07-09 | 画像表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14064384A JPS6120091A (ja) | 1984-07-09 | 1984-07-09 | 画像表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6120091A JPS6120091A (ja) | 1986-01-28 |
JPH0349438B2 true JPH0349438B2 (ja) | 1991-07-29 |
Family
ID=15273437
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14064384A Granted JPS6120091A (ja) | 1984-07-09 | 1984-07-09 | 画像表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6120091A (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2604733B2 (ja) * | 1986-12-19 | 1997-04-30 | 日本電信電話株式会社 | アクティブマトリクス形表示装置 |
JPS6437585A (en) * | 1987-08-04 | 1989-02-08 | Nippon Telegraph & Telephone | Active matrix type display device |
JP3525018B2 (ja) * | 1996-11-15 | 2004-05-10 | エルジー フィリップス エルシーディー カンパニー リミテッド | アクティブマトリックス型液晶表示装置 |
JP5206178B2 (ja) * | 2008-07-09 | 2013-06-12 | ソニー株式会社 | 映像表示装置および電子機器 |
JP5337856B2 (ja) * | 2011-10-17 | 2013-11-06 | ティーピーオー、ホンコン、ホールディング、リミテッド | 液晶表示装置およびその制御方法 |
IL248845B (en) * | 2016-11-08 | 2018-03-29 | Elbit Systems Ltd | Fault-tolerant display |
CN117561566A (zh) * | 2021-07-01 | 2024-02-13 | 索尼半导体解决方案公司 | 显示设备 |
-
1984
- 1984-07-09 JP JP14064384A patent/JPS6120091A/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS6120091A (ja) | 1986-01-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3989756B2 (ja) | 表示装置およびその走査回路検査方法 | |
EP0302468B1 (en) | Active matrix type display device | |
US5063378A (en) | Scanned liquid crystal display with select scanner redundancy | |
US7265572B2 (en) | Image display device and method of testing the same | |
EP0321073A2 (en) | Liquid crystal display device | |
JP3086936B2 (ja) | 光弁装置 | |
EP0465111A2 (en) | Liquid crystal display device | |
JP4112300B2 (ja) | 電気的検査方法及び半導体表示装置の作製方法 | |
JP2001188217A (ja) | アクティブマトリクス型液晶表示装置およびその駆動方法ならびに製造方法 | |
JPH01130131A (ja) | ドライバー内蔵アクティブマトリクスパネル | |
JPH0349438B2 (ja) | ||
JPH0667200A (ja) | 液晶表示装置 | |
JP4128677B2 (ja) | 液晶表示装置の検査方法 | |
JP2002258231A (ja) | 液晶表示基板、情報端末装置、液晶表示基板検査装置、液晶表示基板検査方法、およびプログラム | |
JPH07199872A (ja) | 液晶表示装置 | |
JP3535878B2 (ja) | アクティブマトリクスパネル | |
JPH06118909A (ja) | アクティブマトリックス型表示装置及び故障している駆動トランジスタの検出方法 | |
JPH0646345B2 (ja) | アクテイブマトリクス基板 | |
US5224102A (en) | Design and test methodology for redundant shift registers | |
JPH06281944A (ja) | 修復可能の冗長駆動マトリックス表示装置 | |
JP3177702B2 (ja) | 液晶表示装置の検査方法 | |
JPH05307163A (ja) | 液晶表示パネル | |
KR100212867B1 (ko) | 선택 스캐너 용장성을 가지는 주사 액정 디스플레이 | |
JP3302623B2 (ja) | アクティブマトリックス型液晶パネルの検査方法 | |
JPH1073516A (ja) | 液晶表示装置の検査方法および液晶表示装置 |