JPH0349438B2 - - Google Patents

Description

【発明の詳細な説明】 （発明の属する分野） 本発明は、製造時に欠陥が生じても、高い製造
歩留りを得ることができるアクテイブ型画像表示
装置に関するものである。

（従来の技術） 近年、液晶あるいはエレクトロルミヌツセンス
等の表示素子を用いたアクテイブマトリツクス型
の画像表示装置の開発が進められている。

第１図は従来のアクテイブマトリツクス型画像
表示装置の構成を示すもので、Ｔ１１，Ｔ１２，
Ｔ２１およびＴ２２は電界効果型トランジスタ、
Ｃ１１，Ｃ１２，Ｃ２１およびＣ２２はそれぞれ
前記電界効果型トランジスタのソースに接続され
た表示素子、CCは表示素子の共通電極である。
DD１およびDD２は信号線で、それぞれ電界効
果型トランジスタＴ１１，Ｔ２１およびＴ１２，
Ｔ２２のドレインに接続され、SS１およびSS２
は選択線で、それぞれ電界効果型トランジスタＴ
１１，Ｔ１２およびＴ２１，Ｔ２２のゲートに接
続されている。すなわち、電界効果型トランジス
タと表示素子から成る表示セル（破線で囲んだ領
域）をマトリツクス状に配列した構成となつてい
る。

表示を行なうには、選択線SS１，SS２の中の
一つを活性化し、信号線DD１，DD２に表示信
号を印加する。活性化した選択線に接続されてい
る電界効果型トランジスタはON（導通）となり、
表示信号はそのONとなつた電界効果型トランジ
スタを介して表示素子に印加され、印加された表
示信号が高電圧(H)か低電圧(L)かで表示素子は明・
暗を表示する。

このような従来の画像表示装置においては、表
示素子に表示信号を印加するルートは唯一つとな
つており、製造時に選択線、信号線あるいは電界
効果型トランジスタに何らかの欠陥が生じた場合
には、表示素子に表示信号が印加されないため、
正常な表示を行うことができず不良品となる。な
お、近年の画像表示装置は、大面積、高精細化が
進んでおり、製造時に欠陥の生じる確率が高く、
従来のアクテイブマトリツクス型画像表示装置で
は製造歩留りが低いという欠点がある。

（発明の目的） 本発明は、表示素子に表示信号を印加するため
のルートを複数設け、上記複数のルートを周期的
に切換えることを特徴とし、その目的は製造時の
歩留りを向上するにある。

（発明の構成および作用） 第２図は本発明によるアクテイブマトリツクス
型画像表示装置の表示セルの構成を示す一実施例
である。

Ｃ１１は表示素子で、ここでは液晶を想定して
いる。CCは液晶の共通電極、Ｔ１１Ａ，Ｔ１１
Ｂは電界効果型トランジスタでありそのソースは
共に表示素子Ｃ１１に接続されている。電界効果
型トランジスタＴ１１Ａのゲートおよびドレイン
はそれぞれ選択線Ｓ１Ａおよび信号線Ｄ１Ａに接
続され、電界効果型トランジスタＴ１１Ｂのゲー
トおよびドレインは同様にそれぞれ選択線Ｓ１Ｂ
および信号線Ｄ１Ｂに接続されている。

次にその動作を説明する。

まず、選択線Ｓ１Ａを活性にするとともに、信
号線Ｄ１Ａに表示信号を印加する。その結果、電
界効果型トランジスタＴ１１Ａはonとなり、表
示信号は信号線Ｄ１Ａを介して表示素子Ｃ１１に
印加される（Ａルート）。次に、選択線Ｓ１Ａを
非活性に、Ｓ１Ｂを活性にするとともに表示信号
を信号線Ｄ１Ｂに印加する。その結果、電界効果
型トランジスタＴ１１Ａはoff、Ｔ１１Ｂはonと
なり、表示信号は信号線Ｄ１Ｂを介して表示素子
Ｃ１１に印加される（Ｂルート）。上記２通りの
印加方法（Ａルート、Ｂルート）を周期的に繰返
し、表示信号が高電圧(H)か、あるいは低電圧(L)か
で表示素子Ｃ１１は明暗を表示する。

次に、信号線、選択線および電界効果型トラン
ジスタに欠陥が生じた場合の動作を説明する。

まず、信号線Ｄ１Ａが定常的にＬとなる様な欠
陥が発生した場合について説明する。この場合Ａ
ルートでは表示素子には常にＬが印加される。一
方Ｂルートでは表示信号が正常に表示素子に印加
される。この時、表示信号がＬであれば表示素子
は正常に暗を表示する。しかし、表示信号がＨで
ある場合にはＡルートではＬ、ＢルートではＨが
交互に表示素子に印加される。この状態で表示素
子が明を表示するか、暗を表示するかは、表示素
子である液晶の閾値特性、印加電圧等により設定
できる。この状態で暗を表示する場合の表示特性
をAND特性、明を表示する場合の表示特性をOR
特性と定義する。

上述の様に信号線が定常的にＬになる欠陥の場
合、表示特性をOR特性に設定すれば表示は正常
に行われる。逆に信号線が定常的にＨとなる欠陥
の場合には、表示特性をAND特性に設定するこ
とにより、表示は正常に行われる。従つて、信号
線に発生する欠陥の多いモードに対応して表示特
性をANDあるいはOR特性に設定することによ
り、Ａ，Ｂルートとも欠陥でない限り、表示は正
常に行われ製造歩留りの向上が図れる。

なお、信号線の駆動回路から遠端側を抵抗、あ
るいはクロツクパルスをゲートに印加した電界効
果型トランジスタ、を介して接地（電源に接続）
し、断線した場合電気的に浮いた状態にせず定常
的にＬ，Ｈとすることが可能である。従つて、そ
れに対応して表示素子の表示特性をOR（AND）
特性にすれば製造歩留りは大幅に向上する。

次に、選択線が定常的に非活性になる欠陥ある
いは電界効果型トランジスタが定常的にoffとな
る欠陥について説明する。この場合は上記欠陥を
含むルートが存在しないものと等価である。従つ
て本発明を用いることにより、上記の様な欠陥は
何ら表示に悪影響を与えることなく正常な表示が
行える。なお、選択線も信号線と同様に、遠端を
抵抗等を介して接地することにより、断線した場
合定常的に非活性にすることが可能である。従つ
て、本発明を用いることにより、アクテイブマト
リツクス型の画像表示装置の製造歩留りは大幅に
向上する。また、欠陥のあるルートをレーザ等を
用いて切断すれば、製造歩留りはさらに向上す
る。

第３図は、第２図に示した表示セルをマトリツ
クス状に配置した場合の実施例である。Ｃ１１〜
Ｃ２４は表示素子、Ｔ１１Ａ〜Ｔ２４ＡおよびＴ
１１Ｂ〜Ｔ２４Ｂは電界効果型トランジスタ、Ｄ
１Ａ〜Ｄ４ＡおよびＤ１Ｂ〜Ｄ４Ｂは信号線であ
り、それぞれＡ側およびＢ側の電界効果型トラン
ジスタのドレインに接続され、Ｓ１Ａ，Ｓ２Ａお
よびＳ１Ｂ，Ｓ２Ｂは選択線で、それぞれＡ側お
よびＢ側の電界効果型トランジスタのゲートに接
続されている。

この実施例の動作は第２図と同様である。ま
ず、選択線Ｓ１Ａを活性にし、信号線Ｄ１Ａ〜Ｄ
４Ａおよび電界効果型トランジスタＴ１１Ａ，Ｔ
１２Ａ，Ｔ１３Ａ，Ｔ１４Ａを介して表示素子Ｃ
１１，Ｃ１２，Ｃ１３，Ｃ１４に表示信号を印加
する。次に、選択線Ｓ２Ａを活性とし、信号線Ｄ
１Ａ〜Ｄ４Ａおよび電界効果型トランジスタＴ２
１Ａ，Ｔ２２Ａ，Ｔ２３Ａ，Ｔ２４Ａを介して表
示素子Ｃ２１，Ｃ２２，Ｃ２３，Ｃ２４に表示信
号を印加する。

この様に１画面（フレーム）の表示信号をＡル
ートにより表示素子に印加し、次の画面は、今度
はＢルートで同様に表示信号を表示素子に印加す
るというように、奇数フレームはＡルート、偶数
フレームはＢルートで交互に表示素子に表示信号
を印加する。この時、表示素子の表示特性をOR
特性に設定していれば、信号線が定常的にＬ、選
択線が定常的に非活性、および電界効果型トラン
ジスタが定常的にoffとなる様な欠陥が存在して
も、表示には何ら悪影響を与えることはなく、正
常な表示が行える。

第４図は、第３図における隣接する表示セルの
信号線を共用した場合の本発明の実施例である。

Ｄ１〜Ｄ５は信号線で、それぞれ隣接した表示
セルの電界効果型トランジスタのドレインに接続
している。本実施例の動作は第３図と同様である
が、同一信号線をＡルート、Ｂルートの両者で時
分割で使用している点が異なる。すなわち、例え
ば信号線Ｄ２表示信号は、Ａルートでは電界効果
型トランジスタＴ１２Ａを介して表示素子Ｃ１２
へ、Ｂルートでは電界効果型トランジスタＴ１１
Ｂを介して表示素子Ｃ１１へ印加する。この構造
は第３図に比べ信号線の本数が半減するので、欠
陥発生の確率が低く製造歩留りの向上が図れる。

第５図は、第４図の選択線の配置を変更した場
合の実施例を示すもので、同一表示セルに接続し
ている選択線の配置を物理的に離すことにより、
両者とも同時に欠陥となる確率を減じたものであ
る。

第６図は、第５図の選択線を共用とした場合の
実施例を示すもので、隣接する表示セルの選択線
を共用し、選択線Ｓ１，Ｓ２，Ｓ３としたもので
ある。

この構成は前述した他の実施例と異なり、同一
フレーム内でＡルート、Ｂルートの両ルートで表
示信号を表示素子に印加する。但し、奇数フレー
ムではＡルート、Ｂルートの順に、偶数フレーム
ではＢルート、Ａルートの順で印加する。すなわ
ち、奇数フレームでは、まず選択線Ｓ１を活性に
し、Ａルートで表示信号を表示素子Ｃ１１に印加
する。次に選択線Ｓ２を活性にし、Ｂルートで表
示信号を同じ表示素子Ｃ１１に印加して書き換え
る。（この時、表示素子Ｃ２１にはＡルートで表
示信号が印加されている。）この動作を順次行い、
選択線Ｓ１，Ｓ２，Ｓ３を順次活性化することに
より奇数フレームではＢルートでの表示信号が結
果的に印加される。偶数フレームでは逆に選択線
Ｓ４，Ｓ３，Ｓ２，Ｓ１の順に活性化することに
よりＡルートでの表示信号が表示素子に印加され
る。これにより、前述の実施例と同様に、奇数フ
レーム、偶数フレームでＢルート、Ａルートの交
互の表示信号の印加が行える。

第７図は、表示信号印加ルート切換トランジス
タを設けた場合の本発明の他の実施例の構成を示
す図である。

前述の各実施例は全て、表示信号の印加ルート
の切換えを選択線で行つたが、第７図に示すよう
に、電界効果型トランジスタＴ１１Ａと表示素子
Ｃ１１間および電界効果型トランジスタＴ１１Ｂ
と表示素子Ｃ１１間に、それぞれ、ルート切換信
号Ｅ，Ｏをゲートに印加した電界効果型トランジ
スタＴ１１Ｅ，Ｔ１１Ｏを付加し、ルート切換信
号でルートの切換を行つても効果は同様である。

以上の説明は全て、表示信号の印加ルートが２
つの場合について説明したが、ルートを３つ以上
設け、順次切換ても同様の効果が期待できる。な
お、ルートを３つ以上設けた場合には、そのうち
の１つのルートが欠陥になつた場合の影響はルー
トが２つの場合より小さい。従つて、複数のルー
トが欠陥となつても表示に何わ影響を与えないよ
うにすることが可能である。また、以上の説明で
は、全て表示信号がＨかＬかで表示素子は明か暗
かを表示することを前提に説明したが、表示素子
に印加される電圧の交流化のため、共通電極を1/
２V_DDとし、表示信号として、明はV_DDあるいは
OV、暗は1/2V_DDとしても動作は同様である。

なお、以上の説明では表示素子として液晶を想
定して説明したが、本発明は液晶以外にも例えば
エレクトロルミネツセンス（EL）等、他の素子
を用いた場合にも適用可能であり、同様な効果が
期待できる。

なお、本発明のように、１つの表示素子に複数
の表示信号印加ルートを設けると、ルート間の導
通を検査することにより欠陥の検査が容易に行え
る。すなわち、第６図において選択線Ｓ１，Ｓ２
を同時に活性、非活性にし、信号線Ｄ１，Ｄ２間
の導通、非導通を検査することにより、信号線Ｄ
１，Ｄ２、選択線Ｓ１，Ｓ２、電界効果型トラン
ジスタＴ１１Ａ，Ｔ１１Ｂの良否が検査できる。
これにより、液晶層を形成する前の薄膜トランジ
スタ基板の状態で、従来、完成後の表示テストで
なければ行えなかつた表示セル単位の細かな検査
が可能である。これにより、製造コストの低減が
図れる。

（効果） 以上説明したように、本発明によれば、表示素
子への表示信号の印加ルートを複数設け、周期的
に切換えて使用するため、一部の表示信号の印加
ルートに製造時に欠陥が生じても表示に殆ど影響
を与えることがなく、良好な表示が行える利点が
ある。従つて、製造時に欠陥の発生する確率の高
い大面積・高精細な画像表示装置に適用すること
により、製造歩留りの大幅な向上が図れる利点が
ある。

【図面の簡単な説明】

第１図は従来のアクテイブマトリツクス型画像
表示装置の構成を示す回路図、第２図は本発明に
よるアクテイブマトリツクス型画像表示装置の表
示セルの構成を示す一実施例図、第３図は第２図
に示した表示セルをマトリツクス状に配置した場
合の実施例、第４図は第３図における隣接する表
示セルの信号線を共用した場合の本発明の実施
例、第５図は第４図の選択線の配置を変更した場
合の実施例、第６図は第５図の選択線を共用とし
た場合の実施例、第７図は表示信号印加ルート切
換トランジスタを設けた場合の本発明の他の実施
例の構成を示す図である。 Ｔ１１Ａ〜Ｔ２４Ａ，Ｔ１１Ｂ〜Ｔ２４Ｂ……
電界効果型トランジスタ、Ｃ１１〜Ｃ２４……表
示素子、CC……液晶の共通電極、Ｄ１〜Ｄ５，
Ｄ１Ａ〜Ｄ４Ａ，Ｄ１Ｂ〜Ｄ４Ｂ……信号線、Ｓ
１〜Ｓ３，Ｓ１Ａ，Ｓ２Ａ，Ｓ１Ｂ，Ｓ２Ｂ……
選択線。

Claims (1)

【特許請求の範囲】
1. １ 表示素子および電界効果型トランジスタから
   成る表示セルをマトリツクス状に配列したアクテ
   イブマトリツクス型画像表示装置において、表示
   素子に表示信号を印加するための電界効果型トラ
   ンジスタと、その電界効果型トランジスタを選択
   するための選択線と、その電界効果型トランジス
   タに表示信号を伝えるための信号線とから成る入
   力ルートを一つの表示素子に対し複数設け、前記
   入力ルートを周期的に切換えて使用することを特
   徴とする画像表示装置。