JPH0344961A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH0344961A JPH0344961A JP1180968A JP18096889A JPH0344961A JP H0344961 A JPH0344961 A JP H0344961A JP 1180968 A JP1180968 A JP 1180968A JP 18096889 A JP18096889 A JP 18096889A JP H0344961 A JPH0344961 A JP H0344961A
- Authority
- JP
- Japan
- Prior art keywords
- test
- selector
- selection signal
- outputs
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 238000000034 method Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000015654 memory Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は、半導体チップ上に複数の機能ブロックが搭
載されたような半導体集積回路装置に関する。
載されたような半導体集積回路装置に関する。
［従来の技術］
たとえば、マイクロコンピュータや、半導体メモリのよ
うに、１つの半導体チップ上に複数の機能ブロックが設
けられるような半導体集積回路装置が種々存在する。こ
のような半導体集積回路装置において、各機能ブロック
別にそのテスト出力を検証したい場合がある。
うに、１つの半導体チップ上に複数の機能ブロックが設
けられるような半導体集積回路装置が種々存在する。こ
のような半導体集積回路装置において、各機能ブロック
別にそのテスト出力を検証したい場合がある。
第２図は、上記のような、要望を満たし得る従来の半導
体集積回路装置を示すブロック図である。
体集積回路装置を示すブロック図である。
図において、半導体チップ１上には、ｎｌ’ＩＩの機能
ブロック２１，２２，２３．・・・２ｎが設けられてい
る。これら機能ブロック２１，２２，２３． ・・・２
ｎのテスト出力は、それぞれ、テスト出力ピン３１．３
２．３３．・・・３ｎを介して外部へ取出される。゛し
たがって、従来の半導体集積回路装置では、機能ブロッ
クの数に対応してテスト出力ピンが必要となる。
ブロック２１，２２，２３．・・・２ｎが設けられてい
る。これら機能ブロック２１，２２，２３． ・・・２
ｎのテスト出力は、それぞれ、テスト出力ピン３１．３
２．３３．・・・３ｎを介して外部へ取出される。゛し
たがって、従来の半導体集積回路装置では、機能ブロッ
クの数に対応してテスト出力ピンが必要となる。
［発明が解決しようとする課題］
従来の半導体集積回路装置は、以上のように構成されて
いたので、各機能ブロックのテスト出力を個別に検証し
たい場合は、各機能ブロック別にテスト出力ビンが必要
となり、そのビン数が多くなるという問題点があった。
いたので、各機能ブロックのテスト出力を個別に検証し
たい場合は、各機能ブロック別にテスト出力ビンが必要
となり、そのビン数が多くなるという問題点があった。
この発明は、上記のような問題点を解消するためになさ
れたもので、極めて少ないビン数で各機能ブロック別に
そのテスト出力を外部へ導出し褐るような半導体集積回
路装置を提供することを目的とする。
れたもので、極めて少ないビン数で各機能ブロック別に
そのテスト出力を外部へ導出し褐るような半導体集積回
路装置を提供することを目的とする。
［課題を解決するための手段］
この発明にかかる半導体集積回路装置は、半導体チップ
上に複数の機能ブロックが搭載された半導体集積回路装
置であって、各機能ブロックのいずれかを選択するため
の選択信号を入力する選択信号入力ビンと、複数の機能
ブロックからテスト出力を受は選択信号に応じていずれ
か１つの機能ブロックのテスト出力を選択して出力する
セレクタと、セレクタの出力を外部へ出力するための少
なくとも１個のテスト出力ピンとを備えている。
上に複数の機能ブロックが搭載された半導体集積回路装
置であって、各機能ブロックのいずれかを選択するため
の選択信号を入力する選択信号入力ビンと、複数の機能
ブロックからテスト出力を受は選択信号に応じていずれ
か１つの機能ブロックのテスト出力を選択して出力する
セレクタと、セレクタの出力を外部へ出力するための少
なくとも１個のテスト出力ピンとを備えている。
［作用コ
この発明においては、各機能ブロックのテスト出力はセ
レクタに与えられ、このセレクタにおいていずれか１つ
の機能ブロックのテスト出力が選択される。セレクタの
出力は、少なくとも１個のテスト出力ピンを介して外部
へ取出される。セレクタは、選択信号入力ビンから入力
される選択信号に応じてテスト出力の選択を行なう。
レクタに与えられ、このセレクタにおいていずれか１つ
の機能ブロックのテスト出力が選択される。セレクタの
出力は、少なくとも１個のテスト出力ピンを介して外部
へ取出される。セレクタは、選択信号入力ビンから入力
される選択信号に応じてテスト出力の選択を行なう。
したがって、この発明では、選択信号入力ビンと１つの
機能ブロックにχ１するテスト出力ピンとを設けるだけ
でよく、従来の半導体集積回路装置のように各機能ブロ
ック別にテスト出力ピンを備えるものに比べて、そのビ
ン数を削減することができる。
機能ブロックにχ１するテスト出力ピンとを設けるだけ
でよく、従来の半導体集積回路装置のように各機能ブロ
ック別にテスト出力ピンを備えるものに比べて、そのビ
ン数を削減することができる。
［実施例］
第１図は、この発明の一実施例を示すブロック図である
。図において、半導体チップ１上には、ｎ個の機能ブロ
ック２１．２２．２３．・・・２ｎが設けられている。
。図において、半導体チップ１上には、ｎ個の機能ブロ
ック２１．２２．２３．・・・２ｎが設けられている。
各機能ブロックのテスト出力は、セレクタ４に与えられ
る。このセレクタ４には、選択信号入力ビン５を介して
選択信号が与えられる。セレクタ４は、この選択信号に
応じて、各機能ブロックからのテスト出力のうちのいず
れか１つの機能ブロックのテスト出力を選択して出力す
る。セレクタ４の出力は、テスト出力ピン３（１つの機
能ブロックに対するテスト出力が１ビツトの場合は１個
、ｎビットの場合はｎ個設けられる）に与えられる。し
たがって、このテスト出力ピン３からいずれか１つの機
能ブロックのテスト出力が外部へ取出される。
る。このセレクタ４には、選択信号入力ビン５を介して
選択信号が与えられる。セレクタ４は、この選択信号に
応じて、各機能ブロックからのテスト出力のうちのいず
れか１つの機能ブロックのテスト出力を選択して出力す
る。セレクタ４の出力は、テスト出力ピン３（１つの機
能ブロックに対するテスト出力が１ビツトの場合は１個
、ｎビットの場合はｎ個設けられる）に与えられる。し
たがって、このテスト出力ピン３からいずれか１つの機
能ブロックのテスト出力が外部へ取出される。
上記のような構成において、機能ブロックの数がたとえ
ば８個である場合について考えてみる。
ば８個である場合について考えてみる。
このｊ：、合、第２図に示す従来の半導体集積回路装置
では、８個の機能ブロックに対するテスト出力ピン（テ
スト出力がｎビットの場合は、８Ｘｎ個）が必要となる
。これに対し、第１図に示す実施例では、３ビツトの選
択信号を入力するための３個の選択信号入力ビン５と、
１個の機能ブロックに対するテスト出力ピン３とを設け
ればよい。したがって、第２図に示す従来の半導体集積
回路装置に比べてビン数が大幅に減らされている。ビン
数の削減効果は、機能ブロックの数が増えるほど大きく
なる。
では、８個の機能ブロックに対するテスト出力ピン（テ
スト出力がｎビットの場合は、８Ｘｎ個）が必要となる
。これに対し、第１図に示す実施例では、３ビツトの選
択信号を入力するための３個の選択信号入力ビン５と、
１個の機能ブロックに対するテスト出力ピン３とを設け
ればよい。したがって、第２図に示す従来の半導体集積
回路装置に比べてビン数が大幅に減らされている。ビン
数の削減効果は、機能ブロックの数が増えるほど大きく
なる。
［発明の効果］
以上のように、この発明によれば、選択信号入力ビンか
ら入力される選択信号に応じて、セレクタが各機能ブロ
ックからのテスト出力を選択して１つの機能ブロックに
対する少なくとも１個のテスト出力ピンを介して外部へ
導出するようにしているので、従来の半導体集積回路装
置に比べて、極めて少ないビン数で各機能ブロックのテ
スト出力を外部へ取出すことができる。
ら入力される選択信号に応じて、セレクタが各機能ブロ
ックからのテスト出力を選択して１つの機能ブロックに
対する少なくとも１個のテスト出力ピンを介して外部へ
導出するようにしているので、従来の半導体集積回路装
置に比べて、極めて少ないビン数で各機能ブロックのテ
スト出力を外部へ取出すことができる。
第１図は、この発明の一実施例を示すブロック図である
。第２図は、従来の半導体集積回路装置を示すブロック
図である。 図において、１は半導体チップ、２１〜２ｎは機能ブロ
ック、３はテスト出力ピン、４はセレクタ、５は選択信
号入力ビンを示す。
。第２図は、従来の半導体集積回路装置を示すブロック
図である。 図において、１は半導体チップ、２１〜２ｎは機能ブロ
ック、３はテスト出力ピン、４はセレクタ、５は選択信
号入力ビンを示す。
Claims (1)
- 【特許請求の範囲】 半導体チップ上に複数の機能ブロックが搭載された半導
体集積回路装置であって、 前記各機能ブロックのいずれかを選択するための選択信
号を入力する選択信号入力ピン、 前記複数の機能ブロックからテスト出力を受け、前記選
択信号に応じて、いずれか１つの機能ブロックのテスト
出力を選択して出力するセレクタ、および 前記セレクタの出力を外部へ出力するための少なくとも
１個のテスト出力ピンを備える、半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1180968A JPH0344961A (ja) | 1989-07-13 | 1989-07-13 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1180968A JPH0344961A (ja) | 1989-07-13 | 1989-07-13 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0344961A true JPH0344961A (ja) | 1991-02-26 |
Family
ID=16092429
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1180968A Pending JPH0344961A (ja) | 1989-07-13 | 1989-07-13 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0344961A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100308749B1 (ko) * | 1996-05-30 | 2001-12-15 | 니시무로 타이죠 | 1칩혼재형반도체집적회로장치및그검사방법 |
-
1989
- 1989-07-13 JP JP1180968A patent/JPH0344961A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100308749B1 (ko) * | 1996-05-30 | 2001-12-15 | 니시무로 타이죠 | 1칩혼재형반도체집적회로장치및그검사방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2642671B2 (ja) | ディジタルクロスバースイッチ | |
| JPH03171922A (ja) | プログラマブル論理装置用入力回路及びプログラマブル論理装置で使用するための論理回路並びにプログラマブル論理装置 | |
| US8358150B1 (en) | Programmable microcontroller architecture(mixed analog/digital) | |
| US5638335A (en) | Semiconductor device | |
| JP2001526866A (ja) | インタリーブされた入力回路を備えるプログラマブル論理装置のための冗長回路 | |
| US20040070422A1 (en) | Programmable logic devices having enhanced cascade functions to provide increased flexibility | |
| GB2119976A (en) | Shift circuit | |
| KR900003884A (ko) | 대규모 반도체 집적회로 장치 | |
| JPH0344961A (ja) | 半導体集積回路装置 | |
| US6646465B2 (en) | Programmable logic device including bi-directional shift register | |
| US5936425A (en) | Tri-statable input/output circuitry for programmable logic | |
| JP3055639B2 (ja) | 論理集積回路 | |
| JP4151241B2 (ja) | 半導体試験装置のピンレジスタ回路 | |
| JPH08202645A (ja) | 入出力回路構造 | |
| JPH046913A (ja) | プログラマブル論理素子 | |
| JP2569765B2 (ja) | 信号処理集積回路装置 | |
| JP2000049591A (ja) | 書き換え可能な論理回路 | |
| JPH01257350A (ja) | 半導体集積回路 | |
| JP2897774B2 (ja) | 出力セレクト回路 | |
| JPH06130132A (ja) | 半導体集積回路のテスト方法 | |
| JP2001004714A (ja) | 集積回路のテスト端子共用化方法および方式 | |
| JPH10260757A (ja) | 端子配置可変回路 | |
| JPH0365671A (ja) | 半導体集積回路 | |
| JPH06348378A (ja) | レジスタ未使用ビット処理回路 | |
| JPH08234961A (ja) | シフタの使用方法、データシフトシステム、およびシフタ |