JPH0344329B2 - - Google Patents
Info
- Publication number
- JPH0344329B2 JPH0344329B2 JP58237408A JP23740883A JPH0344329B2 JP H0344329 B2 JPH0344329 B2 JP H0344329B2 JP 58237408 A JP58237408 A JP 58237408A JP 23740883 A JP23740883 A JP 23740883A JP H0344329 B2 JPH0344329 B2 JP H0344329B2
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- mask
- information
- processing unit
- central processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000012544 monitoring process Methods 0.000 claims description 12
- 230000010365 information processing Effects 0.000 claims description 7
- 230000000694 effects Effects 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Landscapes
- Bus Control (AREA)
Description
【発明の詳細な説明】
(1) 技術分野
本発明は情報処理装置に関し、とくに情報処理
装置の割込み機構に関する。DETAILED DESCRIPTION OF THE INVENTION (1) Technical Field The present invention relates to an information processing device, and particularly relates to an interrupt mechanism of the information processing device.
(2) 従来技術の説明
従来、時間管理回路（タイマー）および入出力
装置との間の同期制御は、マスカブル割込み（マ
スク可能割込み）を使つているため、処理プログ
ラム中でマスカブル割込みのためのマスクをセツ
トする命令の実行、又は割込みを受付けた場合マ
スクをクリアする命令の実行に対しては、前記の
時間管理回路および入出力装置のサービスが不可
能になり、これがシステム運営上大きな問題とな
つていた。(2) Description of prior art Conventionally, synchronization control between a time management circuit (timer) and an input/output device uses maskable interrupts, so masking for maskable interrupts is required in the processing program. When executing an instruction to set the mask or clear the mask when an interrupt is accepted, service of the time management circuit and input/output device described above becomes impossible, which poses a major problem in system operation. was.
(3) 本発明の目的
本発明は上記問題を解決した新規な情報処理装
置を提供することを目的とする。(3) Purpose of the present invention The purpose of the present invention is to provide a novel information processing device that solves the above problems.
(4) 発明の構成
本発明はマスカブル割込み用のマスクの状態を
監視し、これがセツトされた場合中央処理装置に
対して、ノンマスカブル割込み（マスク不可能割
込み）を発生し、これによつてノンマスカブル割
込み処理プログラムでマスク状態を判別するよう
にしたことを特徴とする。(4) Structure of the Invention The present invention monitors the state of a mask for maskable interrupts, and when the mask is set, generates a non-maskable interrupt (non-maskable interrupt) to the central processing unit. The feature is that the mask state is determined by the processing program.
すなわち、本発明は記憶装置より情報をとり、
この情報に基づきプログラムを実行する機能、マ
スカブル割込みおよびノンマスカブル割込み機
能、内部割込みを発生させる命令と機能、および
マスカブル割込み、ノンマスカブル割込み、内部
割込みが発生し受付けられたときマスカブル割込
みのマスクをセツトし、マスカブル割込みのマス
クの情報を外部へ出力する機能を有し、かつ１片
の半導体基板上に集積化された中央処理装置と、
前記中央処理装置の処理時間を管理する時間管理
回路と、中央処理装置の外部へ出力される割込み
マスクの情報を処理プログラムが処理されている
期間のみ監視する監視回路と、監視回路の出力に
応答して中央処理装置へノンマスカブル割込みを
発生する回路とを有することを特徴とする。 That is, the present invention takes information from a storage device,
A function to execute a program based on this information, a maskable interrupt and a non-maskable interrupt function, an instruction and function to generate an internal interrupt, and a mask for a maskable interrupt when a maskable interrupt, a non-maskable interrupt, or an internal interrupt is generated and accepted. a central processing unit that has a function of outputting masking information of maskable interrupts to the outside and is integrated on a single semiconductor substrate;
a time management circuit that manages the processing time of the central processing unit; a monitoring circuit that monitors interrupt mask information output to the outside of the central processing unit only during a period when the processing program is being processed; and a monitoring circuit that responds to the output of the monitoring circuit. and a circuit that generates a non-maskable interrupt to the central processing unit.
また、前記情報処理装置上では時間管理回路、
記憶装置、入出力装置等の周辺装置の管理を行う
管理プログラムが稼動し、入出力装置からの要求
による処理プログラムは時間管理回路の管理下で
時分割で処理されるように構成されている。 Further, on the information processing device, a time management circuit,
A management program for managing peripheral devices such as storage devices and input/output devices runs, and processing programs based on requests from the input/output devices are processed in a time-sharing manner under the control of a time management circuit.
(5) 実施例の説明
本発明の一実施例を第１図を用いて説明する。
中央処理装置１はアドレス／データバス２によつ
て記憶装置３、入出力装置４、時間管理回路５お
よび保持回路７に接続され情報の入出力が実行さ
れる。中央処理装置１から出力される割込みマス
ク情報信号８は、このマスク情報信号８を監視す
る監視回路６に入力される。監視回路６からの出
力であるセツト信号９は、保持回路７へ供給さ
れ、保持回路７の出力はノンマスカブル信号１０
として中央処理装置１のノンマスカブル割込み入
力端へ供給される。一方、入出力装置４と時間管
理回路５の割込み信号１１および１２は中央処理
装置１のマスカブル割込み入力端へ供給される。(5) Description of Embodiment An embodiment of the present invention will be described with reference to FIG.
The central processing unit 1 is connected to a storage device 3, an input/output device 4, a time management circuit 5, and a holding circuit 7 via an address/data bus 2, and input/output of information is executed. The interrupt mask information signal 8 output from the central processing unit 1 is input to a monitoring circuit 6 that monitors this mask information signal 8. A set signal 9, which is an output from the monitoring circuit 6, is supplied to a holding circuit 7, and the output of the holding circuit 7 is a non-maskable signal 10.
The signal is supplied to the non-maskable interrupt input terminal of the central processing unit 1 as a signal. On the other hand, interrupt signals 11 and 12 from the input/output device 4 and the time management circuit 5 are supplied to the maskable interrupt input terminal of the central processing unit 1.
記憶装置３には管理プログラムや複数の処理プ
ログラムが格納されている。入出力装置４には端
末装置や外部記憶装置等が接続されていて、それ
らに基づく処理は中央処理装置１への割込みをか
けることによつて実行される。時間管理回路５に
は中央処理装置１が処理プログラムを処理する前
に、その処理プログラムに割り当てる時間パラメ
ータがセツトされ、その後処理プログラムに制御
が移る。割り当てられた時間が経過したら、中央
処理装置１に対してマスカブル割込み１２を発生
する。 The storage device 3 stores a management program and a plurality of processing programs. A terminal device, an external storage device, etc. are connected to the input/output device 4, and processing based on these devices is executed by interrupting the central processing unit 1. Before the central processing unit 1 processes the processing program, time parameters to be assigned to the processing program are set in the time management circuit 5, and then control is transferred to the processing program. When the allotted time has elapsed, a maskable interrupt 12 is generated to the central processing unit 1.
監視回路６は処理プログラム処理中に中央処理
中に、中央処理装置１より出力されるマスク情報
信号８を監視し、マスクがセツトされた時保持回
路７に対してセツト信号９を出力し、マスクがセ
ツトされたことをここに保持させる。保持回路７
はセツト信号９によつてマスクがセツトされたこ
とを保持し、かつその時中央処理装置１に対して
ノンマスカブル割込み信号１０を出力する。それ
を受けつけた中央処理装置１は管理プログラムへ
制御を移し、保持回路７に保持されているマスク
がセツトされたという情報を中央処理装置１は読
み出し、対応処理を行う。たとえば、処理プログ
ラム中で割込みマスクのセツトを行う場合には内
部割込み命令の実行、又は割込みマスクセツト命
令の実行がある。内部割込み命令の実行は一般に
故意的に行なわれるので、その直後に発生するノ
ンマスカブル割込み処理の際スタツクに積まれる
アドレス情報をもとに判断し、内部割込み処理へ
制御を移す。割込みマスクセツト命令の実行の場
合もスタツクの内容から判断するが、その命令が
存在したアドレスがセツトされているため内部割
込みのエントリーとは異なり、エラー処理へ制御
を渡しその処理プログラムをアボートさせる。 The monitoring circuit 6 monitors the mask information signal 8 output from the central processing unit 1 during central processing during processing of the processing program, and outputs a set signal 9 to the holding circuit 7 when the mask is set, The fact that is set is maintained here. Holding circuit 7
maintains that the mask is set by the set signal 9, and outputs a non-maskable interrupt signal 10 to the central processing unit 1 at this time. Upon receiving this, the central processing unit 1 transfers control to the management program, reads out the information held in the holding circuit 7 that the mask has been set, and performs corresponding processing. For example, when setting an interrupt mask in a processing program, an internal interrupt instruction or an interrupt mask set instruction is executed. Since the execution of an internal interrupt instruction is generally done intentionally, a decision is made based on the address information loaded on the stack during non-maskable interrupt processing that occurs immediately after, and control is transferred to the internal interrupt processing. The execution of an interrupt mask set instruction is also judged from the contents of the stack, but since the address where the instruction existed is set, unlike an internal interrupt entry, control is passed to the error processing and the processing program is aborted.
(6) 効果の説明
本発明の情報処理装置は、マスク情報監視回路
を保持回路を付加することによつて、システム運
営を乱すことなく管理プログラム下で複数の処理
プログラムを時分割で処理できるという効果が得
られる。(6) Explanation of Effects The information processing device of the present invention is capable of time-sharing processing of multiple processing programs under a management program without disturbing system operation by adding a holding circuit to the mask information monitoring circuit. Effects can be obtained.
さらに、これによつて、内部割込み命令と割込
みマスクセツト命令の実行が管理プログラム下で
把握できるので、その命令を含んだプログラムの
デイバツクも可能となる。また、一般にノンマス
ク割込みはシステムに対して致命的な事象（たと
えば、パワー・フエイル、パリテイ・エラー等）
をサポートしている。したがつてそれらと併用す
る際、各事象に対応した保持回路を用意するだけ
で各事象にあつた対応処理が可能となり、システ
ムの品質を上げることができる。 Furthermore, since the execution of internal interrupt instructions and interrupt mask set instructions can be grasped under the management program, it is also possible to debug programs containing these instructions. Additionally, non-mask interrupts generally cause events that are fatal to the system (for example, power fail, parity error, etc.)
is supported. Therefore, when used in combination with these, it is possible to perform processing corresponding to each event by simply preparing a holding circuit corresponding to each event, and the quality of the system can be improved.
第１図は本発明の一実施例のブロツク図であ
る。
１……中央処理装置、２……アドレス／データ
バス、３……記憶装置、４……入出力装置、５…
…時間管理回路、６……監視回路、７……保持回
路、８……マスク情報信号、９……セツト信号、
１０……ノンマスカブル割込み信号、１１……入
出力装置よりのマスカブル割込み信号、１２……
時間管理回路よりのマスカブル割込み信号。
FIG. 1 is a block diagram of one embodiment of the present invention. 1...Central processing unit, 2...Address/data bus, 3...Storage device, 4...I/O device, 5...
...Time management circuit, 6...Monitoring circuit, 7...Holding circuit, 8...Mask information signal, 9...Set signal,
10...Non-maskable interrupt signal, 11...Maskable interrupt signal from input/output device, 12...
Maskable interrupt signal from time management circuit.
Claims (1)
な割込み機能を有する中央処理装置を備えた情報
処理装置において、前記マスク可能な割込み機能
に付随する割込みマスクの情報を前記中央処理装
置から受け、当該情報を処理プログラムの処理期
間監視し監視中に前記割込みマスクがセツトされ
たときにセツト信号を発生する監視回路と、この
監視回路からの前記セツト信号に応答して前記中
央処理装置に前記マスク不可能な割込み機能によ
るマスク不可能な割込み要求を発生する手段とを
設けたことを特徴とする情報処理装置。1. In an information processing device equipped with a central processing unit having a maskable interrupt function and a non-maskable interrupt function, information on an interrupt mask associated with the maskable interrupt function is received from the central processing unit, and the information is processed. a monitoring circuit that monitors a processing period of a processing program and generates a set signal when the interrupt mask is set during monitoring; and a monitoring circuit that generates a set signal when the interrupt mask is set during the monitoring; An information processing device comprising means for generating an interrupt request that cannot be masked using an interrupt function.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23740883A JPS60128534A (en) | 1983-12-16 | 1983-12-16 | Information processing unit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23740883A JPS60128534A (en) | 1983-12-16 | 1983-12-16 | Information processing unit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60128534A JPS60128534A (en) | 1985-07-09 |
| JPH0344329B2 true JPH0344329B2 (en) | 1991-07-05 |
Family
ID=17014935
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23740883A Granted JPS60128534A (en) | 1983-12-16 | 1983-12-16 | Information processing unit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60128534A (en) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57199052A (en) * | 1981-06-01 | 1982-12-06 | Mitsubishi Electric Corp | Data processing device |
-
1983
- 1983-12-16 JP JP23740883A patent/JPS60128534A/en active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57199052A (en) * | 1981-06-01 | 1982-12-06 | Mitsubishi Electric Corp | Data processing device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60128534A (en) | 1985-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0497380B1 (en) | Microcomputer having a watchdog timer | |
| JPS58197553A (en) | Program monitor | |
| JPH0344329B2 (en) | ||
| JPH0588933A (en) | Parallel processing system with debugging function | |
| JPS6363935B2 (en) | ||
| JPH0573296A (en) | Microcomputer | |
| JP2566002B2 (en) | Task dispatching method | |
| JPS6252901B2 (en) | ||
| JPS5916054A (en) | Microprocessor | |
| GB2030331A (en) | Real-time Data Processing System for Processing Time Period Commands | |
| JPH0328933A (en) | Task control method | |
| JPS633328B2 (en) | ||
| JPS6376053A (en) | Multicomputer equipment | |
| JPH0330172B2 (en) | ||
| JPH0241532A (en) | Exception processing method for microprocessor | |
| JPH02165367A (en) | Microprogram control type data processor | |
| JP2870083B2 (en) | Microcomputer with built-in watchdog timer | |
| JPH0772874B2 (en) | Interrupt receiving device | |
| JPH05274173A (en) | Pseudo fault setting system | |
| JPH087692B2 (en) | Timer control method in virtual machine system | |
| JPS6339047A (en) | Test program scheduler | |
| JP2000330798A (en) | Interrupt controller and method for verifying interrupt control | |
| JPH04275635A (en) | Constant cycle processing system | |
| JPS61166631A (en) | Microprogram control processor | |
| JPS59200356A (en) | Program tracing system |