JPH034045Y2 - - Google Patents
Info
- Publication number
- JPH034045Y2 JPH034045Y2 JP1985103043U JP10304385U JPH034045Y2 JP H034045 Y2 JPH034045 Y2 JP H034045Y2 JP 1985103043 U JP1985103043 U JP 1985103043U JP 10304385 U JP10304385 U JP 10304385U JP H034045 Y2 JPH034045 Y2 JP H034045Y2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor package
- semiconductor device
- lead
- groove
- lead pins
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 58
- 230000000694 effects Effects 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 230000008646 thermal stress Effects 0.000 description 3
- 238000000465 moulding Methods 0.000 description 2
- 238000005452 bending Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【考案の詳細な説明】
(産業上の利用分野)
この考案は半導体パツケージから延出するリー
ドピンを半導体パツケージの裏面内側方向に折曲
した半導体デバイスに関する。
ドピンを半導体パツケージの裏面内側方向に折曲
した半導体デバイスに関する。
(従来の技術)
近年、半導体デバイスの高密度化、薄型化の要
請が高まつてきている。そこで、J−bendタイ
プといわれる、第4図a,bに示すように、リー
ドピンを半導体パツケージの裏面内方向に折曲し
たものが出現している。
請が高まつてきている。そこで、J−bendタイ
プといわれる、第4図a,bに示すように、リー
ドピンを半導体パツケージの裏面内方向に折曲し
たものが出現している。
この半導体デバイスは、半導体パツケージ2の
裏面2a内方向にリードピン4が折曲されてい
る。そして、折曲されたリードピン4の内方向に
各リードピン4に対応して突部8が形成されてい
る。
裏面2a内方向にリードピン4が折曲されてい
る。そして、折曲されたリードピン4の内方向に
各リードピン4に対応して突部8が形成されてい
る。
一方、各リードピン4先端は、半導体パツケー
ジ2に形成された凹部6にそれぞれ入れられてい
る。
ジ2に形成された凹部6にそれぞれ入れられてい
る。
(考案が解決しようとする問題点)
したがつて、上述するように半導体デバイスは
占有面積が小さい、高密度実装に適しているなど
の利点を有するが、以下のような欠点も有する。
占有面積が小さい、高密度実装に適しているなど
の利点を有するが、以下のような欠点も有する。
半導体パツケージの突部とリードピンとの間
隙が狭く、リードピン下端が実装されたプリン
ト基板に半田付固定されているため、半導体の
ON,OFFに伴う発熱、冷却による半導体パツ
ケージの変形(熱応力差)により半導体パツケ
ージに破損を起こし易い。
隙が狭く、リードピン下端が実装されたプリン
ト基板に半田付固定されているため、半導体の
ON,OFFに伴う発熱、冷却による半導体パツ
ケージの変形(熱応力差)により半導体パツケ
ージに破損を起こし易い。
半導体パツケージの成形あるいはリードピン
の折曲加工時に、リードピンと半導体パツケー
ジの間隙に樹脂バリ、タイバースクラツプなど
のクズを挾み込み易い。
の折曲加工時に、リードピンと半導体パツケー
ジの間隙に樹脂バリ、タイバースクラツプなど
のクズを挾み込み易い。
したがつて、リードピンと半導体パツケージ
の間隙にタイバースクラツプが挟まれている
と、実装の際混入してしまい誤動作の原因とも
なる。
の間隙にタイバースクラツプが挟まれている
と、実装の際混入してしまい誤動作の原因とも
なる。
半導体パツケージの裏面には前述するよう
に、凸部と凹部が各リードに対応して設けられ
ているため、この半導体パツケージを形成する
モールド金型に多数の凹凸を形成することとな
り、モールド金型の寿命を著しく短いものとし
てしまう。また、金型面が複雑なためパツケー
ジの成形加工品の検査が大変となり、ひいては
検査コストが嵩む。
に、凸部と凹部が各リードに対応して設けられ
ているため、この半導体パツケージを形成する
モールド金型に多数の凹凸を形成することとな
り、モールド金型の寿命を著しく短いものとし
てしまう。また、金型面が複雑なためパツケー
ジの成形加工品の検査が大変となり、ひいては
検査コストが嵩む。
など種々の不具合をかかえている。
そこで、この考案は並列するリードピンの先端
が入る凹溝を設けた半導体デバイスを提供するこ
とを目的とする。
が入る凹溝を設けた半導体デバイスを提供するこ
とを目的とする。
(問題点を解決するための手段)
この考案は、上記問題点を解決するために次の
構成を備えている。
構成を備えている。
すなわち、半導体パツケージから延出するリー
ドピンの端を該半導体パツケージの裏面内側方向
に折曲した半導体デバイスにおいて、前記半導体
パツケージ裏面の縁部を平らに形成するととも
に、前記半導体パツケージのリードピン先端部分
に、並列する複数のリードピン先端を入れるよう
に、リードピンの並列方向の凹溝を設けたことを
特徴とする。
ドピンの端を該半導体パツケージの裏面内側方向
に折曲した半導体デバイスにおいて、前記半導体
パツケージ裏面の縁部を平らに形成するととも
に、前記半導体パツケージのリードピン先端部分
に、並列する複数のリードピン先端を入れるよう
に、リードピンの並列方向の凹溝を設けたことを
特徴とする。
(作用)
作用について述べる。
並列する複数のリードピン先端が、リードピン
の並列方向の凹溝に複数入るようにしたので、モ
ールド金型の凹凸を単純な形状とすることができ
る。
の並列方向の凹溝に複数入るようにしたので、モ
ールド金型の凹凸を単純な形状とすることができ
る。
(実施例)
以下、この考案の好適な実施例を図面に基づい
て詳細に説明する。
て詳細に説明する。
第1図a,bはそれぞれ半導体デバイスの底面
図、および要部部分断面図を示す。
図、および要部部分断面図を示す。
全体符号10は半導体デバイスを示す。この半
導体デバイス10は半導体パツケージ12の4側
面からリードピン14がそれぞれ突出している。
そして、各リードピン14は半導体パツケージ1
2の裏面12A内方向にJ字状に折曲されてい
る。
導体デバイス10は半導体パツケージ12の4側
面からリードピン14がそれぞれ突出している。
そして、各リードピン14は半導体パツケージ1
2の裏面12A内方向にJ字状に折曲されてい
る。
また、半導体パツケージ12の裏面12Aの周
縁部12Bが平らに形成されるとともに、リード
ピン14の並列方向に凹溝16が設けられてい
る。この凹溝16にはリードピン14の先端14
aが入り込んでいる。そして、この凹溝16の長
手方向に端面16a,16aが外側のリードピン
14に近接位置している。
縁部12Bが平らに形成されるとともに、リード
ピン14の並列方向に凹溝16が設けられてい
る。この凹溝16にはリードピン14の先端14
aが入り込んでいる。そして、この凹溝16の長
手方向に端面16a,16aが外側のリードピン
14に近接位置している。
なお、凹溝16の端面16a,16aを、第2
図aに示すように、半導体パツケージ12の凹溝
16の長手方向の側面まで到達させ、削除するよ
うに形成(凹溝16を開放するように形成)して
もよい。
図aに示すように、半導体パツケージ12の凹溝
16の長手方向の側面まで到達させ、削除するよ
うに形成(凹溝16を開放するように形成)して
もよい。
また、第2図bに示すように、半導体パツケー
ジ12の裏面12Aの凹溝16を連続するように
連結してもよい。
ジ12の裏面12Aの凹溝16を連続するように
連結してもよい。
さらに、第2図cに示すように、半導体パツケ
ージ12の対向する2面からリードピン14が延
出する場合も同様である。
ージ12の対向する2面からリードピン14が延
出する場合も同様である。
上記第1実施例に示すように半導体パツケージ
に、折曲されたリードピンの先端を入れる凹溝を
共通に形成することにより、モールド金型面の細
かな凹凸が減少する。
に、折曲されたリードピンの先端を入れる凹溝を
共通に形成することにより、モールド金型面の細
かな凹凸が減少する。
さらに、半導体デバイスを実装した場合、リー
ドピン内方向が平らに形成され充分な間隙を有す
るため、半導体パツケージとリードピンの熱応力
差を吸収する。
ドピン内方向が平らに形成され充分な間隙を有す
るため、半導体パツケージとリードピンの熱応力
差を吸収する。
また、リードピンと半導体パツケージとの間隙
が大きく、リードピンのフオーミング時に樹脂バ
リ等が挾み込まれることなく排除される。
が大きく、リードピンのフオーミング時に樹脂バ
リ等が挾み込まれることなく排除される。
さらにまた、各実施例において例えば第3図に
示すように、複数のリードピン14から成るリー
ドピン群14G……を、それぞれ凹溝16をリー
ドピン群14G……数に分割区画し、各リードピ
ン14……の先端14aをそれぞれ対応する凹溝
16G……に入れるようにしてもよい。
示すように、複数のリードピン14から成るリー
ドピン群14G……を、それぞれ凹溝16をリー
ドピン群14G……数に分割区画し、各リードピ
ン14……の先端14aをそれぞれ対応する凹溝
16G……に入れるようにしてもよい。
以上、4側面にリードピンが延出する半導体デ
バイスについて説明したが、対向する2側面から
リードピンを延出する半導体デバイスについても
同様である。
バイスについて説明したが、対向する2側面から
リードピンを延出する半導体デバイスについても
同様である。
(考案の効果)
以上、この考案について説明してきたが、この
考案は次のような効果を有する。
考案は次のような効果を有する。
半導体パツケージの縁部を平らに形成すると
ともに、リードピンの先端を凹溝内に入れるよ
うにしたので、リードピンと半導体パツケージ
との隙間を大きく確保することができ、熱応力
差による半導体パツケージの破損が起こり難
い。
ともに、リードピンの先端を凹溝内に入れるよ
うにしたので、リードピンと半導体パツケージ
との隙間を大きく確保することができ、熱応力
差による半導体パツケージの破損が起こり難
い。
また、リードピンと半導体パツケージとの隙
間を大きく確保したので、従来に比べて樹脂バ
リなどのクズが挟まれることがなく、また半導
体デバイスの実装時にも異物の混入がなく品質
の向上を図ることができる。
間を大きく確保したので、従来に比べて樹脂バ
リなどのクズが挟まれることがなく、また半導
体デバイスの実装時にも異物の混入がなく品質
の向上を図ることができる。
半導体パツケージを形成するモールド金型の
金型面の凹凸を単純な形状とすることができ、
加工コストも低く、またモールド金型の寿命を
長くすることができる。
金型面の凹凸を単純な形状とすることができ、
加工コストも低く、またモールド金型の寿命を
長くすることができる。
半導体デバイスのリードピンに前後方向の外
力が働いたとしても、凹部の前後の壁面にガー
ドされているため変形が少なく、全体を強固に
形成することができる。
力が働いたとしても、凹部の前後の壁面にガー
ドされているため変形が少なく、全体を強固に
形成することができる。
第1図a,bはこの考案の第1実施例の半導体
デバイスの底面図および要部部分断面図、第2図
a,b,cは変形例を示す底面図、第3図は他の
実施例を示す部分底面図、第4図a,bは従来例
を示す半導体デバイスの底面図および要部部分断
面図である。 10……半導体デバイス、12……半導体パツ
ケージ、14……リードピン、16……凹溝、2
8……切欠き。
デバイスの底面図および要部部分断面図、第2図
a,b,cは変形例を示す底面図、第3図は他の
実施例を示す部分底面図、第4図a,bは従来例
を示す半導体デバイスの底面図および要部部分断
面図である。 10……半導体デバイス、12……半導体パツ
ケージ、14……リードピン、16……凹溝、2
8……切欠き。
Claims (1)
- 【実用新案登録請求の範囲】 1 半導体パケージから延出するリードピンを該
半導体パツケージの裏面内側方向に折曲した半
導体デバイスにおいて、 前記半導体パツケージ裏面の縁部を平らに形
成するとともに、前記半導体パツケージのリー
ドピン先端部分に、並列する複数のリードピン
先端を入れるように、リードピンの並列方向の
凹溝を設けたことを特徴とする半導体デバイ
ス。 2 前記凹溝の両端を閉塞したことを特徴とする
実用新案登録請求の範囲第1項記載の半導体デ
バイス。 3 前記凹溝の両端を開放したことを特徴とする
実用新案登録請求の範囲第1項記載の半導体デ
バイス。 4 前記凹溝を、複数に区別したリードピン群ご
とに区画したことを特徴とする実用新案登録請
求の範囲第1項または第2項記載の半導体デバ
イス。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1985103043U JPH034045Y2 (ja) | 1985-07-05 | 1985-07-05 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1985103043U JPH034045Y2 (ja) | 1985-07-05 | 1985-07-05 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6212960U JPS6212960U (ja) | 1987-01-26 |
JPH034045Y2 true JPH034045Y2 (ja) | 1991-02-01 |
Family
ID=30975234
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1985103043U Expired JPH034045Y2 (ja) | 1985-07-05 | 1985-07-05 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH034045Y2 (ja) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55117263A (en) * | 1979-02-23 | 1980-09-09 | Amp Inc | Lead frame for integrated circuit |
-
1985
- 1985-07-05 JP JP1985103043U patent/JPH034045Y2/ja not_active Expired
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55117263A (en) * | 1979-02-23 | 1980-09-09 | Amp Inc | Lead frame for integrated circuit |
Also Published As
Publication number | Publication date |
---|---|
JPS6212960U (ja) | 1987-01-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS61269345A (ja) | 半導体装置 | |
KR950004495A (ko) | 반도체장치, 리드프레임 및 반도체장치의 제조방법 | |
JPH034045Y2 (ja) | ||
JPH05218283A (ja) | 半導体装置 | |
JPH0766325A (ja) | 合成樹脂パッケージ型電子部品の構造 | |
JPS61125058A (ja) | 半導体装置 | |
KR0148078B1 (ko) | 연장된 리드를 갖는 리드 온 칩용 리드프레임 | |
US5283466A (en) | Lead frame for semiconductor device of the resin encapsulation type | |
KR100283256B1 (ko) | 반도체패키지 제조용 몰드금형 구조 | |
JPS6022822B2 (ja) | リ−ドフレ−ム | |
JP2851797B2 (ja) | Icカードの製造用金型 | |
JPH01268036A (ja) | モールド金型 | |
KR960000465Y1 (ko) | 리드프레임 | |
JPH0351985Y2 (ja) | ||
JP3308110B2 (ja) | 樹脂モ−ルドパッケージ用リードフレーム | |
JPH0778924A (ja) | 半導体装置用リードフレーム | |
JPS63237422A (ja) | レジンモ−ルド半導体の製造方法 | |
US5962037A (en) | Device for manufacturing brake pads | |
JPH0779147B2 (ja) | リードフレーム | |
JP2507053B2 (ja) | Jリ―ドパッケ―ジ型半導体装置 | |
KR910002044Y1 (ko) | 리드프레임 메거진 | |
JPH01123426A (ja) | 樹脂封止型電子部品の製造方法 | |
JP2002036300A (ja) | 樹脂モールド装置 | |
JP2635851B2 (ja) | 電子部品の製造に使用するリードフレームの構造 | |
KR0140092Y1 (ko) | 반도체 패키지 |