JPH0339280A - 出力装置 - Google Patents
出力装置Info
- Publication number
- JPH0339280A JPH0339280A JP17395189A JP17395189A JPH0339280A JP H0339280 A JPH0339280 A JP H0339280A JP 17395189 A JP17395189 A JP 17395189A JP 17395189 A JP17395189 A JP 17395189A JP H0339280 A JPH0339280 A JP H0339280A
- Authority
- JP
- Japan
- Prior art keywords
- output
- memory
- data
- line
- stored
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 58
- 230000004044 response Effects 0.000 abstract description 4
- 238000000034 method Methods 0.000 description 23
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
Landscapes
- Accessory Devices And Overall Control Thereof (AREA)
- Record Information Processing For Printing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、出力装置に関し、特にメモリに格納したデー
タを読出して出力する出力装置に関するものである。
タを読出して出力する出力装置に関するものである。
［従来の技術］
従来、記録装置等に対してデータを出力する出力装置で
は、例えば、１頁分の出力イメージを蓄積するビットマ
ツプメモリを有し、その１頁分のビットマツプメモリの
全データを出力した後、次の頁のドツトパターンをビッ
トマツプメモリ上に展開するか、或は１頁分のビットマ
ツプメモリを２組備え、一方のメモリにドツトパターン
を展開しながら、他方のメモリからは先に展開されたド
ツトパターンを記録装置に出力する、というように２つ
の処理を並行して行っている。
は、例えば、１頁分の出力イメージを蓄積するビットマ
ツプメモリを有し、その１頁分のビットマツプメモリの
全データを出力した後、次の頁のドツトパターンをビッ
トマツプメモリ上に展開するか、或は１頁分のビットマ
ツプメモリを２組備え、一方のメモリにドツトパターン
を展開しながら、他方のメモリからは先に展開されたド
ツトパターンを記録装置に出力する、というように２つ
の処理を並行して行っている。
［発明が解決しようとする課題］
しかしながら、上記従来例での出力装置では、記録装置
に１頁分のドツトパターンを全て出力し終わるまで、次
の頁の展開が行えないために迅速な処理ができず、また
ビットマツプメモリを２組必要とするためにメモリが増
加し、経済性が悪くなるという欠点があった。
に１頁分のドツトパターンを全て出力し終わるまで、次
の頁の展開が行えないために迅速な処理ができず、また
ビットマツプメモリを２組必要とするためにメモリが増
加し、経済性が悪くなるという欠点があった。
本発明は、上記従来例での欠点に鑑みてなされたもので
、メモリへのアクセスを缶ｌ目卸することによりメモリ
効率を向上させた出力装置を提供することを目的とする
。
、メモリへのアクセスを缶ｌ目卸することによりメモリ
効率を向上させた出力装置を提供することを目的とする
。
上記目的を達成するために、本発明の出力装置は以Ｆの
構成を備える。即ち、 メモリに格納したデータを読出して出力する出力装置に
おいて、前記データをメモリに格納する書込み動作と、
前記メモリよりの読出し動作とを制御するメモリ制御手
段と、該メモリ制御手段により前記データを１ライン海
に読出し中、同一ラインへの書込み動作の禁止を制御す
る制御手段とを備える。
構成を備える。即ち、 メモリに格納したデータを読出して出力する出力装置に
おいて、前記データをメモリに格納する書込み動作と、
前記メモリよりの読出し動作とを制御するメモリ制御手
段と、該メモリ制御手段により前記データを１ライン海
に読出し中、同一ラインへの書込み動作の禁止を制御す
る制御手段とを備える。
［作用］
以上の構成において、メモリよりデータを読出し中、そ
の同一メモリへの書込み動作を制ｉ和するように動作す
る。
の同一メモリへの書込み動作を制ｉ和するように動作す
る。
［実施例］
以下、添付図面を参照して本発明に係る好適な一実施例
を詳細に説明する。
を詳細に説明する。
〈装置の説明 （第１図）〉
第１図は、本実施例における出力装置の構成、及び記録
装置であるプリンタへのデータ出力構成を示す図である
。
装置であるプリンタへのデータ出力構成を示す図である
。
図において、１はプリンタ３への出力データを一イメー
ジメモリ５に展開したり、プリンタ３へのデータ出力の
指示等を行う制御部であり、マイクロプロセッサ等のＣ
ＰＵ、その制御プログラムやデータ等を格納するＲＯＭ
、ＣＰＵが処理を実行時にワークエリアとして使用する
ＲＡＭ等により構成されている。２は第２図に詳細を示
す出力部であり、プリンタ３に出力するイメージデータ
を記憶するビットマツプメモリ等を備え、制御部１及び
出力側（回部４よりの指示に従って、イメージデータを
プリンタ３に出力する。
ジメモリ５に展開したり、プリンタ３へのデータ出力の
指示等を行う制御部であり、マイクロプロセッサ等のＣ
ＰＵ、その制御プログラムやデータ等を格納するＲＯＭ
、ＣＰＵが処理を実行時にワークエリアとして使用する
ＲＡＭ等により構成されている。２は第２図に詳細を示
す出力部であり、プリンタ３に出力するイメージデータ
を記憶するビットマツプメモリ等を備え、制御部１及び
出力側（回部４よりの指示に従って、イメージデータを
プリンタ３に出力する。
３は出力部２より出力されるイメージデータを受信して
頁単位で印刷を行うプリンタである。４は後述する１ラ
イン毎のフラグ情報及びプリンタ３からの応答信号８に
基づいて出力部２のビットマツプメモリに格納されたイ
メージデータの出力側（卸を行う出力制御部であり、制
ｉ卸部１と同様（こＣＰＩＪ、ＲＯＭ、ＲＡＭ等により
成る。５は展開された文字コード等のドツトパターンを
記憶するイメージメモリである。６は文字コードに基づ
いて文字パターンデータ（ドツトパターン）を発生させ
る文字パターン発生器である。
頁単位で印刷を行うプリンタである。４は後述する１ラ
イン毎のフラグ情報及びプリンタ３からの応答信号８に
基づいて出力部２のビットマツプメモリに格納されたイ
メージデータの出力側（卸を行う出力制御部であり、制
ｉ卸部１と同様（こＣＰＩＪ、ＲＯＭ、ＲＡＭ等により
成る。５は展開された文字コード等のドツトパターンを
記憶するイメージメモリである。６は文字コードに基づ
いて文字パターンデータ（ドツトパターン）を発生させ
る文字パターン発生器である。
〈出力部の説明 （第２図）〉
第２図は、本実施例における出力部２の構成を示すブロ
ック図である。図において、２０．２１は共にセレクタ
であり、Ｓ端子入力が°゛１°°の時はＡ入力を選択し
、Ｓ端子入力が“０°°の時はＢ入力を選択して、その
選択した入力なＹ端子から出力する。２２はビットマツ
プメモリであり、イメージメモリ５内に展開されたパタ
ーンデータの書込み及びプリンタ３への読出し用のＲＡ
Ｍである。
ック図である。図において、２０．２１は共にセレクタ
であり、Ｓ端子入力が°゛１°°の時はＡ入力を選択し
、Ｓ端子入力が“０°°の時はＢ入力を選択して、その
選択した入力なＹ端子から出力する。２２はビットマツ
プメモリであり、イメージメモリ５内に展開されたパタ
ーンデータの書込み及びプリンタ３への読出し用のＲＡ
Ｍである。
なお、本実施例では、制御部１がビットマツプメモリ２
２に書込みを行い、それを出力制御部４が読出してプリ
ンタ３へ出力する。具体的な書込み動作は、まずイメー
ジメモリ５より展開されたパターンデータを読出し、ア
ドレスバス９上にビットマツプメモリ２２のアドレスを
出力する。
２に書込みを行い、それを出力制御部４が読出してプリ
ンタ３へ出力する。具体的な書込み動作は、まずイメー
ジメモリ５より展開されたパターンデータを読出し、ア
ドレスバス９上にビットマツプメモリ２２のアドレスを
出力する。
そしてＡＳＬ信号１２を“Ｏ”にして、読出したパター
ンデータをデータバス１０上に出力した後Ｒ／Ｗ信号１
６を“Ｏ“にすることで行われる。
ンデータをデータバス１０上に出力した後Ｒ／Ｗ信号１
６を“Ｏ“にすることで行われる。
一方、読出し動作は、読出しアドレスをアドレス信号７
に出力した後、ＡＳＬ信号１２を“１”にして、Ｒ／Ｗ
信号１６を“１″にするとパターンデータが読出される
。そして、ＤＳＬ信号１３を１”にすると、読出された
データがセレクタ２１を通してプリンタ３に出力される
。
に出力した後、ＡＳＬ信号１２を“１”にして、Ｒ／Ｗ
信号１６を“１″にするとパターンデータが読出される
。そして、ＤＳＬ信号１３を１”にすると、読出された
データがセレクタ２１を通してプリンタ３に出力される
。
２４はフラグメモリであり、ビットマツプメモリ２２へ
の書込みサイクルに同期してＦＬＧＩＮ信号１４がフラ
グ情報として格納される。フラグメモリ２４よりのフラ
グ信号１７はフラグメモリ２４の出力データである。そ
して、１６はビットマツプメモリ２２とフラグメモリ２
４への書込み或は読出しを指示する信号である。
の書込みサイクルに同期してＦＬＧＩＮ信号１４がフラ
グ情報として格納される。フラグメモリ２４よりのフラ
グ信号１７はフラグメモリ２４の出力データである。そ
して、１６はビットマツプメモリ２２とフラグメモリ２
４への書込み或は読出しを指示する信号である。
〈処理手順の説明 （第３図、第４図）〉次に、本実施
例における処理手順を第３図及び第４図に示すフローチ
ャートに従って以下に説明する。なお、第３図のフロー
チャートは、制御部の処理手順であり、第４図のフロー
チャートは、出力制御部の処理手順である。
例における処理手順を第３図及び第４図に示すフローチ
ャートに従って以下に説明する。なお、第３図のフロー
チャートは、制御部の処理手順であり、第４図のフロー
チャートは、出力制御部の処理手順である。
まず、第３図のステップＳ１において、不図示の外部装
置より印字データが出力されると、そのデータを展開し
て出力部２のビットマツプメモリに格納できるか否かを
判断する０本実施例では、ビットマツプメモリの１ライ
ン毎にフラグ情報を設け、そのフラグによりチエツクす
る。例えば、そのフラグがオンであれば対応するビット
マツプメモリの１ラインに格納された展開データが出力
されていない状態を表わし、また、後述する出力制御部
４での出力処理により、データが出力されると、フラグ
はオフになり、対応するｌラインにデータを格納できる
状態を表わしている。
置より印字データが出力されると、そのデータを展開し
て出力部２のビットマツプメモリに格納できるか否かを
判断する０本実施例では、ビットマツプメモリの１ライ
ン毎にフラグ情報を設け、そのフラグによりチエツクす
る。例えば、そのフラグがオンであれば対応するビット
マツプメモリの１ラインに格納された展開データが出力
されていない状態を表わし、また、後述する出力制御部
４での出力処理により、データが出力されると、フラグ
はオフになり、対応するｌラインにデータを格納できる
状態を表わしている。
ステップＳ１において、フラグがオフであればステップ
Ｓ２に処理を進め、文字パターン発生器６を用いて入力
した印字データのドツトパターンをイメージメモリ５に
展開する。そしてステップＳ３に処理を進め、上述した
ビットマツプメモリに展開したドツトパターンを格納す
る。そして、ステップＳ４では、１ライン分データを格
納したかどうか、ビットマツプメモリのアドレスにより
判別し、１ライン終了していなければステップＳ２に処
理を戻し、ドツトパターンに展開及び格納処理を繰り返
す。しかし、１ライン終了したのであればステップＳ５
に処理を進め、その１ラインに対応するフラグをセット
する。
Ｓ２に処理を進め、文字パターン発生器６を用いて入力
した印字データのドツトパターンをイメージメモリ５に
展開する。そしてステップＳ３に処理を進め、上述した
ビットマツプメモリに展開したドツトパターンを格納す
る。そして、ステップＳ４では、１ライン分データを格
納したかどうか、ビットマツプメモリのアドレスにより
判別し、１ライン終了していなければステップＳ２に処
理を戻し、ドツトパターンに展開及び格納処理を繰り返
す。しかし、１ライン終了したのであればステップＳ５
に処理を進め、その１ラインに対応するフラグをセット
する。
次に、ステップＳ６において、出力制御部４の状態を調
べ、既に起動されて出力動作中であればステップＳ８に
処理を進める。しかし、動作中でなければステップＳ７
に処理を進め、上述の処理により格納したメモリのアド
レスを指定して出力制御部４を起動する。この起動によ
り、後述する第４図の処理手順が行われ、ビットマツプ
メモリに格納されたｌライン分のデータがプリンタ３に
出力される。次に、ステップＳ８では、入力した全ての
印字データについて展開処理が終了したか否かを判断し
、終了していなければステップＳ１に処理を戻して処理
を続行する。そして、全てのデータについて展開及び格
納処理が終了すると、処理を終了する。
べ、既に起動されて出力動作中であればステップＳ８に
処理を進める。しかし、動作中でなければステップＳ７
に処理を進め、上述の処理により格納したメモリのアド
レスを指定して出力制御部４を起動する。この起動によ
り、後述する第４図の処理手順が行われ、ビットマツプ
メモリに格納されたｌライン分のデータがプリンタ３に
出力される。次に、ステップＳ８では、入力した全ての
印字データについて展開処理が終了したか否かを判断し
、終了していなければステップＳ１に処理を戻して処理
を続行する。そして、全てのデータについて展開及び格
納処理が終了すると、処理を終了する。
一方、制御部１により起動された出力制御部４では、ス
テップＳ１０において、入力する応答信号８によりプリ
ンタ３との同期を取り、出力可能であればステップＳ１
０に処理を進める。そしてステップＳ１０では、制御部
１により指定されたビットマツプメモリのアドレスに格
納されているドツトパターンデータをプリンタ８に出力
する。
テップＳ１０において、入力する応答信号８によりプリ
ンタ３との同期を取り、出力可能であればステップＳ１
０に処理を進める。そしてステップＳ１０では、制御部
１により指定されたビットマツプメモリのアドレスに格
納されているドツトパターンデータをプリンタ８に出力
する。
次に、ステップＳ１０では、指定されたアドレスを更新
し、１ライン分のデータを出力したか否かを調べ、ｌラ
イン出力していなければステップＳ１１に処理を戻し、
データ出力を続行する。
し、１ライン分のデータを出力したか否かを調べ、ｌラ
イン出力していなければステップＳ１１に処理を戻し、
データ出力を続行する。
しかし、１ライン出力したのであればステップＳ１３に
処理を進め、その１ライン分に対応するフラグのリセッ
トを行う。この処理により、出力が終了したビットマツ
プメモリ内の１ラインは、データが格納されていない状
態を表わしている。
処理を進め、その１ライン分に対応するフラグのリセッ
トを行う。この処理により、出力が終了したビットマツ
プメモリ内の１ラインは、データが格納されていない状
態を表わしている。
つまり、制御部ｌでは、その１ラインにデータを格納す
ることができ、ビットマツプメモリを有効に利用するこ
とができる。
ることができ、ビットマツプメモリを有効に利用するこ
とができる。
次に、ステップＳ１４では、更新したアドレスに対応す
るフラグを調べ、オンであればステップＳ１０に処理を
戻し、上述したデータ出力処理を続行する。しかし、フ
ラグがオフであれば、そのラインには出力データが格納
されていない状態を表わし、この出力処理を終了する。
るフラグを調べ、オンであればステップＳ１０に処理を
戻し、上述したデータ出力処理を続行する。しかし、フ
ラグがオフであれば、そのラインには出力データが格納
されていない状態を表わし、この出力処理を終了する。
本実施例によれば、データ出力動作の実行及び出力デー
タの終了を検知する回路を備えたため、データを出力中
でも他の処理が実行できるという効果がある。
タの終了を検知する回路を備えたため、データを出力中
でも他の処理が実行できるという効果がある。
本実施例では、印字データを出力する場合について説明
したがこれに限定されるちのではなく、デイスプレィ等
の表示装置等へのデータ出力にも応用できることは言う
までもない。
したがこれに限定されるちのではなく、デイスプレィ等
の表示装置等へのデータ出力にも応用できることは言う
までもない。
［発明の効果］
以上詳述した如く本発明によれば、メモリへのアクセス
を制御することによりメモリ効率を向上させ、処理時間
を短縮することができる。
を制御することによりメモリ効率を向上させ、処理時間
を短縮することができる。
第１図は本実施例における出力装置の構成及びプリンタ
へのデータ出力構成を示す図、第２図は本実施例におけ
る出力回路のブロック図、 第３図及び第４図は本実施例における処理手順を示すフ
ローチャートである。 図中、１・・・制御部、２・・・出力部、３・・・プリ
ンタ、 ４・・・出力制御部、 ５・・・イメージメモリ、 ６ ・・・ 文字パターン発生器、 ７・・・アドレス信号、 ８ ・・・ 応答信号、 ９・・・アドレスバス、 Ｏ・・・データバス である。 特 許 出 願 人 キ ャ ノ ン 株 式 （） ：０
へのデータ出力構成を示す図、第２図は本実施例におけ
る出力回路のブロック図、 第３図及び第４図は本実施例における処理手順を示すフ
ローチャートである。 図中、１・・・制御部、２・・・出力部、３・・・プリ
ンタ、 ４・・・出力制御部、 ５・・・イメージメモリ、 ６ ・・・ 文字パターン発生器、 ７・・・アドレス信号、 ８ ・・・ 応答信号、 ９・・・アドレスバス、 Ｏ・・・データバス である。 特 許 出 願 人 キ ャ ノ ン 株 式 （） ：０
Claims (1)
- （１）メモリに格納したデータを読出して出力する出力
装置において、 前記データをメモリに格納する書込み動作と、前記メモ
リよりの読出し動作とを制御するメモリ制御手段と、 該メモリ制御手段により前記データを１ライン毎に読出
し中、同一ラインへの書込み動作の禁止を制御する制御
手段とを備えることを特徴とする出力装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17395189A JPH0339280A (ja) | 1989-07-07 | 1989-07-07 | 出力装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17395189A JPH0339280A (ja) | 1989-07-07 | 1989-07-07 | 出力装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0339280A true JPH0339280A (ja) | 1991-02-20 |
Family
ID=15970084
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17395189A Pending JPH0339280A (ja) | 1989-07-07 | 1989-07-07 | 出力装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0339280A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5733153A (en) * | 1994-07-28 | 1998-03-31 | Mitsubishi Denki Kabushiki Kaisha | Safety connector |
-
1989
- 1989-07-07 JP JP17395189A patent/JPH0339280A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5733153A (en) * | 1994-07-28 | 1998-03-31 | Mitsubishi Denki Kabushiki Kaisha | Safety connector |
| US5823810A (en) * | 1994-07-28 | 1998-10-20 | Mitsubishi Denki Kabushiki Kaisha | Safety connector |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0339280A (ja) | 出力装置 | |
| JPS61129969A (ja) | 印刷制御装置 | |
| JP3478696B2 (ja) | 画像処理装置及びその制御方法 | |
| JPS62173526A (ja) | ペ−ジバツフア制御方式 | |
| JP2716087B2 (ja) | 出力装置 | |
| JPH0247078A (ja) | 印刷装置 | |
| JP3143118B2 (ja) | プリンタ及び印字イメージパターン展開方法 | |
| JP2675789B2 (ja) | 出力制御装置 | |
| JPH07195760A (ja) | プリンタ制御装置 | |
| JPH0550718A (ja) | 印刷装置 | |
| JPH05212916A (ja) | プリンタ装置 | |
| JPH06149735A (ja) | データ受信制御装置 | |
| JPS6111844A (ja) | 記録装置 | |
| JP3210598B2 (ja) | 印刷制御装置および印刷制御方法 | |
| JPH07106649B2 (ja) | 出力方法 | |
| JPH04269566A (ja) | 印字パターン展開方法 | |
| JPH0462080A (ja) | 画像処理装置 | |
| JPS6359620A (ja) | 出力回路 | |
| JP2002307764A (ja) | 印刷制御装置、印刷制御方法、プログラム、及び記憶媒体 | |
| JP3259503B2 (ja) | データ処理装置 | |
| JP3591096B2 (ja) | ページプリンタの制御方法 | |
| JPH0499657A (ja) | 画像供給装置 | |
| JPH0263759A (ja) | 出力装置 | |
| JPH051491B2 (ja) | ||
| JP2000301781A (ja) | 印刷装置、印刷データ処理方法及び記憶媒体 |