JPH0338925A

JPH0338925A - デジタル／アナログ変換器

Info

Publication number: JPH0338925A
Application number: JP17296289A
Authority: JP
Inventors: Hiroshi Ikeda; 博池田
Original assignee: Nissan Motor Co Ltd
Current assignee: Nissan Motor Co Ltd
Priority date: 1989-07-06
Filing date: 1989-07-06
Publication date: 1991-02-20

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の利用分野〕この発明は、デジタル／アナログ変換器（以下、Ｄ／Ａ
変換器と略記）に関し、特にデジタルとアナログとの関
数関係を可変にする技術に関する。

〔従来技術〕

従来のＤ／Ａ変換器としては１例えば「マイコンエイジ
のＡ／Ｄ、Ｄ／Ａ変換技術」　（日刊工業新聞社発行）
に記載されているものがある。

第６図は、上記の従来例の回路図である。

第６図において、基準電位の発生の仕方は各種あるが、
この例ではＲ−２Ｒ型を用いている。すなわち、ＶＲＥ
Ｆは外部から印加する基準電圧であり、これを複数個の
１０にΩ抵抗（Ｒ）と２０にΩ抵抗（２Ｒ）とで分圧し
、所定間隔づつ異なった複数の基準電位を作る。

そして、アナログ信号に変換すべきディジタル入力信号
のＢＩＴＩ〜Ｂ　ＩＴ８に応じて、スイッチ８１〜Ｓ８
がＯＮ・ＯＦＦすることにより、出力端子（ＯＵＴ２．
０ＵＴ１間）に対応するアナログ信号が出力される。

第７図は、上記の回路におけるデジタル入力とアナログ
出力との関係を示す図である。

第７図から判るように、アナログ出力の各位は、外部か
ら印加した基準電圧Ｖ　ＲＥＦと乗算した形になってい
る。したがって、基準電圧ＶＦＩＥＦを変化させること
により、デジタル人力に対応するアナログ出力を、基準
電圧Ｖ　ＲＥＦに対応してスケーリングされた値として
出力することが出来る。

〔発明が解決しようとする課題〕

しかしながら、上記のような従来のＤ／Ａ変換器におい
ては、上記のように単純な乗算機能しか有しないので、
単純な乗算ではなく、所定の関数形を有するような基準
電位発生回路において、その関数形を自由に変化させる
ことができない。したがって１例えばファジィ・コント
ローラに用いるＤ／Ａ変換器のように、Ｄ／Ａ変換器自
体が所定のメンバーシップ関数に対応した特性を有する
ような場合に、その関数形を変更することが出来ない、
という問題があった。

本発明は、上記のごとき従来技術の問題を解決するため
になされたものであり、変換すべきデジタル量とアナロ
グ量との間の関数関係を容易に変更することの出来るＤ
／Ａ変換器を提供することを目的とする。

〔課題を解決するための手段〕

上記の目的を達成するため１本発明においては。

特許請求の範囲に記載するように構成している。

すなわち、本発明においては、３個以上の基準電圧から
多数の基準電位を作る基準電位発生回路と、各基準電位
を入力し、デジタル入力に応して各基準電位中の所定の
値を選択してアナログ値として出力し、かつ、デジタル
入力と出力アナログ値との関係が可変なデコード・スイ
ッチ回路とを備え、上記基準電圧の値および上記デジタ
ル入力と選択するアナログ値との関係の少なくとも一方
を変えることによってデジタル／アナログ変換の関数を
変えることが出来るようにｖｌ威したものである。

〔発明の実施例〕

第１図は、本発明の一実旅例図である。

第１図において、２ａ、２ｂ、２ｃはそれぞれ外部から
与える基準電圧であり、例えば、２ａは２ｂと２０との
中点電圧とする。

また、基準電圧５ａは、上記の中点の基準電圧２ａと基
準電圧２ｂから加算回路１ａを介して得られる。また、
基準電圧５ｂは、基準電圧２ａからバッファｌｂを介し
て得られる。また、基準電圧５ｃは、基準電圧２ａと基
１電圧２ｃから減算回路１ｃを介して得られる。

上記の、！！準電圧５ａ、　５ｂ、５ｃを直列に接続さ
れた２本個の抵抗Ｒａ□〜Ｒａ、Ｒｂ１〜Ｒｂｎで分圧
することにより、所定間隔づつ異なった複数の基準電位
６ａ０〜６ａ、６ｂ１〜６ｂｏ（ただし、６　ａｎ＝　
６　ｂｘ）が得られる。

これまで述べた部分が基＄電位発生器１を構成している
。

上記の基Ｑ電位発生器ｌから出力された複数の基準電位
６ａ、〜６　ａｎ、６　ｂ１〜６ｂｎは、デコード・ス
イッチ回路３に与えられ、該回路によってアナログ量４
ａ、４ｂが選択される。なお、この場合は、出力される
アナログ量が入力デジタル量の２価関数である場合を例
示したので、出力が４ａ。

４ｂの２つとなっている。

デコード・スイッチ回路３は、第２図に示すような構成
になっている。

すなわち、デコード・スイッチ回路３は丸印で示す複数
のスイッチ７のアレイで構成される。そしてアナログ量
に変換すべきデジタル入力信号３ａに対応してスイッチ
７のアレイをオン・オフすることにより、ｎ個の基準電
位入力端子に与えられる基準電位６ａ１〜６ａ１１，６
ｂ１〜６ｂｎを切り換え、出力４ａあるいは４ｂにアナ
ログ量として出力する。

また、デコード・スイッチ回路３のアレイにおいて、ス
イッチ７の位置は、選択信号３ｂ（第２図には図示せず
。詳細は後記第５図で説明）によって変更することが出
来る。

次に作用を説明する。

本発明は、例えば、第４図に示すような特性を有するＤ
／Ａ変換を行なうものである。なお、第４図の入力と出
力を逆にすればＡ／Ｄ変換も可能である（詳細後述）。

第４図に示す特性は、アナログ量がデジタル量の多価関
数であるような関数形の変換である。このような変換は
、例えば、ファジィ制御におけるメンバーシップ関数を
Ｄ／Ａ変換に組み込む際に必要になるが、ファジィ制御
以外にも適用可能である。

第１図において、基準電圧５ｂは、中点の基準電圧２ａ
（例えば２．５Ｖ）からバッファ１ｂを介して得られ、
その値は例えば２．５■である。また、基準電圧５ａは
、基準電圧２ａと基準電圧２ｂとを加算回路１ａで加算
した出力であり、例えば４Ｖである。また、基′＄電圧
５ｃは、基準電圧２ａと基準電圧２ｃとの差を減算器１
ｃで演算した出力であり１例えば１ｖである。

基準重圧５ａと基準電圧５ｂの間は、複数の抵抗Ｒａ１
〜Ｒａ　ｎで分圧され、また基準電圧５ｂと基４１！電
圧５ｃの間は、複数の抵抗Ｒｂ□〜Ｒｂｎで分圧され、
それぞれ複数の基準電位６ａ、〜６　ａｎｙ６ｂ□〜６
ｂｎを発生する。

上記の基準電位６ａ□〜６８．６ｂ１〜６ｂｎは、デコ
ード・スイッチ回路３に与えられる。

デコード・スイッチ回路３の内部では、アレイ内の各ス
イッチ７がデジタル信号３ａに応じてオン・オフされ、
その結果として出力４ａ、４ｂにアナログ量が出力され
る。

上記の回路において、中点の基準電圧２ａを固定し、基
４！電圧２ｂと基準電圧２ｃとを変化させると、第４図
の特性Ａから特性Ｂに関数形を変えることができる。す
なわち、基準電圧の上限と下限を変えることによって基
準電位６ａ１〜６ａ１６ｂ１〜６ｂ、の上下幅を変え、
第４図の関数の形をＡ、Ｈのように自由に変化させるこ
とが出来る。

また、中点の基４！電圧２ａに対して基準電圧２ｂと２
０を非対称にする（すなわち、２ａは中点から外れる）
ことにより、第４図の特性を偏った関数形にすることも
出来る。

また、選択信号３ｂによってアレイ内におけるスイッチ
７の位置を変えることにより、第４図の特性Ｂから特性
Ｃのような関数形に変えることも出来る。

アレイ内におけるスイッチ７の位置を変えるには、例え
ば第５図に示すような構成が考えられる。

第５図において、８ａおよび８ｂはアレイの各交点に設
けられているトランジスタである。また、信号３８″は
デジタル信Ｑ、３ａの中の一本であり、信号３ｂ’は選
択信号３ｂの中の一本である。

上記の回路において、選択信号３ｂ″を′１″にしてト
ランジスタ８ｂをオンにしておけば、このラインは常に
導通状態であり、信号３ａ’とトランジスタ８ａによる
スイッチは無いに等しくなる。

一方、信号３ｂ’を“Ｏ”にしてトランジスタ８ｂをオ
フにしておけば、信号３ａ’とトランジスタ８ａによる
スイッチが働くことになり、この交点に前記のスイッチ
７を設けたことになる。

上記のようにして、スイッチ７を設ける位置を自由に変
更することが出来る。

以上のように、比較的簡単な構成で、第４図の特性Ａ、
特性Ｂ、特性Ｃのように関数形を変化させることが出来
る。そのため、例えば本発明をファジィ制御に適用すれ
ば、メンバーシップ関数のチューニングを容易に行なう
ことが可能となる。

なお、上記の実施例においては、外部から与える基準電
圧として、２ａ、２ｂ、２ｃの３つを用いる場合を例示
したが、４つ以上の基準電圧を与えて更に異なった特性
を実現することも容易に出来る。

次に、第３図は、前記した本発明のＡ／Ｄ変換器を用い
たデジタル／アナログ変換器（以下、Ｄ／Ａ変換器と略
記）の一実施例のブロック図である。この実施例は、−
例として逐次変換型の電圧比較型変換器を示す。

第３図において、Ｄ／Ａ変換器１０は、前記した本発明
のＤ／Ａ変換器であり、これから出力されるアナログ電
圧Ｖｏと変換すべきアナログ入力電圧１３とをコンパレ
ータ回路上２で比較し、制御回路１４およびレジスタ１
１によってＤ／Ａ変換器１０の出力を逐次変え、アナロ
グ入力電圧１３と等しくなったところでレジスタ１１の
データを取り出すと、そのデータがデジタル変換された
データとなる。

なお、Ｄ／Ａ変換器１０として、前記第１図の実施例の
ように二つのアナログ出力４ａ、４ｂを有するものの場
合は、コンパレータ回路１２を２個設け、それぞれに比
較を行なえばよい。

〔発明の効果〕

以上説明してきたように、この発明によれば、３個以上
の基準電圧から多数の基準電位を作る基＄電位発生回路
と、各基準電位を入力し、デジタル入力に応じて各基１
Ｎ！電位中の所定の値を選択してアナログ値として出力
し、かつ、デジタル入力と出力アナログ値との関係が可
変なデコード・スイッチ回路とを備え、上記基準電圧の
値および上記デジタル入力と選択するアナログ値との関
係の少なくとも一方を変えることによってデジタル／ア
ナログ変換の関数を変えることが出来るように構成した
ことにより、デジタル／アナログ間の関数形を比較的自
由に変えられることが可能なり／Ａ変換器を実現するこ
とが出来る。という効果が得られる。そして、本発明の
Ｄ／Ａ変換器をファジィ・コントローラのＡ／Ｄ変換器
内のＤ／Ａ変換器として用いれば、メンバーシップ関数
による変換を容易に行なうことが出来る。という効果が
得られる。

【図面の簡単な説明】

第１図は本発明の一実施例図、第２図はデコード・スイ
ッチ回路の一実施例図、第３図は本発明のＤ／Ａ変換器
を用いたＡ／Ｄ変換器の一実施例のブロック図、第４図
は本発明における変換特性の変化を示す図、第５図はデ
コード・スイッチ回路内におけるアレイの構成を示す図
、第６図は従来のＤ／Ａ変換器の一例図、第７図は従来
のＤ／Ａ変換器における変換特性を示す図である。〈符号の説明〉１・・・基準電位発生回路１ａ、１ｂ、ｌｃ−演算器２ａ、　２ｂ、　２Ｇ・・・外部から与える基準電圧３
・・・デコード・スイッチ回路３ａ・・・変換すべきデジタル入力３ｂ・・・選択信号４ａ、４ｂ・・・変換結果のアナログ出力５ａ、５ｂ、
５ｃｍ基準電圧６８、〜６ａｎ、６ｂ、〜６ｂ、−・・基準電位７・・
・アレイ内のスイッチ８ａ、８ｂ・・・ＭｏＳトランジスタ

Claims

【特許請求の範囲】相互に値の異なる３個以上の基準電圧を入力し、それら
の基準電圧間を抵抗分圧することによって入力した基準
電圧より多くの個数の基準電位を出力する基準電位発生
回路と、該基準電位発生回路から出力される各基準電位を入力し
、アナログ値に変換すべきデジタル入力に応じて上記各
基準電位中の所定の値を選択してアナログ値として出力
し、かつ、上記デジタル入力と選択するアナログ値との
関係を外部からの制御信号に応じ変え得るデコード・ス
イッチ回路と、を備え、上記基準電圧の値および上記デ
ジタル入力と選択するアナログ値との関係の少なくとも
一方を変えることによってデジタル／アナログ変換の関
数を可変にしたことを特徴とするデジタル／アナログ変
換器。