JPH0332137A - 信号伝送装置 - Google Patents

信号伝送装置

Info

Publication number
JPH0332137A
JPH0332137A JP1165721A JP16572189A JPH0332137A JP H0332137 A JPH0332137 A JP H0332137A JP 1165721 A JP1165721 A JP 1165721A JP 16572189 A JP16572189 A JP 16572189A JP H0332137 A JPH0332137 A JP H0332137A
Authority
JP
Japan
Prior art keywords
signal
circuit
transmission
output
duty
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1165721A
Other languages
English (en)
Inventor
Hirokazu Tanaka
田中 裕計
Tetsuji Funaki
船木 哲司
Sadami Umeda
定美 梅田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP1165721A priority Critical patent/JPH0332137A/ja
Publication of JPH0332137A publication Critical patent/JPH0332137A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Dc Digital Transmission (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 ディジタル回路における信号伝送装置に関し、ディジタ
ル回路間における後段への信号の受は渡しに対して、回
路消費電力増加や高速デバイスを要求することなく、回
路の後段に接続される負荷の影響でデユーティ比が変化
することのないディジタル信号伝送装置を提供すること
を目的とし、一定のデユーティを有する送信信号を生成
する送信側回路の出力段に設けられ、該送信信号のレベ
ルエツジに応答してレベルの変化する反転および非反転
信号を生成する伝送信号発生手段と、伝送信号発生手段
の出力が信号伝送路を介して受信側回路に伝送され、該
受信側回路の入力段に設けられて、前記反転および非反
転信号のうちの一方によりセットされ、他方によりリセ
ットされるフリンプフロップ回路とを備え、フリンブフ
ロンブ回路の出力のレベルエツジを前記送信信号のデユ
ーティに対応させて信号の伝送を行うように構成する。
〔産業上の利用分野〕
本発明は、信号伝送装置に係り、詳しくは、デユーティ
比の安定を意図したディジタル回路における信号伝送装
置に関する。
ディジタル回路では2値論理を取る信号を用いて各種の
演算を行うため、パルスのデユーティが極めて大切であ
り、パルスエツジに同期したりデユーティの時間によっ
てタイごングを取ることが多い。
近年のディジタル回路の高速化に伴い、デイタル信号の
パルス幅はどんどん狭くなってきている。
このため、クロック信号などのデユーティのずれが、回
路の安定な動作を妨げる事のないよう、各信号のデユー
ティがずれない回路が要求されている。高速化の要求に
対して通常は、より高速なデバイスを用いたり、回路の
消費電力を増加してスピードアップを図っている。
〔従来の技術〕
従来、2つのディジタル回路間において後段への信号の
受は渡しには、回路の後段に接続される負荷の量に応じ
て信号の立上がり、立下がり時間を制御するようなバッ
ファ回路等を用い、これにより、伝送信号のデユーティ
を維持するようにしている。
〔発明が解決しようとする課題〕
しかしながら、このような従来の信号伝送装置にあって
は、信号のデユーティ比の変化を問題とするクロック信
号やPWM信号などの信号の受は渡しには、回路の後段
に接続される負荷の影響でデユーティ比が変化しないよ
う特別に立上がり、立下がり時間の等しいバッファ回路
等を必要とする構成であるが、通常そのような回路の実
現は困難であるため、扱う信号のパルス幅に対する立上
がり、立下がり時間を共にデユーティに影響を与えない
くらい短くすることで時間差を小さくする方法が一般的
に採られている。ところが、これによると、回路の高速
化のための消費電力の増加やコストの高い高速デバイス
が必要になるといった問題点があった。
そこで本発明は、ディジタル回路間における後段への信
号の受は渡しに対して、回路消費電力増加や高速デバイ
スを要求することなく、回路の後段に接続される負荷の
影響でデユーティ比が変化することのないディジタル信
号伝送装置を提供することを目的としている。
〔課題を解決するための手段〕
本発明による信号伝送装置は上記目的達成のため、一定
のデユーティを有する送信信号を生成する送信側回路の
出力段に設けられ、該送信信号のレベルエツジに応答し
てレベルの変化する反転および非反転信号を生成する伝
送信号発生手段と、伝送信号発生手段の出力が信号伝送
路を介して受信側回路に伝送され、該受信側回路の入力
段に設けられて、前記反転および非反転信号のうちの一
方によりセントされ、他方によりリセ・ノドされるフリ
ソブフロンプ回路とを備え、フリソプフロソプ回路の出
力のレベルエツジを前記送信信号のデユーティに対応さ
せて信号の伝送を行うようにしている。
〔作用〕
本発明では、一定のデユーティを有する送信信号のレベ
ルエツジに応答して伝送信号発生手段が反転および非反
転信号を生成し、これが信号伝送路を介して受信側回路
に伝送され、フリソプフロップ回路は反転および非反転
信号のうちの一方によりセントされ他方によりリセット
されて、その出力のレベルエツジが送信信号のデユーテ
ィに対応したものとなる。
したがって、仮に伝送信号発生手段の立上がり、立下が
り遅延時間の違いにより反転および非反転信号のデユー
ティ比が変化してもフリソブフロノブ回路で元に戻り、
送信信号と同一のデューティの有する信号の伝送が可能
となる。
〔原理説明〕
第1図は本発明の詳細な説明するための回路図である。
図中、lは反転および非反転出力Ql。
Q、を持つディジタル回路(伝送信号発生手段に相当)
であり、一定のデユーティを有する入力信号(伝送信号
〉を生成する送信側回路の出力段に配置され、入力信号
のレベルエツジに応答してレベルの変化する信号Q4.
「を生成する。2は受信側回路の人力段に配置され、セ
ント入力およびリセット人力を持ち出力Q2を出力する
フリップフロップ回路であり、フリップフロップ回路2
は信号伝送回路3を介して伝送される信号Qtによりセ
ントされ、信号Qlによりリセットされて出力Q2を生
成する。
第2図にタイミングチャートを示すように、いま、一定
のデユーティを有する入力信号がディジタル回路1に入
力されると、そのレベルエツジに応答して信号Q、、Q
、が生成され、これが信号伝送回路3を介して受信側に
伝送され、フリップフロップ回路2は信号Qlによりセ
ントされ信号Qlによりリセットされて信号Q2を出力
する。
この場合、信号Q2は信号Qlの立上がりタイミングと
一致して立上がり、かつ、信号酊の立上がりタイごング
と一致して立下がる。したがって、仮にディジ回路図路
lの立上がり、立下がり遅延時間の違いにより信号Q、
、Q、のデユーティ比が変化してもフリップフロップ回
路2では何れも各信号の立上がりタイミングでのみデユ
ーティが決定されるから、結局、元に戻ることとなり、
送信信号である入力信号と同一のデユーティを有する信
号Q2の伝送が可能となる。その結果、ディジタル論理
回路における後段への信号の受は渡しに対して、回路消
費電力の増加や高速デバイスを必要とせずに、回路の後
段に接続される負荷の影響でデユーティ化が変化するこ
とのないディジタル信号伝送を行うことができる。
〔実施例〕
以下、上記原理に基づく本発明の第1実施例について説
明する。第3図は第1実施例の構成図であり、この図に
おいて、11は送信側回路、12は受信側回路、13は
信号伝送路である。送信側回路11は各種の論理演算等
を行って(その部分は図示路)一定のデユーティを有す
る送信信号を生成する(例えば、所定のクロック信号を
生成する)その出力段にディジタル回路1および出カバ
ソファ14.15を有し、送信信号をディジ回路図路l
の入力信号として受は入れて非反転および反転信号を生
成し、これらを信号伝送路13をそれぞれ介して信号X
、、Y、として受信側回路12に伝送する。上記ディジ
タル回路1および出カバソファ14.15は伝送信号発
生手段16を構成している。なお、出力バッファ14.
15は何れも同じ特性のものが用いられ、例えば第4図
に示すようにトランジスタQlおよび抵抗R2からなり
、トランジスタQlのエミッタから出力を取り出す工ξ
ソタホロワ回路が用いられる。
信号伝送路13はベアのラインで構成され、出力バッフ
ァ14.15に対する負荷の影響を極力反転非反転側で
同一になるようにしている。また、信号伝送路13の各
ラインには浮遊容量C,,C,がある。一方、受信側回
路12は一定のデユーティを有する送信信号に基づいて
生成された信号X、、Y。
に応じて再び一定のデユーティの信号Qを生成する伝送
信号受信手段17をその入力段に有し、伝送信号受信手
段17はフリップフロップ回路2および入カバソファ1
8.19により構成される。入力バッファ18.19は
所定のスレシaルドレベルを有し、信号X+、’/+の
レベルを反転させてフリップフロップ回路2に出力し、
フリップフロップ回路2の機能は第1図で説明した場合
と同様であるが、その出力はQである。受信側回路12
は一定デューティを有する出力Qに基づいて各種の論理
演算を行うものである。
以上の構成において、第5図にタイミングチャー4を示
すように、いま、一定のデユーティを有する入力信号が
ディジ回路図路lに入力されると、そのレベルエソジに
応答して非反転および反転信号が生成され、それぞれ出
力バッファ14.15を介して信号X、、Y、として信
号伝送路13を介して受信側回路12に送られる。この
場合、出力バッファ14.15にはエミツタ接地回路が
用いられるが、同回路は、通常、立上がり応答は速いが
、立下がりは遅いという特性をもっている。これは、図
中の遅延時間A、 B (特に、立上がり時間〉として
示される。一方、受信側回路12では入カバソファ18
.19によりそれぞれ信号x、、Y2に対する反転信号
Xz、Yzが生成されてフリソプフロンプ回路2に人力
され、最終的に出力信号Qが生成されて送信側回路11
および受信側回路12間における信号の伝送が行われる
このとき、出カバソファ14.15においては何れも立
上がり応答の特性は等しく、しかもこの立上がり応答に
よって上記出力信号Qのデユーティが決定されるから、
上述の発明の原理説明の場合と同様に入力信号と同一の
デユーティを有する信号Qの伝送が可能となる。また、
温度や電源電圧が変化しても反転および非反転用の出力
バッファ14.15の回路特性は同じように変化するた
め、信号Qでのデユーティ比は変化しない。その結果、
ディジタル論理回路における後段への信号の受は渡しに
対して、回路消費電力の増加や高速デバイスを必要とせ
ずに、回路の後段に接続される負荷の影響でデユーティ
化が変化することのないディジタル信号伝送を行うこと
ができる。
次に、第6〜8図は本発明の第2実施例を示す図であり
、第1実施例と同一構成分には同一番号を付して重複説
明は省略する。第6図に示す構成図において、送信側回
路21の出力段にはディジ回路図路lの他にインバータ
タイプの出力バッファ22.23が設けられており、デ
ィジ回路図路lおよび出カバソファ22.23は伝送信
号発生手段24を構成している。出力バッファ22.2
3は第1実施例に比べて反転信号を出力する点が異なり
、例えば第7図に示すようにトランジスタQ2および抵
抗R2からなるエミッタ接地回路が用いられる。その他
は第1実施例と同様である。
したがって、本実施例では第8図にタイミングチャート
を示すように信号X、、Y、の立下がり時間が共に同じ
であることから、この立下がり応答によってフリソプフ
ロソプ回路2の出力信号Qのデユーティが決定され、第
1実施例と同様の効果を得ることができる。
なお、上述の実施例では、出カバソファや入カバソファ
回路を用いたが、これらは反転および非反転出力を持つ
ディジタル回路やフリフブフロソプ回路に対して補助的
な役割をするものであり、特になくてもよく、複数段あ
ってもかまわない。
また、フリソプフロップ回路のセット・リセットのどち
らに反転および非反転の出力を接続しても効果は同じで
ある。伝送する信号も、繰り返しでなくランダムでも有
効である。
さらに、本発明の適用はIC内部の回路間から機器と機
器との信号伝送まで幅広く可能である。
〔発明の効果〕
本発明によれば、ディジタル回路時間における後段への
信号の受は渡しに対して、回路消費電力増加や高速デバ
イスを必要とすることなく、回路の後段に接続される負
荷の影響を排除してデユーティ比の安定したディジタル
信号の伝送を行うことができる。
【図面の簡単な説明】
第1.2図は本発明の詳細な説明する図であり、第1図
はその回路図、 第2図はその作用を説明するタイミングチャート、 第3〜5図は本発明に係る信号伝送装置の第1実施例を
示す図であり、 第3図はその構成図、 第4図はその出カバソファの回路図、 第5図はその作用を説明するタイミングチャート、 第6〜8図は本発明に係る信号伝送装置の第2実施例を
示す図であり、 第6図はその構成図、 第7図はその出カバソファの回路図、 第8図はその作用を説明するタイミングチャートである
。 1・・・・・・ディジタル回路(伝送信号発生手段)2
・・・・・・フリフブフロン7’ 回iW、3.13・
・・・・・信号伝送回路、 11.21・・・・・・送信側回路、 12・・・・・・受信側回路、 I4.15.22.23・・・・・・出カバソファ、1
6.24・・・・・・伝送信号発生手段、17・・・・
・・伝送信号受信手段、 18.19・・・・・・入カバソファ。 べ に!?ぺC蝋へ 第1実施例の出カバソファの回路図 第4図 第2実施例の出力バッファの匡 第 図 出力 1路図

Claims (1)

  1. 【特許請求の範囲】 一定のデューティを有する送信信号を生成する送信側回
    路の出力段に設けられ、 該送信信号のレベルエッジに応答してレベルの変化する
    反転および非反転信号を生成する伝送信号発生手段と、 伝送信号発生手段の出力が信号伝送路を介して受信側回
    路に伝送され、 該受信側回路の入力段に設けられて、 前記反転および非反転信号のうちの一方によりセットさ
    れ、他方によりリセットされるフリップフロップ回路と
    を備え、 フリップフロップ回路の出力のレベルエッジを前記送信
    信号のデューティに対応させて信号の伝送を行うように
    したことを特徴とする信号伝送装置。
JP1165721A 1989-06-28 1989-06-28 信号伝送装置 Pending JPH0332137A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1165721A JPH0332137A (ja) 1989-06-28 1989-06-28 信号伝送装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1165721A JPH0332137A (ja) 1989-06-28 1989-06-28 信号伝送装置

Publications (1)

Publication Number Publication Date
JPH0332137A true JPH0332137A (ja) 1991-02-12

Family

ID=15817809

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1165721A Pending JPH0332137A (ja) 1989-06-28 1989-06-28 信号伝送装置

Country Status (1)

Country Link
JP (1) JPH0332137A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007267096A (ja) * 2006-03-29 2007-10-11 Ntt Electornics Corp 信号伝達回路
WO2011021357A1 (ja) * 2009-08-17 2011-02-24 パナソニック株式会社 データ受信回路
DE102013214888B4 (de) 2012-07-31 2022-11-24 Denso Corporation Transceiver zur seriellen Datenkommunikation mit einem PWM-codierten Signal und Datenkommunikationssystem

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007267096A (ja) * 2006-03-29 2007-10-11 Ntt Electornics Corp 信号伝達回路
WO2011021357A1 (ja) * 2009-08-17 2011-02-24 パナソニック株式会社 データ受信回路
DE102013214888B4 (de) 2012-07-31 2022-11-24 Denso Corporation Transceiver zur seriellen Datenkommunikation mit einem PWM-codierten Signal und Datenkommunikationssystem

Similar Documents

Publication Publication Date Title
US5731715A (en) Glitch-free clock enable circuit
US4628216A (en) Merging of logic function circuits to ECL latch or flip-flop circuit
US4797576A (en) Flip-flop circuit with short propagation delay
US5426380A (en) High speed processing flip-flop
US6732066B2 (en) Method of determining static flip-flop setup and hold times
US5327019A (en) Double edge single data flip-flop circuitry
US5448597A (en) Clock signal switching circuit
US5767718A (en) High speed conditional synchronous one shot circuit
US4334157A (en) Data latch with enable signal gating
US4988892A (en) Method and circuit for generating dependent clock signals
US5140180A (en) High speed cmos flip-flop employing clocked tristate inverters
JPH0332137A (ja) 信号伝送装置
JP2831788B2 (ja) フリップフロップ回路
US6194938B1 (en) Synchronous integrated clock circuit
JPH0614609B2 (ja) 論理ゲ−ト・アレイ
EP0445880B1 (en) Write-acknowledge circuit comprising a write detector and a bistable element for four-phase handshake signalling
US4943744A (en) Differentiating logical circuit for asynchronous systems
KR100249019B1 (ko) 주파수 분주회로
KR0157880B1 (ko) 클럭 스큐 제거장치
KR0184153B1 (ko) 주파수 분주 회로
KR100245080B1 (ko) 디 플립-플롭 회로
JPH04105412A (ja) フリップフロップ
JPS6116615A (ja) 位相同期回路
JPH02125356A (ja) 双方向性バッファ回路
KR100541802B1 (ko) 반도체 칩 및 이 칩들을 구비한 시스템