JPH0329515A - Rectangular wave signal generating circuit - Google Patents
Rectangular wave signal generating circuitInfo
- Publication number
- JPH0329515A JPH0329515A JP1164462A JP16446289A JPH0329515A JP H0329515 A JPH0329515 A JP H0329515A JP 1164462 A JP1164462 A JP 1164462A JP 16446289 A JP16446289 A JP 16446289A JP H0329515 A JPH0329515 A JP H0329515A
- Authority
- JP
- Japan
- Prior art keywords
- counter
- signal
- rectangular wave
- frequency
- clock signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 3
- 230000001010 compromised effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
Description
【発明の詳細な説明】
（ａ）産業上の利用分野
この発明はリモートコントロール送信機などに用いられ
る矩形波信号発生回路に関する。DETAILED DESCRIPTION OF THE INVENTION (a) Field of Industrial Application This invention relates to a rectangular wave signal generating circuit used in remote control transmitters and the like.
（ｂｌ従来の技術
従来、例えば赤外線を用いたリモートコントロール装置
において、送信機は、押しボタンスイッチなどの操作に
応じて、特定のキャリア周波数で赤外線発光ダイオード
を駆動するとともに、送信すべきコードデータに応じて
出力を断続して赤外線パルス信号列を発生するように構
威されている前記キャリア周波数としては、例えば４０
ｋＨｚ，３７．９ｋＨｚ，３６．７ｋ｝Ｉｚなどメーカ
ー毎あるいはセント毎に異なったキャリア周波数が採択
されている。このように所定周波数の矩形波信号を扱う
制御回路は、例えばリモートコントロール送信機用ＩＣ
など専用のＩＣを除いて、一般にマイクロコンピュータ
によって演算および信号処理が行われ、前記キャリア信
号のような所定の矩形波｛ｔ号はマイクロコンピュータ
のシステムクロックを整数分周することによって作威さ
れている．例えば、４０ｋＨｚの矩形波信号を用いる場
合にはシステムクロックを４８０ｋＨｚとし、これをｌ
／１２分周することにより発生させ、３７．９ｋＨｚの
矩形波信号を用いる場合には、システムクロックを４５
５ｋＨｚとし、これを１／１２分周することによって発
生させ、また３６．７ｋＨｚの矩形波信号を用いる場合
には、システムクロックを４ ４ ０ ｋＨｚとし、こ
れを１／１ ２分周することによって発生させている．
ｆｃ）発明が解決しようとする課題
例えば、前述の赤外線リモートコントロール装置におい
て、送信機用１チップマイクロコンピュータは、各セッ
トメーカーが採用している複数のキャリア周波数の何れ
にも対応できるようにすることが重要である。このこと
は同一品種のＬＳＩを大量生産することによってコスト
ダウンする場合、また、同一のリモコン送信機を用いて
複数のセットをコントロールする場合に必要となる．と
ころが、一般に、システムクロック信号を分周すること
によって所定周波数の矩形波信号を作威する装置におい
ては、矩形波の周波数はシステムクロック信号の周波数
と分周比によってのみ定まり、周波数が近接していて、
且つ異なる周波数信号を発生させる、といったことはで
きなかった．すなわち、一つの目的とする周波数を実現
するようシステムクロックを決定した時点で、他に実現
することのできる周波数が決定してしまうため、飛び飛
びの周波数しか発生させることができなかった。すなわ
ち、単一のシステムクロックで実現することのできる２
つの矩形波信号の周波数の比は、最も近接させてもｎ
： ｎ＋１ （ｎ＝１． ２３，・・・）である。(bl Conventional Technology) Conventionally, for example, in a remote control device using infrared rays, a transmitter drives an infrared light emitting diode at a specific carrier frequency in response to the operation of a push button switch, etc., and transmits code data to be transmitted. For example, the carrier frequency is configured to generate an infrared pulse signal train by intermittent output depending on the frequency.
Different carrier frequencies are adopted for each manufacturer or cent, such as kHz, 37.9kHz, 36.7k}Iz. A control circuit that handles a rectangular wave signal of a predetermined frequency is, for example, an IC for a remote control transmitter.
Arithmetic operations and signal processing are generally performed by a microcomputer, except for dedicated ICs such as the above, and a predetermined rectangular wave like the carrier signal {t is generated by dividing the microcomputer's system clock by an integer. There is. For example, when using a 40kHz square wave signal, the system clock is set to 480kHz, and this
When using a 37.9kHz square wave signal generated by dividing the frequency by /12, the system clock should be
When using a 36.7kHz rectangular wave signal, the system clock is set to 440 kHz and is generated by dividing the frequency by 1/12. It is occurring.
fc) Problem to be solved by the invention For example, in the above-mentioned infrared remote control device, the one-chip microcomputer for the transmitter should be able to support any of the plurality of carrier frequencies adopted by each set manufacturer. is important. This is necessary when reducing costs by mass producing LSIs of the same type, and when controlling multiple sets using the same remote control transmitter. However, in general, in devices that generate a rectangular wave signal of a predetermined frequency by dividing the system clock signal, the frequency of the rectangular wave is determined only by the frequency of the system clock signal and the division ratio, and if the frequencies are close to each other, hand,
Furthermore, it was not possible to generate different frequency signals. In other words, once a system clock is determined to achieve one desired frequency, other frequencies that can be achieved are determined, so only discrete frequencies can be generated. In other words, two clocks can be realized using a single system clock.
The frequency ratio of two rectangular wave signals is n
: n+1 (n=1.23,...).
たとえば、一般的なリモートコントロール送信機に用い
られるクロック周波数は４００〜５００ｋＨｚであり、
キャリア周波数は３０〜４０ｋＨｚであるので、一例と
してクロック周波数を４４０ｋＨｚとし、これを１／１
１に分周すると４０ｋＨｚ，１／１２分周すると３６．
７ｋｌ｛ｚが得られるが、例えば３７．９ｋＨｚなどの
近接した他の周波数のキャリア信号を得ることは出来な
かった．
そこで、従来は、例えばシステムクロックの周波数を２
ＭＨｚや４ＭＨｚなどの高い周波数にし、このクロック
周波数を基に整数分周して所定周波数のキャリア信号を
発生させていた。For example, the clock frequency used in a typical remote control transmitter is 400-500kHz;
Since the carrier frequency is 30 to 40kHz, as an example, the clock frequency is set to 440kHz, and this is reduced to 1/1.
When frequency is divided by 1, it is 40kHz, and when frequency is divided by 1/12, it is 36.
7kl{z, but it was not possible to obtain carrier signals of other nearby frequencies, such as 37.9kHz. Therefore, conventionally, for example, the frequency of the system clock was changed to 2.
A high frequency such as MHz or 4 MHz is used, and the frequency is divided by an integer based on this clock frequency to generate a carrier signal of a predetermined frequency.
しかしながら、このようにシステムクロック周波数を高
くすれば、その周波数に略比例して消費電流も増大する
ため、電池の寿命が短くなり、また、従来通りの寿命を
確保しようとすると、大容量の電池が必要となり、リモ
コン送信機全体が大型化する。さらに、高いクロック周
波数で作動する高価なｌチップマイクロコンピュータを
用いなければならず、装置全体がコスト高になるという
問題があった。However, if the system clock frequency is increased in this way, the current consumption will also increase in proportion to the frequency, which will shorten the battery life. , which increases the size of the entire remote control transmitter. Furthermore, an expensive L-chip microcomputer that operates at a high clock frequency must be used, which increases the cost of the entire device.
この発明の目的は、システムクロック周波数を特に高く
することなく、周波数の近接する複数種の矩形波信号を
発生させるようにして、前記従来の問題点を解消した、
矩形波信号発生回路を提供することにある。An object of the present invention is to solve the above-mentioned conventional problems by generating multiple types of rectangular wave signals with close frequencies without particularly increasing the system clock frequency.
An object of the present invention is to provide a rectangular wave signal generation circuit.
（ｄ１課題を解決するための手段
この発明の矩形波信号発生回路は、クロック信号をカウ
ントし、そのカウント値が第１の値になったときラッチ
回路をリセットまたはセットし、第２の値になったとき
前記ラッチ回路をセットまたはリセットするカウンタと
、
このカウンタが第２の値になった後、前記カウンタをリ
セットするリセット回路と、
前記カウンタのリセット毎にカウンタに対するクロック
信号を反転させるクロック反転回路とを設けてなり、前
記ラッチ回路から矩形波信号を出力することを特徴とし
ている。(Means for Solving Problem d1) The rectangular wave signal generation circuit of the present invention counts clock signals, and when the count value reaches a first value, resets or sets a latch circuit, and sets the clock signal to a second value. a counter that sets or resets the latch circuit when the counter reaches a second value; a reset circuit that resets the counter after the counter reaches a second value; and a clock inverter that inverts a clock signal for the counter each time the counter is reset. The latch circuit is characterized in that a rectangular wave signal is output from the latch circuit.
（ｅ）作用
この発明の矩形波信号発生回路においては、カウンタが
クロック信号をカウントし、そのカウント値が第１の値
になったときラッチ回路がリセットまたはセントされ、
カウント値が第２の値になったときラッチ回路がセット
またはリセットされる。このカウンタは、その内容が第
２の値になった後、リセット回路によってリセットされ
る。従って、このカウンタとラッチ回路によって分周回
路が構戒される。但し、このカウンタはリセットされる
毎にクロフク反転回路によって、カウン・タに対するク
ロック信号が反転される。このように、カウンタの内容
がリセットされる毎にカウンタに対するクロック信号の
極性が反転されることにより、カウンタの内容が第１の
値になってから、再び第１の値になるまでの周期が半ク
ロック（クロック信号の半周期）を含む繰り返し周期と
なる。従ってラッチ回路からはクロフク信号が１／２（
０．５）を含む分周比で分周された矩形波信号として出
力される。(e) Operation In the rectangular wave signal generation circuit of the present invention, the counter counts the clock signal, and when the count value reaches the first value, the latch circuit is reset or set;
The latch circuit is set or reset when the count value reaches a second value. This counter is reset by a reset circuit after its content reaches the second value. Therefore, the frequency dividing circuit is compromised by this counter and latch circuit. However, each time this counter is reset, the clock signal for the counter is inverted by the clock inverting circuit. In this way, each time the contents of the counter are reset, the polarity of the clock signal to the counter is inverted, so that the period from when the contents of the counter becomes the first value until it becomes the first value again is shortened. The repetition period includes a half clock (half period of the clock signal). Therefore, the clock signal from the latch circuit is 1/2 (
The signal is output as a rectangular wave signal whose frequency is divided by a frequency division ratio including 0.5).
このように整数分周に限らず０．５を含む分周比でクロ
ック信号を分周することによって、周波数の近接した複
数種の矩形波信号を、比較的低周波の同一のクロック信
号から得ることができる。In this way, by dividing the clock signal not only by integer frequency division but also by a division ratio including 0.5, multiple types of rectangular wave signals with close frequencies can be obtained from the same relatively low frequency clock signal. be able to.
（ｆ）実施例
この発明の第１の実施例である矩形波信号発生回路の回
路およびタイξングチャートを第１図および第２図に示
す。(f) Embodiment A circuit and timing chart of a rectangular wave signal generating circuit according to a first embodiment of the present invention are shown in FIGS. 1 and 2.
第１図においてカウンタ１は、例えば４ビットのパイナ
リーカウンタと、その内容が特定値に等しくなったこと
を検出する２つのデコーダからなり、カウンタ１に対す
るクロック信号ＣＣの立ち上がりでその内容をカウント
アンプし、内容が“４″になったときａ、′１０”にな
ったときｂの信号をそれぞれ出力する．また、信号ＲＥ
Ｓが“Ｈ″のときリセットされる．ＥＸ−ＯＲゲート２
は信号ｅの状態によってクロック信号ＣＬＫの極性を反
転して、カウンタ１に対しクロック信号ＣＣを与える．
Ｔ型フリップフロップ３は信号ＲＥＳが“Ｈ”になる毎
に信号ｅの状態を反転させる．インバータ４はカウンタ
１に対するクロフク信号ＣＣの反転信号をＤ型フリップ
フロソプ５に対するクロック信号として与える。Ｄ型フ
リップフロップ５は信号ｂの状態をカウンタｌに対する
クロック信号ＣＣの立ち下がりから次の立ち下がりまで
保持して信号ＲＥＳを出力する。フリップフロップ６は
信号ＲＥＳが“Ｈ ｎのときセットされ、信号ａが“Ｈ
″のときリセットされ、その状態を矩形波信号ＣＡＲと
して出力する．
以上に示した回路のタイミングチャートを第２図に示す
。最初、カウンタｌの内容がＯ、フリソブフロップ３及
び５がリセット状態、フリップフロップ６がセット状態
であるものとする．従ってクロック信号ＣＬＫと同極性
のクロック信号ＣＣがカウンタ１に与えられ、カウンタ
ｌはＯからカウントアンプを始める。カウンタ１の内容
が“４”となったとき信号ａが“Ｈ”になる．これによ
りフリフブフロップ６がリセットされて矩形波信号ＣＡ
Ｒが“Ｌ″レベルとなる。その後、カウンタ１の内容が
“１０”になったとき、信号ｂが“Ｈ”になる。その後
、カウンタ１に対するクロック信号ＣＣが立ち下がった
ときＤ型フリップフロフプ５に対するクロック信号が立
ち上がるため、フリップフロフブ５がセットされ、信号
ＲＥＳが゛Ｈ”になる。これによりフリップフロップ６
がセットされ、クロック信号ＣＡＲが“Ｈ“レベルとな
る。また、カウンタｌがリセットされ、さらにＴ型フリ
ップフロソブ３の状態が反転（セット）されて信号ｅが
゛Ｈ”レベルとなる．従って以降はＴ型フリップフロッ
プ３の状態が反転されるまで、クロック信号ＣＬＫの極
性が反転されたクロック信号ＣＣがカウンタ１に与えら
れる．このときカウンタ１はすでにリセットされて信号
ｂが“Ｌ”であるため、その後のクロック信号ＣＣの立
ち下がりタイミングでＤ型フリップフロソブ５がリセッ
トされて、信号ＲＥＳが“Ｌ″となり、カウンタ１のリ
セットが解除される。その後、カウンタ１の内容が″４
″となったとき信号ａによりフリップフロップ６がリセ
ットされ、矩形波信号ＣＡＲが″Ｌ”レベルとなる．そ
の後、カウンタｌの内容が“１０゛となったとき信号ｂ
が“Ｈ”となり、カウンタ１に対するクロック信号ＣＣ
の立ち下がりタイξングでＤ型フリップフロップ５がセ
ットされ、信号ＲＥＳが′Ｈ″となる。これによりフリ
フプフロソプ６がセットされ、矩形波信号ＣＡＲが再び
″Ｈ”レベルとなる。また、信号ＲＥＳによりカウンタ
１がリセットされ、さらにＴ型フリッププロップ３の状
態が反転（リセット）される．このときすてにカウンタ
ｌがリセットされて信号ｂが“Ｌ”であるため、その後
のクロック信号ＣＣの立ち下がりタイミングでＤ型フリ
ップフロンブ５がリセットされる．このときの状態は第
２図に示した最初の状態と同一であり、以降第２図中Ｔ
で示す周期を繰り返す．第１図に示した矩形波信号発生
回路は第２図のタイミングチャートから明らかなように
、フリンプフロフプ６が信号ａによりリセットされてか
ら６．５クロックの後、信号ＲＥＳによりセントされ、
セットされてから４クロックの後再び信号ａによりリセ
ットされる．従って矩形波信号のｌｌｉｌ期は１０．５
クロックとなり、回路全体として１／１０．５の分周比
で分周することになる．この発明の第２の実施例に係る
矩形波信号発生回路の回路図およびそのタイミングチャ
ートを第３図および第４図に示す．
第ｌ図に示した例と異なる点は、フリンブフロン１６が
カウンタｌの出力信号ｂによりセントされるように構威
した点である．従って、第４図に示すタイミングチャー
トから明らかなように、カウンタｌの内容が“１０″と
なったとき信号ｂが“Ｈ”になると同時にフリップフロ
ップ６がセットされ、矩形波信号ＣＡＲが″Ｈ”レベル
となる．その他の動作タイミングは第２図を用いて説明
した内容と同様である．第３図に示した回路の場合、カ
ウンタ１の内容が“゜４”となってから“１０”になる
までの期間フリフプフロップ６がリセット状態となり、
その後カウンタ１の内容が再び“４”となるまでフリッ
プフロップ６がセント状態であるため、６クロックの“
Ｌ″レベル区間と４．５クロックの“Ｈ”レベル区間と
を周期とする矩形波信号が得られる．
なお、第１図および第３図に示した回路で、信号ａは矩
形波信号ＣＡＲの“Ｈ″レベル区間の時間を定め、信号
ｂは矩形波信号ＣＡＲの立ち上がりから次の立ち上がり
までの時間を定めるため、これらの信号の発生タイミン
グを適宜選択することによってデエーティ比および分周
比を変更することができる．また、Ｔ型フリップフロッ
プ３の状態に拘らず、信号ｅを１Ｈ”または“Ｌ”に固
定することによって、整数分周（第１図または第３図の
例で信号ｅを固定すれば、１／１１分周）にすることが
できる。このような矩形波信号発生回路をｌチップマイ
クロコンピュータ内に設け、信号ａ， ｂおよびｅの
発生条件をコントロールレジスタの内容によって設定す
るよう回路を構戒することもできる。In FIG. 1, counter 1 consists of, for example, a 4-bit pinary counter and two decoders that detect when its contents become equal to a specific value. When the content becomes "4", the signal a is output, and when the content becomes '10', the signal b is output. Also, the signal RE
It is reset when S is “H”. EX-OR gate 2
inverts the polarity of the clock signal CLK depending on the state of the signal e and supplies the clock signal CC to the counter 1.
The T-type flip-flop 3 inverts the state of the signal e every time the signal RES becomes "H". Inverter 4 provides an inverted signal of clock signal CC to counter 1 as a clock signal to D-type flip-flop 5. The D-type flip-flop 5 holds the state of the signal b from the falling edge of the clock signal CC to the counter l until the next falling edge, and outputs the signal RES. The flip-flop 6 is set when the signal RES is “Hn” and the signal “a” is “Hn”.
'', the state is output as a rectangular wave signal CAR. A timing chart of the circuit shown above is shown in FIG. Assume that counter 6 is in the set state.Therefore, clock signal CC of the same polarity as clock signal CLK is given to counter 1, and counter l starts counting amplifier from O.The content of counter 1 becomes "4". When the signal a becomes “H”, the flip-flop 6 is reset and the rectangular wave signal CA
R becomes "L" level. Thereafter, when the content of counter 1 becomes "10", signal b becomes "H". Thereafter, when the clock signal CC for the counter 1 falls, the clock signal for the D-type flip-flop 5 rises, so the flip-flop 5 is set and the signal RES becomes "H".
is set, and the clock signal CAR becomes "H" level. Further, the counter l is reset, and the state of the T-type flip-flop 3 is inverted (set), and the signal e becomes "H" level.Therefore, from then on, until the state of the T-type flip-flop 3 is inverted, A clock signal CC with the polarity of the clock signal CLK inverted is given to the counter 1. At this time, the counter 1 has already been reset and the signal b is "L", so the clock signal CC becomes D-type at the subsequent fall timing of the clock signal CC. The flip-flop 5 is reset, the signal RES becomes "L", and the reset of the counter 1 is released.Then, the contents of the counter 1 become "4".
'', the flip-flop 6 is reset by the signal a, and the rectangular wave signal CAR becomes ``L'' level.Thereafter, when the content of the counter l becomes ``10'', the signal b
becomes “H”, and the clock signal CC for counter 1
The D-type flip-flop 5 is set at the falling edge of ξ, and the signal RES becomes 'H'. This sets the flip-flop 6, and the rectangular wave signal CAR becomes 'H' level again. The counter 1 is reset, and the state of the T-type flip-flop 3 is inverted (reset).At this time, the counter l has already been reset and the signal b is "L", so the subsequent clock signal CC is The D-type flip-flop 5 is reset at the falling timing.The state at this time is the same as the initial state shown in FIG.
Repeat the cycle shown in . As is clear from the timing chart of FIG. 2, the rectangular wave signal generation circuit shown in FIG.
After being set, it is reset again by signal a four clocks later. Therefore, the llil period of the square wave signal is 10.5
This becomes the clock, and the frequency of the entire circuit is divided at a division ratio of 1/10.5. A circuit diagram and a timing chart thereof of a rectangular wave signal generation circuit according to a second embodiment of the present invention are shown in FIGS. 3 and 4. The difference from the example shown in FIG. 1 is that the frimbufron 16 is arranged to be sent by the output signal b of the counter 1. Therefore, as is clear from the timing chart shown in FIG. ``The level. Other operation timings are the same as those explained using Fig. 2. In the case of the circuit shown in FIG. 3, the flip-flop 6 is in the reset state during the period from when the content of the counter 1 becomes "°4" until it becomes "10".
After that, flip-flop 6 remains in the cent state until the contents of counter 1 become "4" again, so 6 clocks of "
A rectangular wave signal whose period is an "L" level interval and an "H" level interval of 4.5 clocks is obtained. In the circuits shown in Figs. 1 and 3, the signal a is the rectangular wave signal CAR. The time of the "H" level section is determined, and the signal b determines the time from the rise of the square wave signal CAR to the next rise, so the duty ratio and frequency division ratio can be changed by appropriately selecting the generation timing of these signals. In addition, by fixing the signal e to 1H or 1L regardless of the state of the T-type flip-flop 3, it is possible to divide the signal e by an integer (in the example of FIG. If fixed, the frequency can be divided by 1/11). It is also possible to provide such a rectangular wave signal generating circuit in an l-chip microcomputer, and configure the circuit so that the conditions for generating the signals a, b, and e are set by the contents of the control register.
このようなｌチップマイクロコンピュータを例えば、前
述した例のように赤外線リモートコントロール装置の送
信機に用いる場合、クロフク信号の周波数を例えば４４
０ｋＨｚとし、これを１／１１分周することによって４
０ｋＨｚのキャリア信号を発生させ、１７１２分周する
ことによって３６．７ｋＨｚのキャリア信号を発生させ
、さらに１／１１．５分周することによって３８ｋＨｚ
にごく近接した周波数のキャリア信号を発生させること
ができる．
（０発明の効果
この発明によれば、システムクロック周波数を特に高め
ることなく、近接する周波数で数種類の矩形波信号を発
生させることができる．このため、例えば赤外線リモコ
ン送信機のコントローラに適用することによって、キャ
リア周波数の異なる信号形式にも対応させることができ
、しかも消費電流の少ない小型で安価な装置を構戒する
ことができるようになる．For example, when such an l-chip microcomputer is used as a transmitter of an infrared remote control device as in the example described above, the frequency of the black signal is set to 44, for example.
By setting it to 0kHz and dividing it by 1/11, it becomes 4
Generate a 0kHz carrier signal, divide the frequency by 1712 to generate a 36.7kHz carrier signal, and further divide the frequency by 1/11.5 to generate a 38kHz carrier signal.
It is possible to generate a carrier signal with a frequency very close to the . (0) Effects of the Invention According to the present invention, it is possible to generate several types of rectangular wave signals at adjacent frequencies without particularly increasing the system clock frequency. Therefore, it can be applied to, for example, a controller of an infrared remote control transmitter. This makes it possible to create a small, inexpensive device that can handle signal formats with different carrier frequencies and consumes less current.
第１図はこの発明の第１の実施例に係る矩形波信号発生
回路の回路図、第２図はその各部のタイミングチャート
である。第３図はこの発明の第２の実施例に係る矩形波
信号発生回路の回路図、第４図はその各部のタイミング
チャートである。
１一カウンタ、
２−ＥＸ−ＯＲゲート、
３−Ｔ型フリップフロップ、
（２＋３）一クロック反転回路、
５−Ｄ型フリップフロップ、
６−フ／７プフロップ（ラッチ回路）。FIG. 1 is a circuit diagram of a rectangular wave signal generating circuit according to a first embodiment of the present invention, and FIG. 2 is a timing chart of each part thereof. FIG. 3 is a circuit diagram of a rectangular wave signal generating circuit according to a second embodiment of the present invention, and FIG. 4 is a timing chart of each part thereof. 1-counter, 2-EX-OR gate, 3-T type flip-flop, (2+3) one clock inversion circuit, 5-D type flip-flop, 6-f/7 flip-flop (latch circuit).
Claims (1)
１の値になったときラッチ回路をリセットまたはセット
し、第２の値になったとき前記ラッチ回路をセットまた
はリセットするカウンタと、このカウンタが第２の値に
なった後、前記カウンタをリセットするリセット回路と
、 前記カウンタのリセット毎にカウンタに対するクロック
信号を反転させるクロック反転回路とを設けてなり、前
記ラッチ回路から矩形波信号を出力する矩形波信号発生
回路。(1) A counter that counts clock signals, resets or sets a latch circuit when the count value reaches a first value, and sets or resets the latch circuit when the count value reaches a second value, and this counter a reset circuit that resets the counter after reaching a second value; and a clock inversion circuit that inverts a clock signal for the counter each time the counter is reset, and outputs a rectangular wave signal from the latch circuit. A square wave signal generation circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1164462A JPH0329515A (en) | 1989-06-27 | 1989-06-27 | Rectangular wave signal generating circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1164462A JPH0329515A (en) | 1989-06-27 | 1989-06-27 | Rectangular wave signal generating circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0329515A true JPH0329515A (en) | 1991-02-07 |
Family
ID=15793634
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1164462A Pending JPH0329515A (en) | 1989-06-27 | 1989-06-27 | Rectangular wave signal generating circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0329515A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003042314A (en) * | 2001-07-31 | 2003-02-13 | Fujikin Inc | Diaphragm valve |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62252215A (en) * | 1986-04-24 | 1987-11-04 | Sony Corp | Frequency step-down circuit |
| JPS6330030B2 (en) * | 1981-04-21 | 1988-06-16 | Yamaha Motor Co Ltd |
-
1989
- 1989-06-27 JP JP1164462A patent/JPH0329515A/en active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6330030B2 (en) * | 1981-04-21 | 1988-06-16 | Yamaha Motor Co Ltd | |
| JPS62252215A (en) * | 1986-04-24 | 1987-11-04 | Sony Corp | Frequency step-down circuit |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003042314A (en) * | 2001-07-31 | 2003-02-13 | Fujikin Inc | Diaphragm valve |
| JP4700234B2 (en) * | 2001-07-31 | 2011-06-15 | 株式会社フジキン | Diaphragm valve |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5293628A (en) | Data processing system which generates a waveform with improved pulse width resolution | |
| JPS6344872Y2 (en) | ||
| JPH0329515A (en) | Rectangular wave signal generating circuit | |
| US6822499B2 (en) | Clock modulating circuit | |
| JPH1198007A (en) | Frequency divider | |
| JP2572448B2 (en) | Square wave signal generator | |
| JPH0326573B2 (en) | ||
| JPS5855784A (en) | Time tone detector | |
| JPS6233394Y2 (en) | ||
| KR0183798B1 (en) | Carrier generator of remocon | |
| JPH0246208Y2 (en) | ||
| JPS61176208A (en) | Generating circuit for pwm signal | |
| JPS6398213A (en) | Power-on reset circuit | |
| SU713268A1 (en) | Radiolocator image scanning device | |
| RU1790032C (en) | Device for conversion of serial to parallel code | |
| JPH02200005A (en) | Generator for variable counting pulse signal | |
| JPS6259877A (en) | Variable period pulse signal generating device | |
| JP2658126B2 (en) | Input frequency generator | |
| JPS6241600Y2 (en) | ||
| JPH0221718A (en) | Pulse generator | |
| JPH02288796A (en) | Integrated circuit for remote control transmission | |
| JPH03165616A (en) | One-shot multivibrator circuit | |
| JPS6361963A (en) | Delay time measuring circuit | |
| JPH075279A (en) | Timer circuit | |
| JPH10243473A (en) | Changeover device for device |