JPH03292539A - Mpu搭載プリント板の障害試験方式 - Google Patents

Mpu搭載プリント板の障害試験方式

Info

Publication number
JPH03292539A
JPH03292539A JP2095534A JP9553490A JPH03292539A JP H03292539 A JPH03292539 A JP H03292539A JP 2095534 A JP2095534 A JP 2095534A JP 9553490 A JP9553490 A JP 9553490A JP H03292539 A JPH03292539 A JP H03292539A
Authority
JP
Japan
Prior art keywords
bus
printed board
control input
address
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2095534A
Other languages
English (en)
Inventor
Noboru Horiguchi
昇 堀口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2095534A priority Critical patent/JPH03292539A/ja
Publication of JPH03292539A publication Critical patent/JPH03292539A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔目 次〕 概要 産業上の利用分野 従来の技術と発明が解決しようとする課題課題を解決す
るための手段 作用 実施例 発明の効果 〔概要〕 マイクロプロセッサ(MPU)が搭載されたプリント板
の、該マイクロプロセッサ(MPU)の搭載ソヶットに
、デバッグツールを接続して、プリント板の障害を試験
する方式に関し、 プリント板側のアドレスバス、データバス、その他の制
御入力ピンに存在している「ショート」「断」障害に起
因して、デバッグツール自身が立ち上がることができず
、被試験プリント板を試験することができない問題を解
消することを目的とし、 該デバッグツールのアドレスバス、データバス。
その他の制御入力ピンを、該試験のスタート時にはプリ
ント板に出力することを抑止し、該試験運用時には、該
アドレスバス、データバス、その他の制御入力ピンをプ
リント板に出力する機構を備えたバスバッファを設けて
、試験スタート時には、デバッグツール内のアドレスバ
ス、データバス。
制御入力ピンを用いて、該デバッグツールの試験プログ
ラムを立ち上げ、通常の試験時には、該立ち上がったデ
バッグツールからプリント板のアドレスバス、データバ
ス、制御入力ピンにアドレス。
データ、制御入力信号を出力して、該プリント板を試験
するように構成する。
〔産業上の利用分野〕
本発明は、マイクロプロセッサ(MPU)が搭載された
プリント板の、該マイクロプロセッサ(MPU)の搭載
ソケットに、デバッグツールを接続して、プリント板の
障害を試験する方式に関する。
最近の半導体技術の進歩に伴い、各種機能を備えたマイ
クロプロセッサ(MPU)が開発され、該各種のマイク
ロプロセッサ(MPU)を搭載したプリント板が、各種
の電子装置に用いられるようになってきた。
該マイクロプロセッサ(MPU)には、8ビツト16ビ
ツト32ビツト等多品種があり、これらのマイクロプロ
セッサ(MPU)を搭載したプリント板の障害調査には
、通常、市販のデバッグツールが使用される。
この場合、試験対象のプリント板の該マイクロプロセッ
サ(MPU)が挿入されているソケットから、該マイク
ロプロセッサ(MPU)を外し、そこに、該市販のデバ
ッグツールを接続して、該デバッグツールのマイクロプ
ロセッサ(MPU)を、プリント板側のマイクロプロセ
ッサ(MPU)に見立てて、該プリント板のアドレスバ
ス、データバス、制御入力ピンに、アドレス、データ、
制御入力信号を出力して、該プリント板の試験を行うが
、該プリント板のアドレスバス、データバス、制御入力
ピンに「ショート」「断」等の障害があると、デバッグ
ツールの試験プログラムそのものが立ち上がることがで
きず、プリント板の試験が不可能となる問題・があり、
プリント板の障害状態に関わらず、該デバッグツールの
試験プログラムを、先ず、立ち上げ、試験可能状態とす
ることができる、MPU搭載のプリント板試験方式が必
要とされる。
〔従来の技術と発明が解決しようとする課題〕第2図は
従来のMPU搭載のプリント板試験方式を説明する図で
あり、(a)はマイクロプロセッサ(MPU)の動作概
要を示し、(b) 、 (C)は市販デバッグツールに
よるMPU搭載プリント板の試験方式を示している。
先ず、マイクロプロセッサ(以下、MPUという)の動
作概要を説明する。
[初期動作1 (a)図に示したように、MPUはパワーオンリセット
等により、「リセット」信号を検出すると、MPUの内
部をイニシャライズし、該「リセット」信号の“オフ”
を検出すると、リスタート動作を開始する。
該リスタート動作は、(c)図に示したように、デバッ
グツール2のアドレスバス21aにリスタートアドレス
を出力し、例えば、制御メモリ(ROM)22から読み
出したプログラム・リスタート・アドレスをデータバス
21bを介して読み取り、このアドレスを以後のりスタ
ート処理ルーチンのアドレスとして、該リスタート処理
ルーチンを読み出し、各ステップを実行する。
具体例を、8ビツトのMPU (アドレスバス16ビツ
ト、データバス8ビツト)で説明すると、■ リセット
仲内部イニシャライズ呻リセットオフ待ち ■ リスタートアドレスX’FFFE’を出力→’FF
FE゛番地の制御メモリ(ROM) 22の内容を読み
込む。
■ リスク−ドアドレスX’FFFF“を出力=> ’
FFFF゛番地の制御メモリ(ROM) 22の内容を
読み込む。
仮に、’FFFE”番地が“AO”で、 ’FFFF’
番地が°00゛ であったとすると、 ■ プログラム・スタートアドレスとして、X’AOO
O’を出力する。
■ 以後、該読み込まれたデータを命令として実行する
このとき、該MPU搭載のプリント板1が、以下の障害
を持っていたとしたら、リスタートは失敗し、以後の処
理ルーチンは正常に行われないことになる。
「初期障害事例」 MPU 20のリスタート動作時のハードウェア障害と
して、以下の事象が考えられる。
(1)  リセット信号の「ショート」、又は、「断」
により、内部のイニシャライズが失敗すると、肝U 2
0はリスタートアドレス(’AOOO”)を出力するこ
とができず、「無応答」、「暴走」現象となる。
例えば、該リセット信号が、グランド(GND)とショ
ートしている場合には、リセット状態の優となる。
(2)  プリント板1のアドレスバスllaに、「シ
ョート」、又は、「断」があると、MPUは、上記リス
タートアドレスに対するデータバスllbの内容を「プ
ログラム・スタートアドレス」として処理を開始するた
め、結果として、正常なデータ、即ち、リスク−ドアド
レスX’AOOO’を読み込むことができず、「暴走」
現象となる。
例えば、前述(D X’FFFE’=4X’FXFE’
 T:あると、“AO”を読み込むことができない。
(3)上記アドレスバスllaが正常であっても、プリ
ント板1のデータバスllbに、「ショート」。
又は、「断」があると、(2)と同様の現象となり、正
常なデータ、即ち、リスク−ドアドレスX’AOOO′
を読み込むことができず、「暴走」現象となる。
例えば、前述のりスタートアドレスがX“FFFE”で
あっても、そのアドレスのデータとしてX’AO’では
なくて、X ’XO”を読み込むことになる。
(4)  プリント板1のMPIJのアドレスバスll
aデータバスllb以外の制御入力ピン、例えば、ボル
ト(HALT)ビン、割込みピン等に、「ショート」。
又は、「断」があると、その内容によって、MPUは「
暴走」、「無動作」等の現象を生む。
このように、デバッグツール2のMPU 20のリスタ
ート動作時の障害は、「暴走」、「無動作jなどの現象
として現れ、この時、MPU 20は何も動作すること
ができず、その障害調査は外観目視チエツクによる等、
調査方法に「決めてJがないのが現状であり、経験者に
よる「実績」と「カン」に転っているのが実情である。
[リスタート処理完了後の障害1 デバッグツール2のMPU 20がリスタートできた後
の動作は、制御メモリ(ROM) 22に格納されてい
るファームウェアの内容に従う。
このファームウェアを実行中で、考えられる障害として
は、 ■) プリント板1の一時メモリ(RAM) 13の障
害、例えば、リード/ライト動作不良、データ化は等。
2) プリント板1の制御メモリ(ROM) 12の障
害、例えば、リード時のデータ化は等。
3) プリント板1の他のレジスタ(REG) 14.
高集積回路(LSI)等の障害、例えば、リード/ライ
ト動作不良、データ化は等。
がある。然しなから、これらの障害は、デバッグツール
2の障害処理ルーチンがリスタートした後の障害であり
、リスタート処理の正常性の確認と、故障アドレスを認
識(例えば、アドレスX’AAAA’番地のデータが、
ファームウェアのリストと違っている等を認識)するこ
とにより、プリント板1例の障害を後述のデバッグツー
ルにより比較的容易に探すことができる。
[市販デバッグクールの機能1 プリント板1に搭載されているMPU (通常、MP[
+はソケット実装)をソケットから取り外し、代わって
、(b)図に示したように、デバッグツール2側のコネ
クタ■を、該プリント板1のMPU 10のソゲットに
接続し、該デバッグツール2内のMPU 20を使用し
て、プリント板1の試験を行う。
従って、前述の「初期障害事例」の項で説明した障害を
持つプリント板の場合には、リスタート動作の不良によ
り、デバッグツールとしての機能を果たすことができな
い。
つまり、ハードウェア障害を持つようなプリント板1の
場合の障害調査には不向きである。言い換えれば、これ
らのデバッグツール2は、ファームウェアの開発の為の
デバッグツールであり、ハードウェアは「正常」という
前提条件がある。
即ち、現状のデバッグツール2では、(b)図に示した
ように、プリント板10MPU 10のソケットに、該
デバッグツール2のMPU 20のアドレスバス。
デバッグバス、その他の制御入力ビン21が、プリント
板1のそれと直接接続となる為、「ショート」、「断」
等のプリント板1側の状態が、その優、デバッグツール
2内のアドレスバス、データバス、その他の制御入力ビ
ン21に伝わるため、デバッグツール2のアドレスバス
、データバス。
制御入力ビン21の障害となり、該デバッグツール2の
試験プログラム自身のりスタート動作が正常に動作でき
なくなり、従って、操作パネルのスイッチや、キーボー
ド(KB)等からのキー人力も無効となり、該デバッグ
ツール2は何ら機能することができなくなるという問題
があった。
本発明は上記従来の欠点に鑑み、マイクロプロセッサ(
MPU)が搭載されたプリント板の、該マイクロプロセ
ッサ(MPU)の搭載ソケットに、デバッグツールを接
続して、プリント板の障害を試験する場合に、プリント
板側のアドレスバス、データバス、その他の制御入力ビ
ンに存在している「ショート」 「断」障害に起因して
、デバッグツール自身が立ち上がることができず、プリ
ント板を試験できない問題を解消することができるデバ
ッグツールを提供することを目的とするものである。
〔課題を解決するための手段〕
上記の問題点は下記の如くに構成したMPU搭載プリン
)1の試験方式によって解決される。
マイクロプロセッサ(MP[I)が搭載されたプリント
板の、該マイクロプロセッサ(MPU)の搭載ソケット
に、デバッグツールを接続して障害を試験する方式であ
って、 8亥デバッグ・クールのアドレスバス、データバス。
その他の制御入力ビンを、該試験スタート時にはプリン
ト板に出力することを抑止し、試験運用時には、該アド
レスバス、データバス、その他の制御入力ビンをプリン
ト板に出力する機構を備えたバスバッファを設けて、 試験スタート時には、デバッグツール内のアドレスバス
、データバス、制御入力を用いて、該デバッグクールの
試験プログラムを立ち上げ、通常の試験時には、該立ち
上がったデバッグツールからプリント板のアドレスバス
、データバス。
制御入力ビンにアドレス、データ、制御入力信号を出力
して、該プリント板を試験するように構成する。
〔作用〕
即ち、本発明によれば、該デバッグツール内のアドレス
バス、データバス、その他の制御入力ビンを、リスター
ト動作時には、プリント板側に出力(接続)することを
抑止し、通常動作時には、該アドレスバス、データバス
、その他の制御入力ビンをプリント板側に出力(接続)
することができる機構を備えたバスバッファを設けて、
該アドレスバス、データバス、制御入力ビンを、デバッ
グツール側とプリント板側に分離するようにしている。
具体的には、該バスバッファは、デバッグクールのアド
レスバスの内容によって、該アドレスバス、データバス
、制御入力ビンのプリント板への出力(接続)を開閉す
る。即ち、該アドレスバスの内容が、デバッグツールの
試験プログラム自身のアドレス、データ域内にあるとき
は、該マドレスバス、データバス、制御入力ビンをプリ
ント板側に出力(接続)することを抑止し、該アドレス
バスの内容が、試験対象のアドレス領域を指示している
ときには、該アドレスバス、データバス。
制御入力ビンを、プリント板側に出力(接続)する。
従って、デバッグツールは、リスタート時には、プリン
ト板側のアドレスバス、データバスの状態には影響され
ることがなくなり、即、立ち上がることができる。
そして、立ち上がった後の障害処理ルーチンが各命令を
実行して出力するアドレスになると、該バスバッファは
、デバッグツールが出力するアドレス、データをプリン
ト板側に出力するので、そのときの実行結果を認識する
ことにより、該プリント板内の障害を容易に探索するこ
とができる。
従って、プリント板側のアドレスバス、データバス、制
御入力ピンに「ショート」「断」等の障害があっても、
該プリント板側のハードウェア。
ファームウェアの試験が可能となる効果が得られる。
〔実施例〕
以下本発明の実施例を図面によって詳述する。
第1図は本発明の一実施例を示した図であり、(a)は
全体構成例を示し、(b)はバスバッファの構成例を示
しており、デバッグツール2のアドレスバス21aの内
容が、デバッグツール2の試験プログラムで使用する領
域を指示しているとき、アドレスバス21a、データバ
ス21b等をプリント板1に出力(接続)するのを抑止
し、該アドレスが該デバッグ領域外にあるとき、該アド
レスバス21a+ データバス21b等をプリント板1
側に出力(接続)するバスバッファ25が本発明を実施
するのに必要な手段である。尚、全図を通して同じ符号
は同じ対象物を示している。
以下、第1図により本発明のMPU搭載プリント板の障
害試験方式を説明する。
先ず、前述のように、デバッグツール2においては、M
PU 20のリスタート動作が正常に終了することが、
以後の試験動作に必須条件である。
通常、 MPU 20が使用するアドレス領域には、障
害処理ルーチンが立ち上がるのに必要なプログラム領域
(デバッグ領域)と、試験対象をアクセスする領域とが
あることに着目して、本発明においては、(a)図に示
したように、デバッグツール2のアドレスバス、データ
バス21中に、該アドレスバス21a、データバス21
b、制御入力ピンを、リスタート動作時と9通常動作時
に分離するバスバッファ25を挿入する。
具体的には、(b)図に示した如く、アドレスバス21
aの値が、該障害処理ルーチンで使用しているアドレス
であることをデコーダ(DEC)で検出すると、該アド
レスバス21a、データバス21b、 制御入力ビンを
、コネクタ■側に出力するのを抑止する。
そして、該アドレスバス21aの値が、上記デバッグ領
域外、即ち、試験対象物をアクセスするものであるとき
には、該デコーダ(DEC)は検出出力がないので、該
アドレスバス21a、データバス2xb、 制御入力ビ
ンを、コネクタ■側に出力するように動作する。
以下、本発明のデバッグツール2を使用したときの試験
方式を説明する。
a、先ず、デバッグツール2に、肝U 20を実装し、
プリント板1のMPU 10を取り外す。
b、デバッグツール2を、コネクタ■を介して、プリン
ト板1の上記取り外したMPU 10のソケットに接続
する。
c、デバッグツール2に制御用のファームウェアが格納
されている制御メモリ(ROM) 22を組み込む。
d、該制御用ファームウェアとして、例えば、「ストッ
プ」 「アドレス比較ストップ」 「ストア」 「ロー
ド」等を用意する。
e、 Mデバッグツール2を特定アドレスがらりスター
トしたとき、アドレスバス21a、データバス21bの
内容「A」は、本発明のバスバッファ25により、プリ
ント板1のアドレスバス11a、データバス11brB
Jと切り離されているので、該リスタート動作は正常に
終了し、試験可能の状態となる。
10次に、MPU 20が制御メモリ(ROM) 22
をアクセスし、上記制御用ファームウェアを実行すると
、該アドレスバス21a、データバス21bには、デバ
ッグ領域外の値が出力されることになり、パスバ411
a、データバスllbに出力される。
例えば、プリント板1に対して、X’AOOO’番地を
出力し、そのときのデータバスllbの値を、ファーム
ウェアリストと比較、照合することで、プリント板1例
の障害の有無を簡単に知ることができる。
このように、本発明は、デバッグツール側の肝Uのアド
レスバスと、データバスとを、リスタート時には、被試
験プリント板のアドレスバス、データバスと分離して動
作させることで、プリント板側のアドレスバス、データ
バスに如何なる障害が存在していても、デバッグツール
のMPUをリスタートさせることができるようにした所
に特徴がある。
〔発明の効果〕
以上、詳細に説明したように、本発明のMPU搭載のプ
リント板障害試験方式は、マイクロプロセッサ(MPU
)が搭載されたプリント板の、該マイクロプロセッサ(
MPU)の搭載ソケットに、デバッグツールを接続して
、プリント板の障害を試験する際に、該デバッグツール
のアドレスバス、データバス、その他の制御入力ピンを
、該試験スタート時にはプリント板側に出力(接続)す
ることを抑止し、試験運用時には、該アドレスバス、デ
ータバス、その他の制御入力びんをプリント板に出力(
接続)する機構を備えたバスバッファを設けて、該試験
スタート時には、デバッグツール内のアドレスバス、デ
ータバス、制御入力ピンを用いて、該デバッグツールプ
ログラムを立ち上げ、通常の試験時には、該立ち上がっ
たデバッグツールからプリント板のアドレスバス、デー
タバスにアドレス、データ制御入力信号を出力して、該
プリント板を試験するようにしたものであるので、被試
験プリント板側の障害状態の如何に関わらず、デバッグ
ツールを試験可能状態にして、該プリント板の試験を行
うことができる効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例を示した図。 第2図は従来のMPU搭載のプリント板試験方式を説明
する図。 である。 25はバスバッファ。 ■はコネクタ。 をそれぞれ示す。 図面において、 1、はプリント板、又は、被試験プリント板。 10はマイクロプロセッサ(MPU)。 11はアドレスバス、データバス(B)。 11a はアドレスバス、  llbはデータバス。 12は制御メモリ(ROM) 。 2はデバッグツール。 20はマイクロプロセッサ(MPU)。 21はアドレスバス、データバス(A)。 21aはアドレスバス、  21bはデータバス。 22は制御メモリ(ROM) 。 (c)

Claims (1)

  1. 【特許請求の範囲】 マイクロプロセッサ(MPU)(10)が搭載されたプ
    リント板(1)の、該マイクロプロセッサ(MPU)(
    10)の搭載ソケットに、デバッグツール(2)を接続
    して障害を試験する方式であって、 該デバッグツール(2)のアドレスバス、データバス、
    その他の制御入力端子(21)を、該試験のスタート時
    にはプリント板(1)に出力することを抑止し、該試験
    運用時には、該アドレスバス、データバス、その他の制
    御入力端子(21)をプリント板(1)に出力する機構
    を備えたバスバッファ(25)を設けて、 該試験のスタート時には、デバッグツール(2)内のア
    ドレスバス、データバス、制御入力端子(21)を用い
    て、該デバッグツールの試験プログラムを立ち上げ、 通常の試験時には、該立ち上がったデバッグツール(2
    )からプリント板(1)のアドレスバス、データバス、
    制御入力端子(11)にアドレス、データ、制御入力信
    号を出力して、該プリント板(1)を試験することを特
    徴とするMPU搭載プリント板の障害試験方式。
JP2095534A 1990-04-11 1990-04-11 Mpu搭載プリント板の障害試験方式 Pending JPH03292539A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2095534A JPH03292539A (ja) 1990-04-11 1990-04-11 Mpu搭載プリント板の障害試験方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2095534A JPH03292539A (ja) 1990-04-11 1990-04-11 Mpu搭載プリント板の障害試験方式

Publications (1)

Publication Number Publication Date
JPH03292539A true JPH03292539A (ja) 1991-12-24

Family

ID=14140224

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2095534A Pending JPH03292539A (ja) 1990-04-11 1990-04-11 Mpu搭載プリント板の障害試験方式

Country Status (1)

Country Link
JP (1) JPH03292539A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5757811A (en) * 1996-01-10 1998-05-26 Mitsubishi Denki Kabushiki Kaisha System for testing a fault detecting means

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5757811A (en) * 1996-01-10 1998-05-26 Mitsubishi Denki Kabushiki Kaisha System for testing a fault detecting means

Similar Documents

Publication Publication Date Title
US6330622B1 (en) Direct processor access via an external multi-purpose interface
US7069477B2 (en) Methods and arrangements to enhance a bus
KR20030022780A (ko) 내장된 자체검사를 이용하여 신호 상호접속을 테스트하기위한 시스템 및 방법
JPH1011319A (ja) マルチプロセッサシステムの保守方法
US5940783A (en) Microprocessor and method of testing the same
JPH03292539A (ja) Mpu搭載プリント板の障害試験方式
US6490694B1 (en) Electronic test system for microprocessor based boards
CN112486756A (zh) 一种利用扩展i2c协议调试芯片的方法、存储介质、电子设备
JPH08278924A (ja) アダプタ診断システム
JP3247974B2 (ja) Cpu装置の動作確認方式
JPS5911452A (ja) パリテイチエツク回路の試験方式
JP2557941Y2 (ja) Cpuボードデバッグ装置
KR100295348B1 (ko) 반도체 집적 회로
JP2857479B2 (ja) バス・インターフェース検査を行う電子機器
JP3326546B2 (ja) コンピュータシステムの故障検知方法
CN117909146A (zh) 一种基于cpld的自动化测试方法及装置
JP2861001B2 (ja) 入出力回路
JPH0662087A (ja) 回線アダプタのオンライン保守方式
JPH04238278A (ja) 半導体装置
JP3317648B2 (ja) 半導体装置の解析装置
JP2001327188A (ja) モータ制御システムの自己診断方法
JPS58109945A (ja) マイクロプロセツサの試験方法
JPH0611533A (ja) 複数の電子回路接続のフェールセーフ回路
JPS61188637A (ja) インサ−キツトエミユレ−タ
JPH05241900A (ja) コンピュータのプログラム動作確認方式