JPH0328852B2 - - Google Patents
Info
- Publication number
- JPH0328852B2 JPH0328852B2 JP57064230A JP6423082A JPH0328852B2 JP H0328852 B2 JPH0328852 B2 JP H0328852B2 JP 57064230 A JP57064230 A JP 57064230A JP 6423082 A JP6423082 A JP 6423082A JP H0328852 B2 JPH0328852 B2 JP H0328852B2
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- transistor
- signal
- circuit
- input signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 9
- 238000010586 diagram Methods 0.000 description 4
- 230000003321 amplification Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
- H03K17/62—Switching arrangements with several input- output-terminals, e.g. multiplexers, distributors
Landscapes
- Electronic Switches (AREA)
Description
【発明の詳細な説明】
この発明は、複数の信号から任意の信号を選択
し、必要に応じて位相変更処理を施すスイツチ回
路に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a switch circuit that selects an arbitrary signal from a plurality of signals and performs phase change processing as necessary.
第１図は、従来のこの種のスイツチ回路を示
す。このスイツチ回路において、入力端子２には
位相変更を必要としない信号、他方の入力端子４
には位相変更すべき信号が加えられる。このスイ
ツチ回路には、この２種の入力信号を選択するた
めのスイツチ６と、このスイツチ６で選択された
信号を位相変更機能を持つ増幅器８の非反転入力
端子（＋）、反転入力端子（−）の何れかの端子
を選択して入力するスイツチ１０と、増幅器８に
対するバイアス回路１２からのバイアス入力を切
り換えるスイツチ１４とが設置されており、これ
らのスイツチ６，１０，１４は機械的なスイツチ
から成つている。即ち、これらのスイツチ６，１
０，１４を入力信号に応じて外部操作で切り換え
て所望の信号を選択し且つ位相変更を増幅器８で
処理した後、出力端子１６から取り出すものであ
る。 FIG. 1 shows a conventional switch circuit of this type. In this switch circuit, input terminal 2 has a signal that does not require phase change, and the other input terminal 4 has a signal that does not require phase change.
A signal whose phase is to be changed is added to . This switch circuit includes a switch 6 for selecting these two types of input signals, a non-inverting input terminal (+) of an amplifier 8 having a phase change function, and an inverting input terminal ( -), and a switch 14 for switching the bias input from the bias circuit 12 to the amplifier 8. These switches 6, 10, and 14 are mechanical It consists of a switch. That is, these switches 6, 1
0 and 14 are externally switched according to the input signal to select a desired signal, and after the phase change is processed by the amplifier 8, it is taken out from the output terminal 16.
このようなスイツチ回路では、選択すべき信号
入力が増加するに従つて構成が複雑化し、また、
スイツチは機械的なスイツチを使用した場合、信
号切換えの信頼性が低く、しかも、高価で、実装
上のスペースが大となり、切換え時にノイズを多
く発生する等の不都合がある。 In such a switch circuit, the configuration becomes more complex as the number of signal inputs to be selected increases, and
When a mechanical switch is used, the reliability of signal switching is low, it is expensive, requires a large amount of mounting space, and generates a lot of noise during switching.
そこで、この発明は、位相反転時の位相変更を
要する信号とそれ以外の信号とからなる複数の信
号から任意の信号を選択し、任意に選択された信
号に対し、必要に応じて位相変更を施すことがで
きるスイツチ回路の提供を目的とする。 Therefore, the present invention selects an arbitrary signal from a plurality of signals consisting of signals that require a phase change at the time of phase inversion and other signals, and changes the phase of the arbitrarily selected signal as necessary. The purpose of the present invention is to provide a switch circuit that can be used in various applications.
即ち、この発明のスイツチ回路は、エミツタを
共通にした第１及び第２のトランジスタ６２，６
４からなる差動対を備え、位相変更を要しない第
１の入力信号を受ける第１の増幅器（前置増幅器
４０）と、エミツタを共通にした第３及び第４の
トランジスタ６６，６８からなる差動対を備え、
位相変更を要する第２の入力信号を受ける第２の
増幅器（前置増幅器４２）と、前記第１の入力信
号か前記第２の入力信号かの選択に応じて切り換
えるスイツチ（外部スイツチ４８）と、エミツタ
を共通にした第５及び第６のトランジスタ１５
０，１５２を以て構成された差動対を備え、前記
スイツチの切換えによつて前記第５又は第６のト
ランジスタが選択的に導通し、前記第５のトラン
ジスタが導通して第１の制御信号、前記第６のト
ランジスタが導通して第２の制御信号を発生する
制御信号発生回路４６と、前記第１の増幅器に動
作電流を流す第７のトランジスタ８８、前記第２
の増幅器に動作電流を流す第８のトランジスタ９
０を備え、前記第１の制御信号によつて前記第７
のトランジスタが導通することにより、前記第１
の増幅器を動作状態にして前記第１の入力信号を
選択し、前記第２の制御信号によつて前記第８の
トランジスタが導通することにより、前記第２の
増幅器を動作状態にして前記第２の入力信号を選
択する信号選択回路４４と、この信号選択回路で
選択された前記第２の入力信号を受け、該入力信
号の位相を変更する位相変更回路（反筒増幅器５
０）と、エミツタを共通にした第９及び第10のト
ランジスタ１１４，１１６からなる差動対を備
え、前記位相変更回路で位相変更された前記第２
の入力信号を受ける第３の増幅器（中段増幅器５
２）と、エミツタを共通にした第11及び第12のト
ランジスタ１１８，１２０からなる差動対を備
え、前記第２の増幅器から前記第１の入力信号を
受ける第４の増幅器（中段増幅器５４）と、前記
第３の増幅器に動作電流を流す第13のトランジス
タ１４０、前記第４の増幅器に動作電流を流す第
14のトランジスタ１４２を備え、前記第１の制御
信号によつて前記第13のトランジスタを導通させ
ることにより、前記第３の増幅器を動作状態にし
て前記第１の入力信号を選択し、前記第２の制御
信号によつて前記第14のトランジスタを導通させ
ることにより、前記第４の増幅器を動作状態にし
て前記第２の入力信号を選択する信号切換回路５
６とを備えてなるものである。 That is, the switch circuit of the present invention includes first and second transistors 62 and 6 having a common emitter.
A first amplifier (preamplifier 40) that receives a first input signal that does not require phase change, and third and fourth transistors 66 and 68 that share a common emitter. Equipped with a differential pair,
a second amplifier (preamplifier 42) that receives a second input signal that requires a phase change; and a switch (external switch 48) that switches according to the selection of the first input signal or the second input signal. , fifth and sixth transistors 15 having a common emitter
0,152, the fifth or sixth transistor is selectively made conductive by switching the switch, the fifth transistor is made conductive, and a first control signal is output. a control signal generation circuit 46 in which the sixth transistor conducts and generates a second control signal; a seventh transistor 88 in which an operating current flows through the first amplifier;
an eighth transistor 9 that supplies operating current to the amplifier of
0, and the seventh control signal is controlled by the first control signal.
When the first transistor becomes conductive, the first transistor becomes conductive.
The second amplifier is activated and the first input signal is selected, and the eighth transistor is made conductive by the second control signal, so that the second amplifier is activated and the second input signal is selected. a signal selection circuit 44 that selects an input signal; and a phase change circuit (reciprocal amplifier 5
0) and a differential pair consisting of ninth and tenth transistors 114 and 116 having a common emitter, the second transistor having a phase changed by the phase changing circuit.
a third amplifier (middle stage amplifier 5) which receives the input signal of
2), and a fourth amplifier (middle-stage amplifier 54) comprising a differential pair consisting of eleventh and twelfth transistors 118 and 120 having a common emitter, and receiving the first input signal from the second amplifier. and a thirteenth transistor 140 that causes an operating current to flow through the third amplifier, and a thirteenth transistor 140 that causes an operating current to flow through the fourth amplifier.
14 transistors 142, the third amplifier is activated by making the thirteenth transistor conductive by the first control signal, and the first input signal is selected; a signal switching circuit 5 that selects the second input signal by making the fourteenth transistor conductive in response to a control signal of the fourth amplifier;
6.
以下、この発明の実施例を図面を参照して詳細
に説明する。 Embodiments of the present invention will be described in detail below with reference to the drawings.
第２図及び第３図は、この発明のスイツチ回路
の実施例を示し、第２図はスイツチ回路、第３図
はその動作波形を示す。図において、入力端子２
１，２2…２ｎには位相変更を要しない複数の第１
の入力信号、また、入力端子３1，３2…３ｎには
位相反転等、位相変更を要する複数の第２の入力
信号が加えられる。そして、第１の入力信号は第
１の増幅器として設置された前置増幅器４０、ま
た、第２の入力信号は第２の増幅器として設置さ
れた前置増幅器４２で増幅された後、信号選択回
路４４に入力され、所望の信号が選択される。信
号選択回路４４は、制御信号発生回路４６が発生
する制御信号に基づき、前記第１及び第２の入力
信号の中の１つの信号を選択して出力する電子ス
イツチで構成されている。 2 and 3 show an embodiment of the switch circuit of the present invention, FIG. 2 shows the switch circuit, and FIG. 3 shows its operating waveforms. In the figure, input terminal 2
1 , 2 2 ...2n has a plurality of first
In addition, a plurality of second input signals requiring phase changes such as phase inversion are applied to the input terminals 3 1 , 3 2 . . . 3n. The first input signal is amplified by a preamplifier 40 installed as a first amplifier, and the second input signal is amplified by a preamplifier 42 installed as a second amplifier. 44, and the desired signal is selected. The signal selection circuit 44 is composed of an electronic switch that selects and outputs one of the first and second input signals based on the control signal generated by the control signal generation circuit 46.
制御信号発生回路４６は、第１及び第２の入力
信号数に対応して設置された１又は２以上の外部
スイツチ４８1，４８2…４８ｎのON、又は、
OFFの外部操作に応動して第１の制御信号S1と、
この制御信号S1に対応して位相処理された又は処
理されていない信号の出力を切り換えるための第
２の制御信号S2とを同時に発生する。外部スイツ
チ４８1〜４８ｎは例えばキーボードスイツチで
構成され、そのキースイツチは前記選択すべき信
号数に対応して設定されるとともに、このキース
イツチを兼用して選択信号の処理モードの選択を
同時に行えるようにするものとする。 The control signal generation circuit 46 turns on one or more external switches 48 1 , 48 2 . . . 48n installed corresponding to the number of first and second input signals, or
In response to an external operation of OFF, a first control signal S1 is generated;
Corresponding to this control signal S 1 , a second control signal S 2 for switching the output of the phase-processed or unprocessed signal is simultaneously generated. The external switches 48 1 to 48 n are composed of keyboard switches, for example, and the key switches are set in accordance with the number of signals to be selected, and are also used to simultaneously select the processing mode of the selected signals. It shall be.
前置増幅器４０及び信号選択回路４４を経て取
り出された信号は、位相変更回路としての反転増
幅器５０の反転入力端子（−）に入力され、反転
処理が施される。なお、反転増幅器５０の非反転
入力端子（＋）にはバイアス回路５１より一定の
バイアス入力が与えられている。 The signal extracted through the preamplifier 40 and the signal selection circuit 44 is input to an inverting input terminal (-) of an inverting amplifier 50 as a phase changing circuit, and is subjected to inversion processing. Note that a constant bias input is applied from a bias circuit 51 to the non-inverting input terminal (+) of the inverting amplifier 50.
反転増幅器５０及び信号選択回路４４の各出力
信号は、中段増幅器５２及び信号通過手段として
の中段増幅器５４に個別に加えられて増幅された
後、信号切換回路５６に入力され、何れか一方の
信号が選択されて出力される。この場合の信号選
択の条件は、位相変更を要しない信号又は位相変
更を要する信号の選択に対応して中段増幅器５
２，５４の出力を取り出すものとする。こうして
信号切換回路５６で選択された信号は、出力増幅
器５８で増幅された後、出力端子６０から取り出
されるものである。 Each output signal of the inverting amplifier 50 and the signal selection circuit 44 is individually applied to a middle stage amplifier 52 and a middle stage amplifier 54 as a signal passing means and amplified, and then inputted to a signal switching circuit 56 to select one of the signals. is selected and output. The conditions for signal selection in this case are that the middle stage amplifier 5
2.54 outputs are taken out. The signal selected by the signal switching circuit 56 is amplified by the output amplifier 58 and then taken out from the output terminal 60.
以上の構成において、その動作を第３図の動作
波形を参照して詳細に説明する。 The operation of the above configuration will be explained in detail with reference to the operation waveforms shown in FIG.
第３図において、Ａは入力端子２1に加えられ
た位相変更を要しない第１の入力信号、Ｂは入力
端子３1に加えられた位相変更を要する第２の入
力信号を示している。Ｃ，Ｄは前置増幅器４０，
４２を経て得られる信号波形を示し、Ｅは外部ス
イツチ４８1〜４８ｎの中の１つの外部スイツチ
４８1のON、OFF操作を示している。即ち、こ
のスイツチ４８1がON状態にあるとき、制御信
号発生回路４６の制御信号S1に基づいて、信号選
択回路４４は入力端子２1側の信号Ａを、また、
スイツチ４８1がOFF状態にあるとき、信号選択
回路４４は入力端子３1側の信号Ｂを選択する。
この場合、信号選択回路４４の出力波形はスイツ
チ４８1の操作に応動してＦのような波形となり、
Ｇはこの場合の反転増幅器５０の反転出力波形を
示している。 In FIG. 3, A shows a first input signal applied to the input terminal 2 1 that does not require a phase change, and B shows a second input signal applied to the input terminal 3 1 that requires a phase change. C and D are preamplifiers 40,
42, and E indicates ON/OFF operation of one external switch 481 among external switches 481 to 48n. That is, when this switch 48 1 is in the ON state, the signal selection circuit 44 selects the signal A from the input terminal 2 1 based on the control signal S 1 of the control signal generation circuit 46, and
When the switch 48 1 is in the OFF state, the signal selection circuit 44 selects the signal B on the input terminal 3 1 side.
In this case, the output waveform of the signal selection circuit 44 becomes a waveform like F in response to the operation of the switch 481 .
G indicates the inverted output waveform of the inverting amplifier 50 in this case.
また、スイツチ４８1の操作によつて位相変更
モード出力としての制御信号S2が制御信号発生回
路４６より信号切換回路５６に与えられ、位相処
理が施された信号が出力端子６０より取り出され
る。Ｈはこの出力波形を示している。この出力波
形から明らかなように、信号選択に対応してその
信号に位相変更処理が施されている。 Further, by operating the switch 48 1 , the control signal S 2 as a phase change mode output is applied from the control signal generation circuit 46 to the signal switching circuit 56, and the phase-processed signal is taken out from the output terminal 60. H indicates this output waveform. As is clear from this output waveform, the signal is subjected to phase change processing in response to the signal selection.
このような信号選択及び位相変更処理におい
て、信号選択回路４４及び信号切換回路５６は電
子スイツチで構成するため、従来の機械的スイツ
チで構成した場合に比較して信号選択並びに信号
切換えの信頼性が向上し、且つ、その構成が簡略
化して安価に成るとともに、実装スペースが少な
くて済み、更に、切換え時のノイズ発生が少ない
等の利点が有る。従つて、このスイツチ回路は、
１又は２以上の信号を選択して処理する計測用回
路、多重テレベジヨン放送信号の選択回路等、各
種の信号処理に使用することができる。 In such signal selection and phase change processing, the signal selection circuit 44 and the signal switching circuit 56 are configured with electronic switches, so the reliability of signal selection and signal switching is improved compared to the case where they are configured with conventional mechanical switches. In addition, the configuration is simplified, making it cheaper, requiring less mounting space, and generating less noise during switching. Therefore, this switch circuit is
It can be used for various signal processing, such as a measurement circuit that selects and processes one or more signals, and a selection circuit for multiple television broadcasting signals.
次に、第４図は、この発明のスイツチ回路の具
体的な回路構成例を示す。この実施例のスイツチ
回路は、前記実施例のスイツチ回路をICを以て
構成したものであり、２入力信号の中の１つを選
択し、且つ、一方の信号を位相反転するように構
成されており、前記実施例と同一部分には同一符
号を付してある。 Next, FIG. 4 shows a specific example of the circuit configuration of the switch circuit of the present invention. The switch circuit of this embodiment is a configuration of the switch circuit of the previous embodiment using an IC, and is configured to select one of two input signals and invert the phase of one of the signals. , the same parts as in the previous embodiment are given the same reference numerals.
前置増幅器４０，４２は、差動対を成す第１及
び第２のトランジスタ６２，６４、差動対を成す
第３及び第４のトランジスタ６６，６８とともに
トランジスタ７０，７２，７４，７６，７８，８
０、及び抵抗８２，８４，８６，８７で共通に構
成され、トランジスタ６２，６４が入力端子２１
の入力信号を、またトランジスタ６６，６８が入
力端子３１の入力信号を個別に増幅する信号系を
形成している。また、信号選択回路４４は第７及
び第８のトランジスタ８８，９０で構成され、前
置増幅器４０，４２に関連した形で形成されてい
る。即ち、入力信号の選択は、トランジスタ８
８，９０のスイツチング動作によりトランジスタ
６２，６４又はトランジスタ６６，６８の動作を
切り換えて所望の信号を選択しつつ増幅処理を可
能にしている。 The preamplifiers 40, 42 include first and second transistors 62, 64 forming a differential pair, third and fourth transistors 66, 68 forming a differential pair, and transistors 70, 72, 74, 76, 78. ,8
0, and resistors 82, 84, 86, 87, and transistors 62, 64 are connected to input terminal 21.
The transistors 66 and 68 form a signal system that individually amplifies the input signal of the input terminal 31. The signal selection circuit 44 is also comprised of seventh and eighth transistors 88, 90 and is formed in conjunction with the preamplifiers 40, 42. That is, the selection of the input signal is performed by the transistor 8.
The switching operation of transistors 8 and 90 switches the operation of transistors 62 and 64 or transistors 66 and 68, thereby enabling amplification processing while selecting a desired signal.
反転増幅器５０は、トランジスタ９２，９４，
９６，９８，１００，１０２，１０４，１０６，
１０８及び抵抗１１０，１１２で構成される。第
３及び第４の増幅器としての中段増幅器５２，５
４及び出力増幅器５８は、差動対を成す第９及び
第10のトランジスタ１１４，１１６、差動対を成
す第11及び第12のトランジスタ１１８，１２０と
ともにトランジスタ１２２，１２４，１２６，１
２８，１３０，１３２及び抵抗１３４，１３６で
構成され、トランジスタ１１４，１１６が位相反
転出力を増幅する中段増幅器５２、トランジスタ
１１８，１２０が信号選択回路４４の出力を直接
増幅する中段増幅器５４として機能するととも
に、トランジスタ１２２，１２４，１３２は出力
増幅器５８、即ち出力バツフアとして機能する。 The inverting amplifier 50 includes transistors 92, 94,
96, 98, 100, 102, 104, 106,
108 and resistors 110 and 112. Middle stage amplifiers 52, 5 as third and fourth amplifiers
4 and the output amplifier 58 include the ninth and tenth transistors 114, 116 forming a differential pair, the eleventh and twelfth transistors 118, 120 forming a differential pair, and transistors 122, 124, 126, 1.
28, 130, 132 and resistors 134, 136, transistors 114, 116 function as a middle stage amplifier 52 that amplifies the phase inverted output, and transistors 118, 120 function as a middle stage amplifier 54 that directly amplifies the output of the signal selection circuit 44. Together, transistors 122, 124, and 132 function as an output amplifier 58, ie, an output buffer.
信号切換回路５６は、トランジスタ１３８，１
４４、第13のトランジスタ１４０、第14のトラン
ジスタ１４２で構成され、中段増幅器５２，５４
に関連して形成されている。即ち、トランジスタ
１３８，１４２のスイツチング動作により、トラ
ンジスタ１１４，１１６又はトランジスタ１１
８，１２０の動作を切り換えて所望の信号を選択
することを可能にしている。 The signal switching circuit 56 includes transistors 138,1
44, a thirteenth transistor 140, and a fourteenth transistor 142, and the middle stage amplifiers 52, 54
It is formed in connection with. That is, due to the switching operation of transistors 138 and 142, transistors 114 and 116 or transistor 11
It is possible to select a desired signal by switching between the operations of 8 and 120.
そして、制御信号発生回路４６は、差動対を成
す第５及び第６のトランジスタ１５０，１５２、
トランジスタ１４６，１４８，１５４，１５６，
１５８，１６０，１６２，１６４、ダイオード１
６６，１６８，１７０，１７２，１７４，１７
６，１７８及び抵抗１８２，１８４で構成されて
いる。制御入力端子１８６と切換電位点GNDと
の間には外部スイツチ４８が挿入され、このスイ
ツチ４８のON、OFF切換えに応動して制御信号
は、トランジスタ１４６，１４８よりトランジス
タ１３８，１４２及びトランジスタ８８，９０の
ベースに与えられるように成つている。なお、バ
イアス端子１８８には図示しないバイアス回路よ
り所定のバイアスが与えられている。 The control signal generation circuit 46 includes fifth and sixth transistors 150 and 152 forming a differential pair,
Transistors 146, 148, 154, 156,
158, 160, 162, 164, diode 1
66,168,170,172,174,17
6,178 and resistors 182,184. An external switch 48 is inserted between the control input terminal 186 and the switching potential point GND, and in response to the ON/OFF switching of this switch 48, the control signal is transmitted from the transistors 146, 148 to the transistors 138, 142, the transistor 88, It is designed to be applied to 90 bases. Note that a predetermined bias is applied to the bias terminal 188 from a bias circuit (not shown).
このように構成すれば、入力端子２１又は入力
端子３１に与えられる信号Sa，Sbの中の１つを、
外部スイツチ４８のON、OFF操作で選択して増
幅するとともに、信号Sbが選択されたときには
位相反転操作を施して出力端子６０より取り出す
ことができる。 With this configuration, one of the signals Sa and Sb applied to the input terminal 21 or the input terminal 31 is
It can be selected and amplified by turning the external switch 48 ON and OFF, and when the signal Sb is selected, it can be outputted from the output terminal 60 by performing a phase inversion operation.
なお、実施例では入力信号の位相反転を例に取
つて説明したが、この発明のスイツチ回路におけ
る位相変更回路は位相反転に限定されるものでは
ない。 Although the embodiment has been explained by taking as an example the phase inversion of an input signal, the phase change circuit in the switch circuit of the present invention is not limited to phase inversion.
以上説明したように、この発明によれば、位相
変更を要しない第１の入力信号と、位相変更を要
する第２の入力信号の何れかを選択し、その選択
に応じて第２の入力信号には位相変更を施すこと
ができ、信号選択とともに必要な位相変更を統一
化されたIC化可能な単一の回路によつて実現で
き、また、機械的スイツチで信号を切り換えない
ため、回路構成の簡略化及び低コスト化が実現で
き、しかも信号切換え時のノイズ発生も確実に抑
制できる。 As explained above, according to the present invention, either the first input signal that does not require a phase change or the second input signal that requires a phase change is selected, and the second input signal is changed according to the selection. It is possible to change the phase of the signal, and the necessary phase change as well as signal selection can be achieved using a single integrated circuit that can be integrated into an IC. Also, since the signal is not switched using a mechanical switch, the circuit configuration is simple. It is possible to realize simplification and cost reduction, and also to reliably suppress noise generation during signal switching.
第１図は従来のスイツチ回路を示す回路図、第
２図はこの発明のスイツチ回路の実施例を示すブ
ロツク図、第３図はその動作波形を示す説明図、
第４図はこの発明のスイツチ回路の具体的な実施
例を示す回路図である。
４０…前置増幅器（第１の増幅器）、４２…前
置増幅器（第２の増幅器）、４４…信号選択回路、
４６…制御信号発生回路、４８…外部スイツチ、
５０…反転増幅器（位相変更回路）、５２…中段
増幅器（第３の増幅器）、５４…中段増幅器（第
４の増幅器）、５６…信号切換回路、６２…第１
のトランジスタ、６４…第２のトランジスタ、６
６…第３のトランジスタ、６８…第４のトランジ
スタ、８８…第７のトランジスタ、９０…第８の
トランジスタ、１１４…第９のトランジスタ、１
１６…第10のトランジスタ、１１８…第11のトラ
ンジスタ、１２０…第12のトランジスタ、１４０
…第13のトランジスタ、１４２…第14のトランジ
スタ、１５０…第５のトランジスタ、１５２…第
６のトランジスタ。
FIG. 1 is a circuit diagram showing a conventional switch circuit, FIG. 2 is a block diagram showing an embodiment of the switch circuit of the present invention, and FIG. 3 is an explanatory diagram showing its operating waveforms.
FIG. 4 is a circuit diagram showing a specific embodiment of the switch circuit of the present invention. 40... Preamplifier (first amplifier), 42... Preamplifier (second amplifier), 44... Signal selection circuit,
46... Control signal generation circuit, 48... External switch,
50... Inverting amplifier (phase change circuit), 52... Middle stage amplifier (third amplifier), 54... Middle stage amplifier (fourth amplifier), 56... Signal switching circuit, 62... First
transistor, 64...second transistor, 6
6... Third transistor, 68... Fourth transistor, 88... Seventh transistor, 90... Eighth transistor, 114... Ninth transistor, 1
16...10th transistor, 118...11th transistor, 120...12th transistor, 140
...13th transistor, 142...14th transistor, 150...5th transistor, 152...6th transistor.
Claims (1)
ジスタからなる差動対を備え、位相変更を要しな
い第１の入力信号を受ける第１の増幅器と、 エミツタを共通にした第３及び第４のトランジ
スタからなる差動対を備え、位相変更を要する第
２の入力信号を受ける第２の増幅器と、 前記第１の入力信号か前記第２の入力信号かの
選択に応じて切り換えるスイツチと、 エミツタを共通にした第５及び第６のトランジ
スタを以て構成された差動対を備え、前記スイツ
チの切換えによつて前記第５又は第６のトランジ
スタが選択的に導通し、前記第５のトランジスタ
が導通して第１の制御信号、前記第６のトランジ
スタが導通して第２の制御信号を発生する制御信
号発生回路と、 前記第１の増幅器に動作電流を流す第７のトラ
ンジスタ、前記第２の増幅器に動作電流を流す第
８のトランジスタを備え、前記第１の制御信号に
よつて前記第７のトランジスタが導通することに
より、前記第１の増幅器を動作状態にして前記第
１の入力信号を選択し、前記第２の制御信号によ
つて前記第８のトランジスタが導通することによ
り、前記第２の増幅器を動作状態にして前記第２
の入力信号を選択する信号選択回路と、 この信号選択回路で選択された前記第２の入力
信号を受け、該入力信号の位相を変更する位相変
更回路と、 エミツタを共通にした第９及び第10のトランジ
スタからなる差動対を備え、前記位相変更回路で
位相変更された前記第２の入力信号を受ける第３
の増幅器と、 エミツタを共通にした第11及び第12のトランジ
スタからなる差動対を備え、前記第２の増幅器か
ら前記第１の入力信号を受ける第４の増幅器と、 前記第３の増幅器に動作電流を流す第13のトラ
ンジスタ、前記第４の増幅器に動作電流を流す第
14のトランジスタを備え、前記第１の制御信号に
よつて前記第13のトランジスタを導通させること
により、前記第３の増幅器を動作状態にして前記
第１の入力信号を選択し、前記第２の制御信号に
よつて前記第14のトランジスタを導通させること
により、前記第４の増幅器を動作状態にして前記
第２の入力信号を選択する信号切換回路と、 を備えてなることを特徴とするスイツチ回路。[Claims] 1. A first amplifier comprising a differential pair consisting of first and second transistors having a common emitter and receiving a first input signal that does not require phase change, and a first amplifier having a common emitter. a second amplifier comprising a differential pair of third and fourth transistors and receiving a second input signal requiring a phase change; and a differential pair configured with a fifth and a sixth transistor having a common emitter, the fifth or sixth transistor is selectively made conductive by switching the switch, and the fifth or sixth transistor is selectively made conductive by switching the switch. a control signal generation circuit in which a fifth transistor conducts to generate a first control signal; a seventh transistor conducts to generate a second control signal; and a seventh control signal generation circuit to conduct an operating current to the first amplifier. a transistor, an eighth transistor that causes an operating current to flow through the second amplifier; the seventh transistor is made conductive by the first control signal, thereby causing the first amplifier to be in the operating state; By selecting the first input signal and making the eighth transistor conductive by the second control signal, the second amplifier is activated and the second
a signal selection circuit that selects an input signal; a phase change circuit that receives the second input signal selected by the signal selection circuit and changes the phase of the input signal; a third input signal comprising a differential pair of ten transistors and receiving the second input signal whose phase has been changed by the phase change circuit;
a fourth amplifier comprising a differential pair consisting of eleventh and twelfth transistors having a common emitter and receiving the first input signal from the second amplifier; a thirteenth transistor that conducts an operating current; a thirteenth transistor that conducts an operating current to the fourth amplifier;
14 transistors, the third amplifier is activated by making the thirteenth transistor conductive by the first control signal, and the first input signal is selected; A signal switching circuit that selects the second input signal by bringing the fourth amplifier into operation by making the fourteenth transistor conductive in response to a control signal. circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6423082A JPS58181326A (en) | 1982-04-17 | 1982-04-17 | Switch circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6423082A JPS58181326A (en) | 1982-04-17 | 1982-04-17 | Switch circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58181326A JPS58181326A (en) | 1983-10-24 |
| JPH0328852B2 true JPH0328852B2 (en) | 1991-04-22 |
Family
ID=13252100
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6423082A Granted JPS58181326A (en) | 1982-04-17 | 1982-04-17 | Switch circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58181326A (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS532582U (en) * | 1976-06-25 | 1978-01-11 | ||
| JPS5721128A (en) * | 1980-07-14 | 1982-02-03 | Nec Corp | Switching circuit |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51110444U (en) * | 1975-03-04 | 1976-09-07 |
-
1982
- 1982-04-17 JP JP6423082A patent/JPS58181326A/en active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS532582U (en) * | 1976-06-25 | 1978-01-11 | ||
| JPS5721128A (en) * | 1980-07-14 | 1982-02-03 | Nec Corp | Switching circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58181326A (en) | 1983-10-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR880001101A (en) | Intermediate frequency amplifier circuit | |
| EP0334545A2 (en) | Single-level multiplexer | |
| JPH0328852B2 (en) | ||
| JP2778615B2 (en) | Logarithmic IF amplifier circuit | |
| JPH0315844B2 (en) | ||
| JPH04294620A (en) | Double-bridge amplifier stage for two input signals for especially stereo application | |
| EP0090104B1 (en) | Dual polarity switchable operational amplifier circuit | |
| JP3605237B2 (en) | Monitor output circuit | |
| JP2908123B2 (en) | Semiconductor device | |
| JP3074972B2 (en) | Hysteresis circuit | |
| JP2567361B2 (en) | Pulse delay circuit | |
| JP2568755B2 (en) | Mute circuit | |
| JP2751387B2 (en) | Input circuit of ECL circuit | |
| JPS59147514A (en) | Gain variable amplifier circuit | |
| JPH05315934A (en) | Bipolar data signal generator | |
| JPH0231522B2 (en) | ||
| JPH0732357B2 (en) | Logic level setting circuit | |
| JPH0555846A (en) | Semiconductor integrated circuit | |
| JPH0583098A (en) | Switching circuit | |
| JPH0583040A (en) | Phase comparator | |
| KR20040069826A (en) | Input receiver using coupling capacitor and semiconductor device including the same | |
| JPH1038928A (en) | Attenuation circuit for oscilloscope | |
| JPH06303138A (en) | A/d converter | |
| JPH03185917A (en) | Data bus circuit | |
| JPH0571960B2 (en) |