JPH03288430A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH03288430A
JPH03288430A JP8920490A JP8920490A JPH03288430A JP H03288430 A JPH03288430 A JP H03288430A JP 8920490 A JP8920490 A JP 8920490A JP 8920490 A JP8920490 A JP 8920490A JP H03288430 A JPH03288430 A JP H03288430A
Authority
JP
Japan
Prior art keywords
film
photoresist
mask
etched
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8920490A
Other languages
English (en)
Inventor
Seiichi Iwasa
誠一 岩佐
Shigeki Sugimoto
茂樹 杉本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP8920490A priority Critical patent/JPH03288430A/ja
Publication of JPH03288430A publication Critical patent/JPH03288430A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) この発明は、半導体装置の製造方法に係るもので、特に
金属配線の加工に関するものである。
(従来の技術) 一般に金属配線は、集積回路の遅延時間を短縮すること
を目的として使用される。その材質としては、アルミニ
ウム、チタン、窒化チタン等を用いた積層構造が頻繁に
用いられている。例えば、ダイナミック・ランダム◆ア
クセス・メモリー(DRAM)などでは、多結晶シリコ
ンを128ブロツク毎に束ねるためのジャンパー線に使
用されるほか、基板及び配線にコンタクトを取るために
使用される。
第2図は、従来の半導体装置の製造方法における各工程
の断面図である。半導体基板31上に絶縁膜32を介し
て電気的に絶縁し、ポリシリコン電極33とモリブデン
ポリサイド電極34を順次形成する(第2図(a))。
次に、このモリブデンポリサイド電極34を熱酸化法に
て酸化し、第一の酸化膜35を形成し、この第一の酸化
膜35及び前記絶縁膜32上に、第二の酸化膜36、B
PSG膜37膜層7堆積させる。そしてこのBPSG膜
37膜層7化を行う(第2図(b))。その後、前記B
PSG膜37上に、チタン膜38、窒化チタン39、シ
リコンと銅を含むアルミニウム膜4.0(以下、シリコ
ン・銅含有1膜と称する。)を順次堆積させ、これらの
上にフォトレジストを直接塗布し、パターニングされた
フォトレジスト41形成する(第2図(C))。そして
、このフォトレジスト41をマスクとして前記チタン8
3B、窒化チタン39、シリコン・銅含有A2膜40を
反応性イオンエツチング法にてエツチングし複合膜の電
極配線を形成していた(第2図(d))。
しかしながら、従来技術の加工法においては、前述のよ
うにフォトレジストを直接、前記複合膜上に塗布するた
め、第2図(C)に示すようにフォトレジスト41の膜
厚は、BPSG膜37膜層7に依存して変化する。すな
わち、B P S GIN37が平坦な部分において、
フォトレジスト41はエツチングに必要な十分な膜厚を
保持しているのに対しく第2図(c)A部) 、BPS
G膜37膜層7部分においてはフォトレジスト41が薄
膜化する(第2図(c)B部)。このような状態におい
て前記アルミニウムを含む複合膜をエツチングするとB
PSG膜37膜層7な部分(第2図(c)A部)はパタ
ーン通りの配線が形成されるが(第2図(d)A部) 
、BPSG膜37膜層7部分(第2図(c)B部)にお
いては複合膜の電極配線が細くなってしまう(第2図(
d)B部)。
これは、ノボラック樹脂とナットキノンジアジドを主成
分とするポジ型フォトレジストの対アルミニウム選択比
が低いこと、及びフォトレジストのコーナ一部分が優先
的にエツチングされやすいためである。すなわち、アル
ミニウムを含む複合膜のエツチングにおいて同時にフォ
トレジスト41自身もエツチングされてしまい、フォト
レジスト41がマスクとしての機能を十分に果たさなく
なるからである。このことはBPSGH37が平坦な部
分(第2図(c ) 、A部)についてもいえるが、当
該部分のフォトレジスト41は十分な膜厚を有している
ため複合膜の電極配線を細くしてしまうまでには至らな
いのである。
また、フォトレジスト41を除去する際、シリコン・銅
含有Al膜40には、硫酸−過酸化水素混合液のような
ウェット処理ができないために酸素プラ°ズマによるア
ッシングのみでフォトレジスト41を除去している。そ
の際、シリコン・銅含有AfI膜40にアッシングによ
って生じるフッ素、塩素、硫黄などのイオンが前記膜4
0内に注入され銅含有All膜40と反応しアルミニウ
ム配線が溶出するという問題が生じている。
(発明が解決しようとする課題) このように、従来技術においては、アルミニウム配線の
細りゃ溶出により半導体装置のアルミニウム配線の信頼
性が著しく低下していた。本発明は、上記問題点に鑑み
アルミニウム配線の細りゃ溶出を有効に防止し、配線の
微細化を可能にし、歩留まりの向上を図るものである。
[発明の構成コ (課題を解決するための手段) 上記目的を達成するために、本発明においては、半導体
基板上に、絶縁膜を介して少なくともアルミニウムを含
む一層以上の伝導性膜を形成する工程と、この伝導性膜
上に不純物を含むシリコン酸化膜を形成する工程と、こ
の不純物を含むシリコン酸化膜上にパターニングされた
フォトレジストを形成する工程と、このフォトレジスト
をマスクとして前記不純物を含むシリコン酸化膜を反応
性イオンエツチング法によりエツチングする第一のエツ
チング工程と、前記フォトレジストを除去後、エツチン
グされた不純物を含むシリコン酸化膜をマスクとして導
電性膜をエツチングする第二のエツチング工程とを有す
る半導体装置の製造方法を提供する。なお、ノボラック
樹脂とナットキノンジアジドを主成分とするフォトレジ
ストであっても良い。
(作用) このように構成されたものにおいては、アルミニウムを
含む伝導性配線をエツチングする際、まず、フォトレジ
ストをマスクをしてPSG膜を反応性イオンエツチング
法によりエツチングすることにより、フォトレジストの
パターンがPSG膜に転写される。そして、フォトレジ
ストを除去後、このPSG膜をマスクとして前記アルミ
ニウムを含む伝導性配線をエツチングすることによりフ
ォトレジストのパターン通りに伝導性配線がエツチング
される。
(実施例) 本発明の一実施例を以下に説明する。第1図は本実施例
における半導体装置の製造方法における各工程の断面図
である。
半導体基板11上に絶縁膜12を介して電気的に絶縁し
、ポリシリコン電極13とモリブデンポリサイド電極1
4を順次形成する(第1図(a))。次に、このモリブ
デンポリサイド電極14を熱酸化法にて酸化し、第一の
酸化膜15を形成し、この第一の酸化膜15及び前記絶
縁膜12上に、第二の酸化膜16、BPSG膜17全1
7全17堆積。そしてこのBPSG膜17全17化を行
う(第1図(b))。その後、前記BPSG膜17主1
7主17上タン膜窒化チタン19、シリコン・銅含有A
J膜20を順次堆積させ、このシリコン・銅含有A11
ll膜上0上SG膜2膜上2積させる。そして、このP
SG膜2膜り2上ボラック樹脂とナフトキノンジアジド
を主成分とするポジ型フォトレジストを塗布し、パター
ニングされたフォトレジスト21形成する(第1図(C
))。
まず、このフォトレジスト21をマスクとして前記PS
G膜22を反応性イオンエツチング法を用い第一のエツ
チング工程をを行う(第1図(d))。次に、フォトレ
ジスト21をプラズマ酸素アッシャ−で除去した後、エ
ツチングされた前記PSG膜22をマスクとして前記チ
タン膜18、窒化チタン19、シリコン・銅含有A11
膜20の複合膜を反応性イオンエツチング法を用い第二
の工・ンチング工程をを行う(第1図(e) ) Lこ
の方法を用いると、BPSG膜17全17が凸となると
ころでレジストが薄膜化しても第一のエツチング工程に
おいて、フォトレジスト21とPSGII!22との選
択比が十分に優れているためフォトレジスト21のパタ
ーン通りにPSG膜2膜り2ツチングすることができる
。、また第二のエツチング工程において、PSG膜2膜
り2リコン・銅含有AX)膜20との選択比も十分に優
れているためPSG膜2膜り2ターン通りにシリコン・
銅含有All膜20をエツチングすることができる。従
って、フォトレジスト21のパターン通りにシリコン・
銅含有A11膜20をエツチングすることが可能となる
。また、フォトレジスト21の除去工程においてプラズ
マ酸素アッシングにより発生するフッ素、塩素、硫黄な
どのイオンがシリコン・銅含有All膜20に注入され
てもこの注入領域は被エツチング部分であるため電極配
線となる部分にはなんら影響を及ぼさず、従って、従来
技術の問題点であったアルミニウム配線の溶出は発生し
ない。
なお、本実施例では、複合膜のマスク材として不純物を
含むシリコン酸化膜としてPSG膜を用いたが、これに
限定されるものではなく、ボロン・ヒ素などを含むシリ
コン酸化膜(例えば、BPSG等)、若しくはシリコン
窒化膜であっても同様の効果が得られる。
[発明の効果] このように、本発明によれば、アルミニウムの配線の細
りゃ溶出を有効に防止できるためアルミニウム配線の信
頼性の向上・微細化を可能にし1、歩留まりの向上を図
ることが可能となる。
【図面の簡単な説明】
第1図は本発明の実施例における半導体装置(パ)製造
方法における各工程の断面図、第2図は従来の半導体装
置の製造方法における各工程の断面図である。 11.31・・・・・・半導体基板、12.32・・・
・・・絶縁膜、13.33・・・・・・ポリシリコン電
極、14.34・・・・・・モリブデンポリサイド電極
34、15.35・・・・・・第一の酸化膜、115.
38・・・・・・第二の酸化膜、17.37・・・・・
・BPSG膜、18.3819.19・・・・・・窒化
チタン膜、20.40・・・・・・シリコン・銅含有A
p膜、21.41・・・・・・フォトレジストパターン
、22・・・・・・PSG膜。 ・・・・−・チタン膜、

Claims (2)

    【特許請求の範囲】
  1. (1)半導体基板上に、絶縁膜を介して少なくともアル
    ミニウムを含む一層以上の伝導性膜を形成する工程と、 この伝導性膜上に不純物を含むシリコン酸化膜を形成す
    る工程と、 この不純物を含むシリコン酸化膜上にパターニングされ
    たフォトレジストを形成する工程と、このフォトレジス
    トをマスクとして前記不純物を含むシリコン酸化膜を反
    応性イオンエッチング法によりエッチングする第一のエ
    ッチング工程と前記フォトレジストを除去後、エッチン
    グされた前記不純物を含むシリコン酸化膜をマスクとし
    て前記導電性膜をエッチングする第二のエッチング工程
    とを有することを特徴とする半導体装置の製造方法。
  2. (2)フォトレジストがノボラック樹脂とナットキノン
    ジアジドを主成分とすることを特徴とする請求項1記載
    の半導体装置の製造方法。
JP8920490A 1990-04-05 1990-04-05 半導体装置の製造方法 Pending JPH03288430A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8920490A JPH03288430A (ja) 1990-04-05 1990-04-05 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8920490A JPH03288430A (ja) 1990-04-05 1990-04-05 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH03288430A true JPH03288430A (ja) 1991-12-18

Family

ID=13964188

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8920490A Pending JPH03288430A (ja) 1990-04-05 1990-04-05 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH03288430A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6214725B1 (en) 1997-12-19 2001-04-10 Nec Corporation Etching method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6214725B1 (en) 1997-12-19 2001-04-10 Nec Corporation Etching method

Similar Documents

Publication Publication Date Title
US5792672A (en) Photoresist strip method
US6500767B2 (en) Method of etching semiconductor metallic layer
US5582679A (en) Enhanced metal etch process
US5705428A (en) Method for preventing titanium lifting during and after metal etching
JPH10189777A (ja) 不揮発性半導体記憶装置の製造方法
US6133145A (en) Method to increase the etch rate selectivity between metal and photoresist via use of a plasma treatment
US6831007B2 (en) Method for forming metal line of Al/Cu structure
JPH03288430A (ja) 半導体装置の製造方法
US4524508A (en) Method of manufacturing semiconductor device
JPH1056021A (ja) 半導体装置及びその製造方法
US6548413B1 (en) Method to reduce microloading in metal etching
KR0166508B1 (ko) 반도체 소자의 금속배선 형성방법
JP2003124190A (ja) 半導体装置およびその製造方法
JP2808591B2 (ja) 半導体装置
JP2002208633A (ja) 半導体装置およびその製造方法
KR0167243B1 (ko) 반도체 소자 및 그 제조방법
US7071101B1 (en) Sacrificial TiN arc layer for increased pad etch throughput
JPS58110055A (ja) 半導体装置
JPS6149439A (ja) 半導体装置の製造方法
JPS58197748A (ja) 半導体装置の製造方法
JPH1174252A (ja) 半導体装置および製造方法
JPH10321597A (ja) 半導体構造中にコンタクト孔を形成するための処理方法
JPS63284861A (ja) 半導体装置の製造方法
JPH0286130A (ja) 半導体装置の製造方法
JPH04146622A (ja) 半導体装置