JPH03284857A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH03284857A
JPH03284857A JP8613590A JP8613590A JPH03284857A JP H03284857 A JPH03284857 A JP H03284857A JP 8613590 A JP8613590 A JP 8613590A JP 8613590 A JP8613590 A JP 8613590A JP H03284857 A JPH03284857 A JP H03284857A
Authority
JP
Japan
Prior art keywords
semiconductor chip
die pad
lead frame
chip
die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8613590A
Other languages
English (en)
Inventor
Masakimi Nakahara
中原　正公
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyushu Fujitsu Electronics Ltd
Fujitsu Ltd
Original Assignee
Kyushu Fujitsu Electronics Ltd
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyushu Fujitsu Electronics Ltd, Fujitsu Ltd filed Critical Kyushu Fujitsu Electronics Ltd
Priority to JP8613590A priority Critical patent/JPH03284857A/ja
Publication of JPH03284857A publication Critical patent/JPH03284857A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26122—Auxiliary members for layer connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/26145—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/83141—Guiding structures both on and outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 半導体チップをリードフレームのダイパッドにダイボン
ディングする工程が含まれる半導体装置の製造方法に関
し、 半導体チップをダイパッドの所定位置に正確に搭載し且
つそのまま固定することのできる半導体装置の製造方法
を提供することを目的とし、半導体チップの裏面に設け
た凹部をリードフレームのダイパッドに設けた凸部に導
電性の微粒子を分散させた熱硬化性の液状樹脂を介在さ
せて嵌合して、半導体チップをダイパッドにダイボンデ
ィングする工程を含ませて半導体装置の製造方法を構成
する。
〔産業上の利用分野〕
本発明は、半導体装置の製造方法、特に半導体チップを
リードフレームのダイパッドの所定位置に正確に搭載し
且つそのまま固定することのできる半導体装置の製造方
法に関する。
リードフレームのダイパッドにダイボンディングされた
半導体チップのポンディングパッドとリードフレームの
櫛状のリードとの電気的な接続は、自動ワイヤボンディ
ング装置を用いて金属細線、例えば金（Ａｕ）線をワイ
ヤボンディングして行うのが一般的となっている。
従って、自動ワイヤボンディング装置を使用してワイヤ
ボンディング作業を円滑に行うには、半導体チップをダ
イパッドの予め設定した所定の位置に正確に搭載するこ
とが必要である。
特に、ポンディングパッド数が多く且つその面積が小さ
くなっている昨今の半導体チップにおいては、尚更のこ
とである。
〔従来の技術〕
第２図は、従来のダイボンディング方法を説明するため
の要部概略側断面図である。
尚、同じ部品・材料に対しては全図を通して同じ記号を
付与しである。
即ち、従来のダイボンディング方法は、第２図に示すよ
うに半導体チップ２０の平坦な裏面とリードフレーム２
１の平坦なダイパッド２２の表面との間に、導電性の微
粒子を分散させた熱硬化性の液状樹脂１５を介在させ、
半導体チップ２０をダイパッド２２にダイボンディング
（樹脂ボンディング）して搭載した後、液状樹脂１５を
１５０度Ｃ程度の温度で１時間前後加熱して硬化させる
ものであった。
〔発明が解決しようとする課題〕
従来のダイボンディング方法は、前述したように半導体
チップ２０の平坦な裏面とリードフレーム２１の平坦な
ダイパッド２２の表面との間に液状樹脂１５を介在させ
て行っていた。
従って、半導体チップ２０とグイパッド２２との間に介
在させた液状樹脂１５が未硬化状態で流動性がある状態
で、半導体チップ２０を搭載した直後のリードフレーム
２１をハンドリングした際に、半導体チップ２０がダイ
ボンディングした直後の位置から動いてしまう問題があ
った。
本発明は、この問題を解決するためになされたもので、
その目的は半導体チップをグイパッドの所定位置に正確
に搭載し且つそのまま固定することのできる半導体装置
の製造方法を提供することにある。
〔課題を解決するための手段〕
前記目的は、第１図に示すように半導体チップ１０の裏
面に設けた凹部１１をリードフレーム１２のダイパッド
１３に設けた凸部１４に導電性の微粒子を分散させた熱
硬化性の液状樹脂１５を介在させて嵌合して、半導体チ
ップ１０をダイパッド１３にダイボンディングする工程
が含まれていることを特徴とする半導体装置の製造方法
により達成される。
〔作　用〕
本発明の半導体装置の製造方法に於けるダイボンディン
グは、半導体チップ１０の裏面に凹部１１を設けるとと
もに、リードフレーム１２のダイパッド１３には凸部１
４を設け、半導体チップ１０の凹部１１とリードフレー
ム１２のダイパッド１３の凸部１４との間に導電性の微
粒子を分散させた熱硬化性の液状樹脂１５を介在させ、
半導体チップ１０の凹部１１にダイパッド１３の凸部１
４を嵌込んで半導体チップ１０をダイパット１３に搭載
するものである。
従って、半導体チップ１０は、ダイパッド１３に液状樹
脂１５及び凸部１４と凹部１１との機械的な嵌合により
確りとダイボンディングされた位置に保持されることと
なる。
斯くして、半導体チップ１０は、ダイボンディング直後
で液状樹脂１５が未硬化状態においても動くことがない
ため、グイパッド１３の所定位置に正確に固定されるこ
ととなる。
〔実　施　例〕
以下、本発明の一実施例を図面を参照しながら説明する
。
第１図は、本発明の一実施例の説明図で、同図（ａ）は
半導体チップの裏面図、同図（ｂ）は半導体チップのＡ
−Ａ線断面図、同図（ｃ）はリードフレームの要部平面
図、同図（ｄ）はリードフレームのＢ−Ｂ線断面図、同
図（ｅ）は半導体チップをダイボンディングしたリード
フレームの要部側断面図である。
同図（ａ）及び同図（ｂ）に示した半導体チップ１０の
播鉢形をした凹部１１は、半導体チップ１０を分離前の
図示しない半導体ウェーハ表面に凹部１１を形成される
部分を除いてレジストを被着した後、半導体ウェーハを
所定深さまでエツチングして形成したものである。
また、同図（ｃ）及び同図（ｄ）に示したリードフレー
ム１２の台形状のダイパッド１３の凸部１４は、燐青銅
製のフープ材等を抜き金型を使用して抜き加工によりリ
ードフレーム１２を形成する際、同時に押し加工を施す
ことで形成したものである。
上記のような半導体チップ１０を斯かるリードフレーム
１２のダイパッド１３に搭載には、まず半導体チップ１
０を搭載するダイパッド１３の所定領域に適量の液状樹
脂１５、例えば銀（Ａｇ）粉を分散させたエポキシ系樹
脂を滴下する。
次いで、真空チャック（図示せず）により半導体チップ
１０の表面を真空吸着した後、半導体チップ１０の凹部
１１がリードフレーム１２のダイパッド１３の凸部１４
を一致させながら、半導体チップ１０をリードフレーム
１２に押圧する。
すると、半導体チップ１０は、液状樹脂１５の接着力及
び半導体チップ１０の凹部１１とダイパッド１３の凸部
１４との機械的な嵌合により確りとダイパッド１３に保
持される。
そして、斯かる状態で半導体チップ１０を保持したリー
ドフレーム１２を恒温槽（図示せず）に入れて、１５０
度Ｃ程度の温度で１時間程度加熱して液状樹脂１５を硬
化させると半導体チップ１０はリードフレーム１２の定
位置に正確に固定されることとなる。
なお、半導体チップｌＯの凹部１１は播鉢状に、またリ
ードフレーム１２のダイパッド１３の凸部１４は台形状
（富士山形）に形成しているために、半導体チップ１０
をリードフレーム１２にダイボンディングする際の凹部
１１と凸部１４との多少位置ずれは、簡単に修正される
ように構成しである。
〔発明の効果〕
以上の説明から明らかなように本発明によれば、半導体
チップをダイパッドの所定位置に正確に搭載し且つその
まま固定することのできる半導体装置の製造方法を提供
できる。
従って、本発明の半導体装置の製造方法により半導体チ
ップをリードフレームのダイパントに搭載することによ
り、半導体チップのポンディングパッドとリードフレー
ムのリードとのワイヤボンディングを円滑に実行するこ
とが可能となる。
【図面の簡単な説明】
第１図は、本発明の一実施例の説明図、第２図は、従来
のダイボンディング方法を説明するための要部概略側断
面図である。 図において、 １０と２０は半導体チップ、 ・１１は凹部、 １２と２１はリードフレーム、 １３と２２はダイパッド、 １４は凸部、 １５は液状樹脂をそれぞれ示す。

Claims (1)

    【特許請求の範囲】
  1. 　半導体チップ（１０）の裏面に設けた凹部（１１）を
    リードフレーム（１２）のダイパッド（１３）に設けた
    凸部（１４）に導電性の微粒子を分散させた熱硬化性の
    液状樹脂（１５）を介在させて嵌合して前記半導体チッ
    プ（１０）を当該ダイパッド（１３）にダイボンディン
    グする工程が含まれていることを特徴とする半導体装置
    の製造方法。
JP8613590A 1990-03-30 1990-03-30 半導体装置の製造方法 Pending JPH03284857A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8613590A JPH03284857A (ja) 1990-03-30 1990-03-30 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8613590A JPH03284857A (ja) 1990-03-30 1990-03-30 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH03284857A true JPH03284857A (ja) 1991-12-16

Family

ID=13878273

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8613590A Pending JPH03284857A (ja) 1990-03-30 1990-03-30 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH03284857A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6177729B1 (en) 1999-04-03 2001-01-23 International Business Machines Corporation Rolling ball connector
US6255208B1 (en) 1999-01-25 2001-07-03 International Business Machines Corporation Selective wafer-level testing and burn-in
JP2017103394A (ja) * 2015-12-03 2017-06-08 ラピスセミコンダクタ株式会社 半導体装置および半導体装置の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6255208B1 (en) 1999-01-25 2001-07-03 International Business Machines Corporation Selective wafer-level testing and burn-in
US6177729B1 (en) 1999-04-03 2001-01-23 International Business Machines Corporation Rolling ball connector
JP2017103394A (ja) * 2015-12-03 2017-06-08 ラピスセミコンダクタ株式会社 半導体装置および半導体装置の製造方法
CN107017217A (zh) * 2015-12-03 2017-08-04 拉碧斯半导体株式会社 半导体装置以及半导体装置的制造方法
CN107017217B (zh) * 2015-12-03 2021-08-20 拉碧斯半导体株式会社 半导体装置以及半导体装置的制造方法

Similar Documents

Publication Publication Date Title
US5813115A (en) Method of mounting a semiconductor chip on a wiring substrate
JPH08255862A (ja) リードフレーム、樹脂封止型半導体装置、その製造方法及び該製造方法で用いる半導体装置製造用金型
JPH02143466A (ja) 半導体装置の製造方法
JPH11121507A (ja) 半導体装置およびその製造方法
JP2008544554A (ja) 薄型可撓性基板を使用するフリップチップダイ組立体
KR0179717B1 (ko) 반도체 패키지의 제조방법과 반도체의 실장방법 및 반도체 실장장치
JP2581748B2 (ja) リードワイヤボンディング装置及び方法
TW200532929A (en) Method of packaging an optical sensor
JPS58207645A (ja) 半導体装置
JPH03284857A (ja) 半導体装置の製造方法
US7028397B2 (en) Method of attaching a semiconductor chip to a chip mounting substrate
JP4036116B2 (ja) 回路基板、半導体装置、半導体製造装置、回路基板の製造方法および半導体装置の製造方法
JPH10173007A (ja) ベアチップ搭載装置
JP2000349099A (ja) はんだ接合方法および、半導体装置の製造方法
JP2016004856A (ja) トランスファーモールド金型、これを備えるトランスファーモールド装置、パッケージ及びパッケージの製造方法
JPH02144954A (ja) 半導体装置
JP3001483B2 (ja) リードフレーム、半導体装置及びその製造方法
JPS6313337A (ja) 半導体素子の実装方法
JPS6258655B2 (ja)
JPH03228339A (ja) ボンディングツール
JP3119582B2 (ja) 半導体装置の製造方法
JPH08181270A (ja) 樹脂封止型半導体装置用リードフレームとそれを用いた半導体装置およびその製造方法
JPS63160348A (ja) Ｉｃチツプ
JPH04192430A (ja) ダイボンド方法
JP2003007773A (ja) ボンディングツールおよびボンディング方法