JPH03283556A - 1c用リードフレーム - Google Patents

1c用リードフレーム

Info

Publication number
JPH03283556A
JPH03283556A JP8315990A JP8315990A JPH03283556A JP H03283556 A JPH03283556 A JP H03283556A JP 8315990 A JP8315990 A JP 8315990A JP 8315990 A JP8315990 A JP 8315990A JP H03283556 A JPH03283556 A JP H03283556A
Authority
JP
Japan
Prior art keywords
plating
lead frame
plating layer
lead
glossy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8315990A
Other languages
English (en)
Inventor
Ryoichi Koizumi
小泉 良一
Osamu Yoshioka
修 吉岡
Satoshi Chinda
聡 珍田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP8315990A priority Critical patent/JPH03283556A/ja
Publication of JPH03283556A publication Critical patent/JPH03283556A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、IC用リードフレームに関する。
〈従来の技術〉 般に、樹脂封止型の半導体集積回路装置(以下、ICと
称する)は、第1図および第3図に示すようにIcチッ
プ載置部7上にICチップ12をボンディングしたのち
、ICチップ12の電極部とインナーリード5の先端部
6のAgめっぎ層9をAuなどの極細線11でワイヤボ
ンディングしたのち、モールド樹脂13でモールドされ
、さらにICパッケージをプリント基板上に取り付ける
際の接着性を良くするために、リードフレーム1の外枠
部2を切ったのち、アウターリード部3を含む部分に、
はんだめっき層10を設けて完成品としている。
4はダムバー 8はパイロットホールである。
しかし、このようなプロセスでは、組立後にアウターリ
ード部をデイツプする溶融めっき時において、200℃
を越える加熱のため熱衝撃を受け、レジンモールドにク
ラックが発生する場合がある。 また、この方法は、生
産性も悪くコスト高となる。 さらに溶融めフぎ時に使
用するフラックスによりICパッケージやアウターリー
ド部などが汚染され、これがICの信頼性を低下させる
原因になっている。
このような問題を解決するために、近年あらかじめイン
ナーリード先端部6にAgめつき層9を形成し、アクタ
−リード部にはんだめ−)ぎ層10を設けたリードフレ
ームにICチップ12を取り付け、リードフレームのイ
ンナーリード先端部6とICチップ12の電極部をAu
なとの金属細線11で接続したのち、モールド樹脂13
で一体的にモールドされた半導体装置が開発されている
〈発明が解決しようとする課題〉 あらかじめインナーリード先端部にAgめつき層、アウ
ターリード部にはんだめっき層の両方を設けたのち、I
Cチップを取り付け、インナーリード先端部と前記IC
チップとの間が金属細線で接続され、これらがモールド
樹脂で一体的にモールドされた半導体装置の製造工程は
般に以下に示す通りである。  リードフレームのアウ
ターリード部にはんだめつき層を設け、その後Agめつ
き密着性向上のため少なくともAgめっぎすべき部分に
Cuストライクめっぎを設け、次にインナーリード先端
部にのみAgめっぎを設け、その後ICチップを取り付
け、ICを組立てる。
しかし、この方法はAgめつき液中にはんだが溶出しめ
つき液を汚染すること、またはんだ上にAgが置換し外
観を悪化させるなどの問題がある。  リードフレーム
にAgめつきのみ、または八8めっきとはんだめっき両
方を設けたのちに、ICチップを取り付け、インナーリ
ード先端部とICチップ電極部をAuなとの金属細線で
接続し、モールド樹脂で一体的にモールドされた半導体
装置の製造においては、以上に述べたような問題が存在
する。
また従来は、ICパッケージ組立後に溶融はんだまたは
電気めっきを行なっていた。 しかし、この方法は熱衝
撃によるモールド樹脂のクラック発生、フラックス汚染
によるIC信頼性の低下、また下請は業者への外注機会
が増えるため時間面およびコスト面に関して問題があっ
た。  また、あらかじめリードフレームのインナーリ
ード部にAgめっき、アウターリード部にはんだめっき
を設けた後、IC組立を行なった半導体装置も開発され
てきた。 しかし、これはリードフレーム製造段階での
製造工程が複雑なうえ、インナーリード部とアウターリ
ード部という機能部へ2極類のめつき層を設けるために
外観と特性を共に満足させることが困難であった。
本発明は、このような従来技術の欠点を解消し、はんだ
によるAgめっき液を汚染することがなく、またアウタ
ーリード部への八8の置換析出により外観をそこなうこ
とがく、安定したはんだ付性、耐食性などの信頼性の高
いIC用リードフレームを提供することを目的としてい
る。
く課題を解決するための手段〉 上記目的を達成するために本発明によれば、ICチップ
を載置するIfit部とアウターリード部とを有するリ
ードフレームにおいて、前記リードフレーム上に光沢N
iめっき層を設け、その上の少なくとも前記アウターリ
ード部にPdめっぎ層を設けてなることを特徴とするI
C用リードフレームが提供される。
前記Pdめっぎ層の厚さは、0.1μm以上とするのが
好ましい。
また、前記リードフレーム材として、Cu。
Cu合金またはFe合金が好ましい。
また、前記リードフレームの表面に設ける光沢Niめっ
ぎ層の厚さは、0.1〜5.0μmとするのが好ましい
また、前記アウターリード部のPdめフか層を設ける前
にこの部分にCuストライクめっぎを設けることが好ま
しい。
以下に、本発明を添付の図面に示す好適実施例を参照し
ながらさらに詳細に説明する。 本発明は、その目的を
そこなわない限りこれらの図面に限定されるものではな
い。
第1図は本発明および一般のICリードフレームを示す
平面図、第2図は、本発明に係るICリードフレームを
用いたICパッケージの一実施例を示す断面図である。
リードフレーム1は、外枠部2、リード部16および載
置部7を具える。
外枠部2には、通常ワイヤボンディング、モールドなど
の際の位置決めのため1個または2個以上のパイロット
ホール8が穿設されている。
リード部16は、ボンディングワイヤ11の接続部であ
るインナーリード部5とアウターリード部3とを有する
リードフレーム1のリード部16のアウターリード部3
には光沢Niめっき層14が設けられており、その上に
Pdめっき層15が設けられている。 一方、インナー
リード部5の先端部6の表面には光沢Niめっぎ層14
上にCuストライクめっぎ(図示せず)を介してAgめ
っき層9が設けられている。
本発明に用いられるリードフレーム1の材料としてはC
u、Cu合金、およびFe合金等の通常のリードフレー
ム材として用いられるものであれば何でもよい、  ま
た、本発明のリードフレーム1はリードフレーム1の拡
散防止および耐食性改善のため、インナーリード部5の
Agめっき層9およびアウターリード部3のPdめっき
層15を形成する前にリードフレーム1の全面に予め光
沢Niめっきを施すことが必要である。
ここで、リードフレーム1に光沢N1めりぎ層14、P
dめっき層15およびAgめっき層9を形成する方法と
しては、まず所定パターンが形成されたリードフレーム
1の全面に光沢Niめっきして光沢Niめっき層14を
形成し、次に必要に応じてPdストライクめっきを施し
た後、−少なくとも前記アウターリード部3の光沢Ni
めっき層上にPdめっきを行ないPdめっき層15を形
成し、インナーリード部5の先端部6にAgめっきによ
りAgめっき層9を形成する。 最後に、Agめフきの
際の余分なCuストライクめっき(全面めっぎ)および
インナーリード部5の側面部に析出したAgめっぎを剥
Ill埋して除去し、本発明のリードフレーム1を得る
ことができる。
ここで、Pdめっ籾層15の厚さは0.1μm以上とす
るのが好ましい。 この理由は、Pdめっきが0.1μ
m以上あれば、はんだ付性および耐食性が十分に得られ
るからである。
上限は特に限定する必要はないが、Pdめっきを必要以
上に厚くするとコストアップとなるばかりか、リードフ
レーム1の色調がPdめっぎの色調となってしまい外観
が変ってしまうので、外観を問題にする場合は、上限は
0.3μmとするのが好ましい。
また、光沢Niめっき層14の厚さは0. 1〜5.0
μmとするのが好ましい、0.1μm未満では、はんだ
付性が十分でない、 また、5.0μm超でもよいが経
済性を考慮して5.0μmとした。 なお、10μm以
上になると曲げ加工時にめっぎにクラックが発生する恐
れがある。
また、Agめっき層9の厚さは、全く制限的ではなく、
IC基板への実装およびワイヤボンディングに必要な厚
さであればよく、通常のリードフレームにおいて施され
るめっき厚さで十分である。
さらに、必要に応じて施されるPdストライクめっき厚
さも特に制限的ではないが、目的とする効果が得られる
厚さがあればよく、できるだけ薄いのが好ましい。
さらに、光沢Niめっき、Pdめつき、Agめつき、P
dストライクめっき等のめつき方法は、通常公知のめつ
き方法を用いることができる。
アウターリード部3に光沢Niめっき層4の後に設けら
れるPdめつき層15は、少なくともアクタ−リード部
3の光沢Niめっき層4上に設けられていればよいが、
リードフレーム1の全面に設けられていてもよい、 本
発明においてははんだ付性のよいPdめっき層15をア
ウターリード部3に設けることにより、従来のはんだに
よるAgめっき液の汚染、はんだめっき層上へのAgの
置換による外観不良が防止でき、すぐれたリードフレー
ムを提供することがで幹る。
また、Pdめっき層15の下地に設ける光沢Niめっ籾
層14は、無光沢Niめっきに比べて結晶が微細で制御
しやすく、またリードフレーム素材金属の拡散防止層と
なり、加えて耐食性に優れていることから、該リードフ
レーム1にICチップ12を取り付け、金属細線でリー
ドフレーム1のインナーリード部の先端部6とICチッ
プ12電極部を接続し、モールド樹脂13で一体化され
た半導体装置のはんだ付性などのIC信頼性向上に役立
つ。
また、必要に応じてPdめつき層15の下地として形成
されるPdストライクめフき層はリードフレーム1の全
面または少なくともPdめっき層15の下地部分に設け
てよい。
本発明のリードフレーム1は、第2図に示すようにIC
チップ載置部7にICチップ12を載置し、ボンディン
グワイヤ11を用いてインナーリード部の先端部6およ
びICチップ12にワイヤボンディングし、最後にモー
ルド樹脂13をモールドしてICパッケージを組立て、
外枠部2およびアウターリード部3のダムバー4を切断
し、アウターリード部3を曲げ加工して用いることがで
きる。
また、本発明のリードフレームは、完成品めっきのよう
にIC組立後にアウターリード部3にはんだめっきを設
ける必要が無いため、溶融めっき時に受ける熱衝撃、モ
ールド樹脂13のクラック発生、フラックス使用による
ICパッケージやアウターリード部3の汚染の問題も無
くなった。
以上の結果により、製造上の時間コストの節約が図れ、
ICの外観および信頼性が向上でき、常に安定した品質
の半導体装置の生産が可能となった。
なお、第2図においては、−例としてインナーリード部
の先端部6にAgめっき層9を設けであるが、本発明は
その目的を損なわない限り、Agめっき層の代わりに、
Au、AJ2゜Cu、Pdなどのめっき層を設けてもよ
い。
〈実施例〉 以下に本発明を実施例に基づき具体的に説明する。
(実施例1) 第2図に示すようにCu合金リードフレーム1に拡散防
止および耐食性改善のための光沢Niめツキ層14を0
.01〜10μmの厚さで設けた。 光沢Niめっき厚
は蛍光X#ji!膜厚計で測定した。 この光沢Niめ
っき条件は、下記の通りである。
光沢Niめっぎ浴(ワット浴) NiS04・6H20:  250 g/11NfCJ
!  2・6H2〇   二       5 0  
g  /  Jりl83B0,50 g /u #61(2次光沢剤): 5cc/f(エバラニーシライト社) #63 (1次光沢剤): 10CC/A(エバラニーシライト社)温度     
  60℃ 電流密度     4 A / d m ’アノード 
     Ni板 その後、リードフレーム1全面にPdめっき密着性向上
のためのPdストライクめフきを行なった。 このPd
ストライクめっき条件は、下記の通りである。
Pdストライクめっき液: パラデックスストライクII (EEJA社)金属Pd
濃度 :  0.5g/j! 温度     : 40℃ 電流密度   :  4 A / d m ’アノード
   : 白金めつきチタン板状に、アウターリード部
3にPdめつ粗層15を0.1μm設けた。   Pd
めつき厚は蛍光X線膜厚計で測定した。 このPdめつ
き条件は、下記の通りである。
Pdめっき液: バラデックスs 1o (EEJA社)金属Pd濃度 
:  25g/42 温度     = 60℃ 電流密度   :  4 A / d m 2アノード
   : 白金めつきチタン板さらにインナーリード部
の先端部6にCuストライクめっt!(全面)を介して
Agめつき層9を設けた。 このAgめつき条件は、A
gめっき液をシルバーシェド220(メルテックス社)
、金属Ag濃度を65g/A、温度を65℃、電流密度
を60 A / d m ’  アノードを白金めフき
チタン板とした。
最後にリードフレーム全面に施された余分なCuストラ
イクめっきおよびインナーリード部側面に析出したAg
を剥S処理を行って除去した。 その剥離条件は、剥離
剤をエンストリップS(メルテックス社)30g/f1
%NaCNを50g/j2、温度を40℃、剥S処理時
間を20秒とした。
以上の条件で光沢Niめつきの厚さを変えてリードフレ
ームを作製して得たリードフレーム1にICチップ12
を取り付け、金属細線11でインナーリード先端部6と
ICチップ12電極部を接続し、モールド樹脂で一体化
し、その後、外枠部2、ダムバー4を切り取ってICパ
ッケージを完成した。
下記項目について評価した結果を第1表に示す。
■耐食性(腐食生成物) ICパッケージ製造後に塩水を24時間噴nし、モール
ド樹脂とアウターリード部の界面での腐食生成物の有無
を調べた。
耐食性(腐食生成物): ○無し、Δやや有り、×有り ■曲げ加工時のクラック発生 ICパッケージのアウターリード部に曲げ加工を施して
、その曲げ部分の表面のめつき層を観察し、クラックの
発生の有無を調べた。
クラック発生: O無し、△やや有り、×有り ■はんだぬれ時間 組立工程時の加熱条件を考慮に入れ175℃x8h加熱
後のリードフレームを使用し、6:4共晶はんだを23
5℃に溶融し、ロジンフラックスを用いて、はんだぬれ
時間を測定した。
(比較例1) 光沢Niめつき層を設けることなく直接Pdストライク
めっきを設けるほかは実施例1と同様にしてICパッケ
ージを完成した。 評価結果を第1表に示す。
第1表から、本発明のリードフレームを用いたICパッ
ケージは、光沢Niめっぎ厚0. 1μm以上あれば、
比較例1に比べてリード耐食性、はんだ付性に優れてい
ることがわかる。
また、Pdめっき層の下地に光沢Niめつき層が0.0
1μm以上あれば、比較例1に比べはんだぬれ時間がさ
らに短かくなることが示された。
(実施例2) 42合金(Fe−42%Ni)リードフレームを用いる
ほかは実施例1と同様にしてICパッケージを完成した
。 評価結果を第2表に示す。
(比較例2) 光沢Niめフき層を設けることなく直接Pdストライク
めっ籾を設けるほかは実施例2と同様にしてICパッケ
ージを完成した。 計価結果を第2表に示す。
第2表から、本発明のリードフレームを用いたICパッ
ケージは、光沢Niめつきが0.05μm以上あれば、
比較例2に比べて耐食性、はんだ付性に優れていること
がわかる。
しかし、耐食性を考慮すると、光沢Niめっき厚は0.
1μm以上が望ましい。
(比較例3) 光沢Niめっき層を設けることなく直接インナーリード
先端部にAgめつき(5μm厚)、アウターリードに直
接はんだめつき(10μm厚)を設けるほかは実施例1
と同様にしてICパッケージを完成した。 評価結果を
実施例1および2とともに第3表に示す。
第3表から、本発明のリードフレームを用いたICパッ
ケージは光沢めっき厚0.1μm1Pdめっき厚0.1
μmの場合ではんだ付性、耐食性、クラック発生状況の
全てにおいて比較例3より優れていることがわかる。
第 3 表 〈発明の効果〉 本発明は以上説明したように構成されているので、本発
明によればはんだ付性、耐食性、曲げ加工性に優れたリ
ードフレームが提供される。
本発明は従来のはんだめっきの目的をPdめっきで満た
すものであるため、IC組立後直ちに基板実装工程に入
ることができ、IC製造時間およびコストが節減できる
また、従来のインナーリード先端部にAgめっき、アウ
ターリード部にはんだめっきを設けた後、IC組立を行
なう場合と比較して、Pdは化学的に安定なため、はん
だに比べ他の溶液による影響を受けにくく、また耐食性
も優れていることから、パッケージのアウターリード部
の外観と特性を共に満足させることが容易となった。 
また、製造工程も簡素化されるので経済性も非常に高く
なる。
さらに、Pdめっきの下地に光沢Niめ−)籾層を設け
ることにより、下地金属の拡散を防ぎ、さらに一般と耐
食性も良くなるので、ICの信頼性向上にも効果がある
また、高価なPdめっ籾を部分的に薄くめつきするだけ
で効果があるので、上記のような経済性、信頼性の向上
を考慮すれば、本発明のリードフレームはコスト的にも
十分見合うものである。
【図面の簡単な説明】
第1図は、本発明のIC用リードフレームを示す平面図
である。 第2図は、本発明に係るIC用リードフレームを用いた
ICパッケージの一実施例を示す断面図である。 第3図は、従来のIC用リードフレームを用いたICパ
ッケージの断面図である。 符号の説明 1・・・リードフレーム、 2・・・外枠部、 3・・・アウターリード部、 4・・・ダムバー 5・・・インナーリード部、 6・・・インナーリード部の先端部、 7・・・ICチップ載置部、 8・・・パイロットホール、 9・・・Agめっき層、 10・・・はんだめっき層、 1III°ボンデイングワイヤ 12・・・ICチップ、 13・・・モールド樹脂、 14・・・光沢Niめつき層、 15・・・Pdめっぎ層、 16・・・リート部 (金属細線) FIG、1 FIG、3

Claims (1)

    【特許請求の範囲】
  1. (1)ICチップを載置する載置部とアウターリード部
    とを有するリードフレームにおい て、 前記リードフレーム上に光沢Niめっき層を設け、その
    上の少なくとも前記アウターリード部にPdめっき層を
    設けてなることを特徴とするIC用リードフレーム。
JP8315990A 1990-03-30 1990-03-30 1c用リードフレーム Pending JPH03283556A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8315990A JPH03283556A (ja) 1990-03-30 1990-03-30 1c用リードフレーム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8315990A JPH03283556A (ja) 1990-03-30 1990-03-30 1c用リードフレーム

Publications (1)

Publication Number Publication Date
JPH03283556A true JPH03283556A (ja) 1991-12-13

Family

ID=13794470

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8315990A Pending JPH03283556A (ja) 1990-03-30 1990-03-30 1c用リードフレーム

Country Status (1)

Country Link
JP (1) JPH03283556A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0473958A (ja) * 1990-07-16 1992-03-09 Goto Seisakusho:Kk 半導体装置用リードフレーム
US5449951A (en) * 1992-01-17 1995-09-12 Olin Corporation Lead frames with improved adhesion to a polymer
JP2001185670A (ja) * 1999-12-10 2001-07-06 Texas Instr Inc <Ti> リードフレームとその製法
JP2007273729A (ja) * 2006-03-31 2007-10-18 Nec Electronics Corp リードカット装置および半導体装置の製造方法
JP2014027288A (ja) * 2013-08-28 2014-02-06 Hitachi Chemical Co Ltd 半導体チップ搭載用基板及びその製造方法
US8997341B2 (en) 2009-09-07 2015-04-07 Hitachi Chemical Company, Ltd. Substrate for mounting semiconductor chip and method for producing same
JP2015229791A (ja) * 2014-06-05 2015-12-21 Jx日鉱日石金属株式会社 電子部品用金属材料、それを用いたコネクタ端子、コネクタ及び電子部品

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0473958A (ja) * 1990-07-16 1992-03-09 Goto Seisakusho:Kk 半導体装置用リードフレーム
US5449951A (en) * 1992-01-17 1995-09-12 Olin Corporation Lead frames with improved adhesion to a polymer
JP2001185670A (ja) * 1999-12-10 2001-07-06 Texas Instr Inc <Ti> リードフレームとその製法
JP2007273729A (ja) * 2006-03-31 2007-10-18 Nec Electronics Corp リードカット装置および半導体装置の製造方法
US8997341B2 (en) 2009-09-07 2015-04-07 Hitachi Chemical Company, Ltd. Substrate for mounting semiconductor chip and method for producing same
JP2014027288A (ja) * 2013-08-28 2014-02-06 Hitachi Chemical Co Ltd 半導体チップ搭載用基板及びその製造方法
JP2015229791A (ja) * 2014-06-05 2015-12-21 Jx日鉱日石金属株式会社 電子部品用金属材料、それを用いたコネクタ端子、コネクタ及び電子部品

Similar Documents

Publication Publication Date Title
KR100371567B1 (ko) Ag 선도금을 이용한 반도체 패키지용 리드프레임
US7245006B2 (en) Palladium-spot leadframes for high adhesion semiconductor devices and method of fabrication
US7148085B2 (en) Gold spot plated leadframes for semiconductor devices and method of fabrication
US20020153596A1 (en) Lead frame and semiconductor package formed using it
JP3760075B2 (ja) 半導体パッケージ用リードフレーム
JP2009517869A (ja) 半導体デバイスの耐湿信頼性を改良しはんだ付け性を高めたリードフレーム
JP2989406B2 (ja) 半導体装置用プリプレーテッドフレーム及びその製造方法
EP1037277B1 (en) Lead frame and method of fabricating a lead frame
JPH03283556A (ja) 1c用リードフレーム
JPH04337657A (ja) 半導体装置用リードフレーム
JP6733940B1 (ja) リードフレーム
JPH11121673A (ja) リードフレーム
JPH11274177A (ja) リードフレームおよびその製造方法
KR100378489B1 (ko) 은 또는 은 합금도금을 이용한 반도체 패키지용 리드프레임 및 그 제조방법
JP6736716B1 (ja) リードフレーム
JP6744020B1 (ja) リードフレーム
JPH03237750A (ja) 半導体集積回路用リードフレーム
US6940183B1 (en) Compound filled in lead IC packaging product
JPH04152661A (ja) Ic用リードフレーム
JPH11204713A (ja) 半導体装置用リードフレーム及び半導体装置
JPS6142941A (ja) 半導体用リ−ドフレ−ム
JPH04174546A (ja) 銅合金製半導体リードフレームの製造方法
JP2004343136A (ja) 半導体装置
JPS63304654A (ja) リ−ドフレ−ム
JPH0397252A (ja) Icリードフレーム