JPH03280619A - パワー素子駆動回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、半導停電力変換装置に代表される、直列接
続されたパワー素子の駆動回路に関するものである。

［従来の技術］ 第２１図は例えばＩｎｔｅｒｎａｔｉｏｎａｌ　Ｒｅｃ
ｔ１ｆｉｅｒ社のＰｏｗｅｒ　ＭＯＳ−ＦＥＴ　Ａｐｐ
ｌｉｃａｔｉｏｎ　Ｎｏｔｅｓに示された従来のパワー
駆動の回路図である。図において、（１）は第１のパワ
ー素子で、ここではＭＯＳ−ＦＥ　Ｔ　（２）とそれと
、これと逆並列に接続されたダイオード（３）から構成
されている。（４）は第１のパワー素子（１）と直列に
接続された第２のパワー素子、（５）は第１及び第２の
パワー素子（１）、（４）の駆動ＩＣ１（６）は駆動Ｉ
　Ｃ（５）に電源を供給する第１の電源、（７）は第２
のパワー素子（４）の導通時に第１の電源（６）により
充電されるコンデンサ（８）と整流ダイオード（９）か
らなり駆動ＩＣ（５）に電源を供給する第２の電源、（
１０）は直流電源、（１１）は負荷、（１２）　、　（
１３）は直流中性点電位を得るためのコンデンサ、（１
４）は第１及び第２のパワー素子（１）、（４）の点弧
信号を出力する制御手段である。

次に動作について説明する。第２１図は第１及び第２の
パワー素子（１）、　（４）を重なりがないように交互
にＯＮすることにより、負荷（１１）に交流を印加する
ための回路図である。第１のパワー素子（１）がＯＮの
ときには直流中性点電位から見て正の電圧が負荷（１１
）に印加され、第２のパワー素子（４）がＯＮのときに
は直流中性点電位から見て負の電圧が負荷（１１）に印
加される。

まず、第２のパワー素子（４）の駆動について説明する
。制御手段（１４）により、駆動Ｉ　Ｃ（５）の入力端
子に第２のパワー素子（４）をＯＮする信号が加えられ
ると、駆動Ｉ　Ｃ（５）は第２のパワー素子（４）のソ
ース端子に接続された第１の電源（６）により、第２の
パワー素子（４）のゲート−ソース端子間に正の電圧を
印加し、第２のパワー素子（４）をＯＮさせる。このと
き、第１の電源（６）−ダイオード（９）−コンデンサ
（８）−第２のパワー素子（４）の経路ができ、コンデ
ンサ（８）は第１の電源（６）により充電される。この
コンデンサ（８）は、第１のパワー素子（１）のソース
端子に接続されており、またその電圧は第１のパワー素
子（１）のソース端子から見て正の電圧であるため、パ
ワー素子（１）を駆動するための第２の電源（７）とし
て機能する。制御手段（１４）により、駆動ＩＣ（５）
の入力端子に第２のパワー素子（４）をＯＦＦする信号
が加えられると、駆動Ｉ　Ｃ（５）は第２のパワー素子
（４）のゲート−ソース端子間を短絡し、第２のパワー
素子（４）をＯＦＦさせる。

次に、第１のパワー素子（１）の駆動について説明する
。制御手段（１４）により、駆動Ｉ　Ｃ（５）の入力端
子に第１のパワー素子（１）をＯＮする信号が加えられ
ると、駆動Ｉ　Ｃ（５）は第１のパワー素子（１）のソ
ース端子に接続されたコンデンサ（８）から成る第２の
電源（７）により、第１のパワー素子（１）のゲート−
ソース端子間に正の電圧を印加し、第１のパワー素子（
１）をＯＮさせる。このとき、第１のパワー素子のソー
ス端子は直流電源（１０）の電圧に近い電位を持つので
ダイオード（９）はＯＦＦ　Ｌ、コンデンサ（８）は駆
動Ｉ　Ｃ（５）と第１のパワー素子（１）のゲート−ソ
ース端子間のみに電源を供給しながら徐々に放電する。

制御手段（１４）により、駆動（５）の入力端子に第１
のパワー素子（１）をＯＦＦする信号が加えられるると
、駆動ＩＣ（５）は第１のパワー素子＜１）のゲート−
ソース端子間を短絡し、第１のパワー素子（１）をＯＦ
Ｆさせる。

以上の動作から明らかな様に、駆動Ｉ　Ｃ（５）には第
１のパワー素子（１）の駆動のために、パワー素子（１
）のソース端子、すなわち第２のパワー素子（４）のド
レイン端子が接続されているので、第２のパワー素子（
４）の駆動用の第１の電源（６）の電圧のみならず、直
流電源（ｌＯ）の電圧に近い電圧が印加される。このた
め、駆動Ｉ　Ｃ（５）は第１及び第２のパワー素子（１
）、（４）のゲート−ソース端子間の耐圧に近い耐圧を
有する低耐圧ＩＣではなくて、第１及び第２のパワー素
子（１）、（４）のドレイン−ソース端子間の耐圧に近
い耐圧を有する高耐圧ＩＣが用いられる。

［発明が解決しようとする課題〕 従来のパワー素子駆動回路は以上のように構成されてい
たので、高耐圧ＩＣの使用により回路が高価になること
、及びパワー素子の信号入力端子間に負電圧を印加でき
ないという問題があった。

この発明は上記の課題を解消するためになされたもので
、第１の発明においては低耐圧ＩＣを使用した安価なパ
ワー素子駆動回路を得ることを目的とし、第２の発明に
おいてはパワー素子の信号入力端子間に負電圧も印加可
能なパワー素子駆動回路を得ることを目的とする。

［課題を解決するための手段］ 第１の発明に係るパワー素子駆動回路は、チャージポン
プ回路と絶縁手段とを併用することにより、高耐圧ＩＣ
に換えて低耐圧ＩＣを使用したものである。

第２の発明に係るパワー素子駆動回路は、チャージポン
プ回路と負電圧印加用の電源を付加することにより、パ
ワー素子の信号入力端子間に負電圧も印加可能としたも
のである。

［作　用コ 第１の発明におけるパワー素子駆動回路は、チャージポ
ンプ回路と絶縁手段の併用により、駆動ＩＣの高電圧が
印加されないようにし、低耐圧ＩＣを使用可能にする。

第２の発明におけるパワー素子駆動回路は、チャージポ
ンプ回路により、最小限の電源の追加でパワー素子の信
号入力端子に負電圧を印加可能にする。

［発明の実施例］ 以下、第１の発明の実施例１を図について説明する。第
１図において、第１のパワー素子（１）ＭＯＳ−ＥＦＴ
（２）、ダイオード（３）、第２のパワー素子（４）、
第１の電源（６）、第２の電源（７）コンデンサ（８）
　　ダイオード（９）、直流電源（１０）、負荷（１１
）、コンデンサ（１２）、（１３）　、制御手段（１４
）は従来の技術と同一であるので説明を省略する。

（１５）は第１のパワー素子（１）を駆動するための第
１の駆動ＩＣ１（１６）は第２のパワー素子（４）を駆
動するための第２の駆動ＩＣ１（１７）は制御手段（１
４）の出力信号と、第１の駆動Ｉ　Ｃ（１５）の入力信
号を電気的に絶縁するための第１の絶縁手段、（１８）
は制御手段（１４）の出力信号と、第２の駆動ＩＣ（１
Ｂ）の入力信号を電気的に絶縁するための第２の絶縁手
段である。

第１図は第１及び第２のパワー素子（１）、（４）を重
なりがないように交互にＯＮすることにより、負荷（１
１）に交流印加するための回路図である。第１のパワー
素子（１）がＯＮのときには直流中性点電位から見て正
の電圧が負荷（１１）に印加され、第２のパワー素子（
４）がＯＮのときには直流中性点電位から見て負の電圧
が負荷（１１）に印加される。この動作を第１図、第２
図を用いて説明する。

まず、第２のパワー素子素子（４）の駆動について説明
する。制御手段（１４）の出力ｇ−が“Ｌ″になると、
第２の絶縁手段（１８）を介して第２の駆動Ｉ　Ｃ（１
Ｂ＞の入力端子に第２のパワー素子（４）をＯＮする信
号が加えられる。すると、第２の駆動ＩＣ（１６）は第
２のパワー素子（４）のソース端子に接続された第１の
電源（６）により、第２のパワー素子（４）のゲート−
ソース端子間に正の電圧Ｅｃを印加し、第２のパワー素
子（４）をＯＮさせる。このとき、第１の電源（６）−
ダイオード（９）−コンデンサ（８）−第２のパワー素
子（４）の経路ができ、コンデンサ（８）は第１の電源
（６）により充電される。

このコンデンサ（８）は第１のパワー素子（１）のソー
ス端子に接続されており、またその電圧は第１のパワー
素子（１）のソース端子から見て正の電圧であるため、
パワー素子（１）を駆動するための第２の電源（７）と
して機能する。制御手段（１４）の出力ｇ−が“Ｈｏに
なると、第２の絶縁手段（１８）を介して第２の駆動Ｉ
　Ｃ（１Ｇ）の入力端子に第２のパワー素子（４）をＯ
ＦＦする信号が加えられる。すると、第２の駆動Ｉ　Ｃ
（１Ｂ）は第２のパワー素子（４）のゲート−ソース端
子間を短絡し第２のパワー素子（４）をＯＦＦさせる。

次に、第１のパワー素子（１）の駆動について説明する
。制御手段（１４）の出力ｇ＋が“Ｌ″になると、第１
の絶縁手段（１７）を介して第１の駆動ＩＣ（１５）の
入力端子に第１のパワー素子（１）をＯＮする信号が加
えられる。すると、第１の駆動Ｉ　Ｃ（１５）が第１の
パワー素子（１）のソース端子に接続されたコンデンサ
（８）から成る第２の電源（７）により、第１のパワー
素子（１）のゲート−ソース端子間に正の電圧Ｖｃを印
加し、第１のパワー素子（１）をＯＮさせる。このとき
、第１のパワー素子のソース端子は、直流電源（１０）
の電圧に近い電位を持つのでダイオード（９）はＯＦＦ
　Ｌ、コンデン（８）は第１の絶縁手段（１７）と、第
１の駆動Ｉ　Ｃ（１５）と、第１のパワー素子（１）の
ゲート−ソース端子間のみに電源を供給しながら徐々に
放電する。制御手段（１４）の出力ｇ＋が“Ｈｌになる
と、第１の絶縁手段（１７）を介して第１の駆動Ｉ　Ｃ
（１５）の入力端子に第１のパワー素子（１）をＯＦＦ
する信号が加えられる。すると、第１の駆動Ｉ　Ｃ（１
５）は第１のパワー素子（１）のゲート−ソース端子間
を短絡し、第１のパワー素子（１）をＯＦＦさせる。

以上のように、第２のパワー素子（４）のＯＮ時にコン
デンサ（８）を充電し、そのコンデンサ電圧を第１のパ
ワー素子（１）の駆動用の第２の電源（７）として使用
する回路は、チャージポンプ回路と総称される。このチ
ャージポンプ回路においては、第２のパワー素子（４）
がＯＮのときのみ、第１の電源（６）−ダイオード（９
）−コンデンサ（８）−第２のパワー素子（４）からな
るチャージポンプ経路により、コンデンサ（８）が充電
され、第２のパワー素子（４）がＯＦＦのときにはコン
デンサ（８）は放電される。このため、第２図に示した
ように、チャージポンプコンデンサ（８）の電圧は、パ
ワー素子（４）のスイッチングに同期して脈動する。し
かし、ＭＯＳ−ＦＥＴのような電圧駆動型のパワー素子
を使えば、第１のパワー素子（１）のゲート端子に供給
する電流は小さくて済むため、コンデンサ（８）の静電
容量を適切に選択することで、この脈動を許容範囲内に
納めることは可能である。また、第２のパワー素子（４
）がＯＮのときのみコンデンサ（８）が充電されるため
、チャージポンプ電流１ｃは間欠的な電流となり、第２
のパワー素子（４）のＯＦＦ時間が長くコンデンサ（８
）の電圧降下が大きい程、そのピーク値は高くなる。第
２のパワー素子（４）のＯＮ時間が長い場合には、コン
デンサ（８）を充電した後にも、第１の電源（８）から
チャージポンプの経路を通して、第１の絶縁手段（１７
）と第１の駆動Ｉ　Ｃ（１５）に電源が供給される。

以上の動作から明らかな様に、第１のパワー素子（１）
のソース端子電位は、第１及び第２のパワー素子（１）
、（４）のＯＮ状態によっては直流電源（１０）の電圧
に近い電圧になるが、従来の技術と異なり、第１及び第
２の駆動Ｉ　Ｃ（１５）、（１Ｂ＞にそれぞれ第１及び
第２の絶縁手段（１７）　、　（１８）とチャージポン
プ回路とにより、第１及び第２の電源（６）　、　（７
）以外の電源から独立しているため、第１の電源（６）
以上の電圧は印加されない。このため、第１及び第２の
駆動Ｉ　Ｃ（１５）、（１Ｂ）は第１及び第２のパワー
素子（１）、（４）のゲート−ソース端子間の耐圧に近
い耐圧を有する低耐圧ＩＣでよい。

第３図に第１の発明の実施例２を示す。この実施例は第
１の発明を三相インバータに適用し、三相交流モータの
駆動に使用したものである。

第３図において、第１のパワー素子（１）、ダイオード
（３）、第２のパワー素子（４）、第１の電源（６）、
第２の電源（７）、コンデンサ（８）、ダイオード（９
）、直流電源（１０）、制御手段（１４）、第１の駆動
Ｉ　Ｃ（１５）、第２の駆動Ｉ　Ｃ（１Ｂ）、第１の絶
縁手段（Ｉ７）及び第２の絶縁手段（１８）は、第１の
発明の実施例１と同一であるので説明を省略する。この
実施例では、第１の電源（６）としてスイッチング電源
を、直流電源（ｌＯ）として三相整流平滑回路を、また
負荷（１１）として三相交流モータをそれぞれ用いてい
る。（１９）はダイオード（３）と共に、第１及び第２
のパワー素子（１）、　（４）を形成しているＩ　Ｇ　
Ｂ　Ｔ　、　（２０）、（２１）、（２２）はそれぞれ
Ｕ、Ｖ、Ｗ相のスイッチング回路で、第１の発明の実施
例１と同一の構成である。（２３）はスイッチング電源
のスイッチング用ＭＯＳ−ＦＥＴ、（２４）はスイッチ
ング電源のトランス、（２５）はスイッチング電源の整
流ダイオード、（２６）はスイッチング電源の平滑コン
デンサ、（２７）はスイッチング電源の制御手段、（２
８）は三相交流電源、（２９）は三相整流回路、（３０
）は平滑コンデンサである。

次に、動作について説明する。Ｕ、Ｖ、Ｗ相のスイッチ
ング回路（２０）　、　（２１）　、　（２２）の個々
の動作については、その構成が第１の発明の実施例１と
同一であるので詳細は省く。また、第１の電源（６）及
び直流電源（１０）については、その構成をより具体的
に示したが、機能的に第１の発明の実施例１と同一であ
るため、説明を省略する。

第４図は、この実施例のような三相のインバータの制御
に良く用いられる三角波比較方式の説明図である。制御
手段（１４）は、第４図の（ａ）に示したように三相の
基準信号ｅｕ　、　ｅｖ　、　ｅｗと三角波キャリアｅ
ｔを比較して、基準信号の方が三角波キャリアよりも大
きいときに第１のパワー素子（１）をＯＮする信号を出
力し、その逆のときに第２のパワー素子（４）をＯＮす
る信号を出力する。このとき、短絡を避けるために第１
のパワー素子（１）のＯＮ信号と、第２のパワー素子（
４）のＯＮ信号が重ならないようにすることは、第１の
発明の実施例１の場合と同様である。このようにすれば
、Ｕ、Ｖ、Ｗ相のスイッチング回路（２０）　、　＜２
１）　、　（２２）はそれぞれ直流電源（１０）の中性
点から見て第４図の（ｂ）　、（ｃ）　、（ｄ）に示さ
れた電圧を出力し、その線間電圧は第４図の（ｆ’）　
、　（ｇ）　、　（ｈ）に示すような三相交流電圧とな
る。

上記第４図の（ｂ）　、（ｃ）　、（ｄ）の波形が第２
図の負荷電圧ＶＲの波形と同じことから、三相のインバ
ータにおいても各相の動作は第１の発明の実施例１と同
じであることがわかる。これは、同相のインバータにお
いても、また、異なる制御の元で動作しているインバー
タにおいても同様である。

第５図に第１の発明の実施例３を示す。この実施例は第
１の発明の実施例２の第１の電源（６）をスイッチング
電源ではなく、より簡単なシリーズ電源に置き換えたも
のである。

第５図において、（３１）は降圧用抵抗、（３２）は電
源電圧を定める定電圧ダイオード、（３３）は電圧安定
化のためのコンデンサである。その他の構成要素は全て
第１の発明の実施例２と共通であるので説明を省略する
。また、動作も第１の電源（６）をシリーズ電源に置き
換えたたけで、機能的に第１−の発明の実施例２と共通
であるため説明を省く。

第１の発明の実施例４を第６図により説明する。

この実施例は、チャージポンプ回路の初期充電に関する
ものである。回路構成は前述の第１の発明の実施例１，
２．３のいずれであっもよいので、回路図の再記及び説
明は省く。ただし、第６図は第３図に示した第１の発明
の実施例２の三相インバータを想定して作図しである。

また第６図において、始動以後の動作は第１の発明の実
施例２と同様であるため説明を省く。第１の発明の実施
例１の動作説明かられかるように、第２の電源（７）は
、第２のパワー素子（４）をＯＮＬ、コンデンサ（８）
を、充電した後にははじめて電源として機能する。この
ため、始動直後から正常な動作が必要な場合には、始動
以前に第２のパワー素子（４）をＯＮし、コンデンサ（
８）を充電する期間を設けるのか有効である。第６図は
この動作を示したものである。

第６図において、Ｕ−、Ｖ−、Ｗ−はそれぞれＵ、Ｖ、
Ｗ相の第２のパワー素子（４）に、Ｕ＋Ｖ＋　　Ｗ＋は
それぞＵ、Ｖ、Ｗ相の第１のパワー素子（１）に対応す
る制御手段（１４）の出力信号であり、信号が“Ｌ”の
ときはそれぞれ対応するパワー素子がＯＮする。第６図
に示したように初期充電期間において、Ｕ−、Ｖ−、Ｗ
−をＬ”に、Ｕ＋　　Ｖ＋　Ｗ＋を“Ｈ”にすること１
こより、各相のスイッチング回路（２０）、（２１）、
（２２）ノコンテンサ（８）を充電し、始動直後からの
正常動作を可能にする。この初期充電期間にはそれぞれ
の相の第２のパワー素子（４）のみがＯＮＬでいるため
、出力端子Ｕ、Ｖ、Ｗの電圧は全て等しい。よって出力
線間電圧はゼロとなり、負荷に電圧は印加されず、負荷
（１１）の異常動作を引き起こさない。このことは、２
相以上の相数を持つインバータにおいては同様に成り立
つ。

第１の発明の実施例５を第７図について説明する。この
実施例は、チャージポンプ回路の初期充電に関するもの
である。回路構成は前述の第１の発明の実施例２，３の
いずれであってもよいため、回路図の再記及び説明は省
く。ただし、第６図は第３図に示した第１の発明の実施
例２の三相インバータを想定して作図しである。第７図
において、始動以後の動作は第１の発明の実施例２と同
様であるため説明を省く。この実施例も第１の発明の実
施例４と同様に、始動直後からの正常動作を可能にする
ために初期充電期間を設けている。第１の発明の実施例
４との違いは、第１の発明の実施例４が三相同時に初期
充電を行なうのに対して、この実施例では１相毎に初期
充電を行なうことである。この初期充電動作を第７図に
示す。

第７図に示すように、初期充電期間中はＵ、Ｖ。

Ｗ相の第１のパワー素子（１）をＯＦＦ　しておき、Ｕ
。

ｖ、Ｗ相の第２のパワー素子（４）をチャージポンプ経
路の回路時定数以上の時間間隔を開けて順にＯＮすれば
、第１の電源（６）から流れ出るチャージポンプ電流の
総和ｉｃ　−ｉ　ｅｕ＋　ｔ　ｅｖ＋　ｉ　ｃｖの最大
値は、三相同時に初期充電を行なった場合の約１／３に
なる。これにより、初期充電動作は複雑になるが、第１
の電源（６）の小形化、とりわけ第３図のスイッチング
電源の出力平滑コンデンサ（２Ｂ）や、第５図の出力電
圧安定化コンデンサ（３３）の容量低減に効果がある。

この実施例においては、初期充電期間にはそれぞれの相
の第２のパワー素子（４）のみがＯＮＬでいるか、また
は第１のパワー素子（１）、第２のパワー素子（４）の
両方ともＯＦＦ　している。このため、出力端子Ｕ、Ｖ
、Ｗの電圧は等しいか、または電源から切り放されてい
る。よって、出力線間電圧はゼロとなり、負荷に電圧は
印加されない。

第１の発明の実施例６を第８図により説明する。

この実施例は、チャージポンプ回路の初期充電に関する
ものである。回路構成は前述の第１の発明の実施例２，
３のいずれであってもよいため回路図の再記及び説明は
省く。ただし、第８図は第３図に示した第１の発明の実
施例２の三相インバータを想定して作図しである。第８
図において、始動以後の動作は第１の発明の実施例２と
同様であるため説明を省く。この実施例も第１の発明の
実施例４と同様に、始動直後からの正常動作を可能にす
るために初期充電期間を設けている。第１の発明の実施
例４との違いは、第１の発明の実施例４が１回のスイッ
チングで初期充電を完了させるのに対して、この実施例
では複数回のスイッチングで初期充電を完了させること
である。この初期充電動作を第８図に示す。

第８図に示すように、初期充電期間中に、Ｕ。

ｖ、Ｗ相の第２のパワー素子（４）を充電経路の回路時
定数以下の周期で同時にスイッチングすれば、第１の電
源（６）から流れ出るチャージポンプ電流の総和ｉｃ　
−ｉｃｕ＋　ｉｅｖ＋　ｉ　ｃｖの平均値は、１回のス
イッチング初期充電を行なった場合に比べて、スイッチ
ングの約デユーティ倍となる。スイッチングのデユーテ
ィは１以下であるから、スイッチングのデユーティの調
整により、所望の電流以下にできる。これにより、初期
充電動作は複雑になるが、第１の電源（６）の小形化、
とりわけ第３図のスイッチング電源の出力平滑コンデン
サ（２６）や、第５図の出力電圧安定化コンデンサ（３
３）の容量低減に効果がある。この実施例においては、
初期充電期間にはＵ、Ｖ、Ｗ相のパワー素子は同じ動作
をしているので、出力端子Ｕ、Ｖ、Ｗの電圧は等しくな
る。よって、出力線間電圧はゼロとなり、負荷に電圧は
印加されない。また第８図において、各相の第１のパワ
ー素子（１）のＯＮ信号Ｕ＋、Ｖ＋。

Ｗ＋を初期充電期間中“Ｈ″にした場合にも、同様の効
果が得られることは自明である。このときにも、Ｕ、Ｖ
、Ｗ相のパワー素子は同じ動作をしているので、出力端
子Ｕ、Ｖ、Ｗの電圧は等しくなり、負荷に電圧は印加さ
れない。

第１の発明の実施例７を第９図により説明する。

この実施例は、チャージポンプ回路の充電電流制限に関
するものであり、特にチャージポンプ回路の初期充電時
における大きな充電電流を制限するために、チャージポ
ンプ経路に抵抗を挿入したものである。

第９図において、第２のパワー素子（４）、第１の電源
（６）、コンデンサ（８）　　ダイオード（９）、直流
電源（１０）、負荷（１１）、制御手段（１４）、Ｕ、
Ｖ。

Ｗ相のスイッチング回路（２０）　、　（２１）、　（
２２）、スイッチング電源の出力平滑コンデンサ（２６
）は、第１の発明の実施例２と同一であるので説明を省
略する。

（３４）は電流制限抵抗である。

次に、動作について説明する。この実施例の動作は第１
の発明の実施例２と基本的に同一である。

異なる点は、第２のパワー素子（４）がＯＮしたときに
、第１の電源（６）−電流制限抵抗（３４）−ダイオー
ド（９）−コンデンサ（８）−第２のパワー素子（４）
の経路でコンデンサ（８）が充電されるため、充電電流
が電流制限抵抗（３４）により制限される点である。こ
れにより、第１の電源（６）から流れ出るチャージポン
プ電流ｉｃの最大値が小さくなり、かつ充電回路時定数
が長くなるので、初期充電励時における第１の電源（６
）の電圧低下が小さくなり、第１の電源（６）の小形化
、特にスイッチング電源の出力平滑コンデンサ（２６）
の容量低減に効果がある。第６図に示したように、チャ
ージポンプ回路の起動時における初期充電電流は、定常
動作時のチャージポンプ電流に比べてはるかに大きい。

このため、初期充電電流の制限に用いる電流制限抵抗（
３４）は小さな抵抗でよく、定常動作に与える影響は無
視できる。

この実施例は、電流制限抵抗を第１０図の（３５）。

（３６）　、（３７）に示すように各相にひとつ挿入し
てもよく、あるいは第１１図の（３８）に示すように、
第１の電源（６）の出力に直列に挿入しても、同様の効
果が得られることは自明である。さらに、この実施例は
第１の発明の実施例１に適用しても、第１の発明の実施
例３に示したシリーズ電源においても、同様の効果が得
られる。

また、始動直後から正常な動作が必要な場合には、第１
の発明の実施例４，５．６の初期充電動作と組み合わせ
ることが有効であることも、この実施例と第１の発明の
実施例２との類似性により自明である。

次に、第２の発明の実施例１を第１２図により説明する
。第１２図において、第１のパワー素子（１）、ＭＯＳ
−ＥＦＴ（２）、ダイオード（３）、第２のパワー素子
（４）、第１の電源（６）、第２の電源（７）、第１の
コンデンサ（８）、ダイオード（９）、直流電源（１０
）、負荷（１１）、コンデンサ（１２）、（１３）　、
制御手段（１４）、第１の駆動Ｉ　Ｃ（１５）、第２の
駆動ＩＣ（１６）、第１の絶縁手段（１７）及び第２の
絶縁手段（１８）は第１の発明と同じなので説明を省略
する。

（３９）は第１の電源（６）と直列接続され、第２の駆
動Ｉ　Ｃ（１６）に電源を供給する第３の電源、（４ｏ
）はパワー素子（］）のドレイン端子に接続された第４
の電源、（４１〉は第１のパワー素子（１）の導通時に
第４の電源（４０）により充電される第２のコンデンサ
（４２）と整流ダイオード（４３）とからなり、第１の
駆動Ｉ　Ｃ（１５）に電源を供給する第５の電源である
。

第１２図は第１及び第２のパワー素子（１）、（４）を
重なりがないように交互にＯＮすることにより、負荷（
１１）に交流を印加する回路図である。第１のパワー素
子（１）がＯＮのときには直流中性点電位から見て正の
電圧が負荷（１１）に印加され、第２のパワ素子（４）
がＯＮのときには直流中性点電位から見て負の電圧が負
荷（ＩＩ）に印加される。この動作を第１２図、第１３
図を用いて説明する。

まず、第２のパワー素子（４）の駆動について説明する
。制御手段（１４）の出力ｇ−が“Ｌ”になると、第２
の絶縁手段（１８）を介して第２の駆動ＩＣ（１６）の
入力端子に第２のパワー素子（４）をＯＮする信号が加
えられる。すると、第２の駆動Ｉ　Ｃ（１Ｂ）は第２の
パワー素子（４）のソース端子に接続された第１の電源
（６）により、第２のパワー素子（４）のゲート−ソー
ス端子間に正の電圧Ｅｅｌを印加し、第２のパワー素子
（４）をＯＮさせる。このとき、第１の電源（６）−ダ
イオード（９）−第１のコンデンサ（８）−第２のパワ
ー素子（４）の経路ができ、第１のコンデンサ（８）は
第１の電源（６）により充電される。この第１のコンデ
ンサ（８）は第１のパワー素子（１）のソース端子に接
続されており、またその電圧は、第１のパワー素子（１
）のソース端子から見て正の電圧であるため、パワー素
子（１）をＯＮするための第２の電源（７）として機能
する。またこのとき、第２のパワー素子のドレイン端子
はゼロに近い電位を持つのでダイオード（４３）はＯＦ
Ｆし、第２のコンデンサ（４２）は、第１の絶縁手段（
１７）と第１の駆動Ｉ　Ｃ（１５）と第１のパワー素子
（１）のゲート−ソース端子間のみに電源を供給しなが
ら徐々に放電する。制御手段（１４）の出力ｇ−がＨ′
になると、第２の絶縁手段（１Ｂ）を介して第２の駆動
Ｉ　Ｃ（１Ｂ）の入力端子に第２のパワー素子（４）を
ＯＦＦする信号が加えられる。すると、第２の駆動Ｉ　
Ｃ（１Ｂ）は第２のパワー素子（４）のソース端子に接
続された第３の電源（３９）により、第２のパワー素子
（４）のゲート−ソース端子間に負の電圧−Ｅｅ３を印
加し、第２のパワー素子（４）をＯＦＦさせる。

次に、第１のパワー素子（１）の駆動について説明する
。制御手段（１４）の出力ｇ÷が“Ｌｏになると、第１
の絶縁手段（１７）を介して第１の駆動ＩＣ（１５）の
入力端子に第１のパワー素子（１）をＯＮする信号が加
えられる。すると、第１の駆動Ｉ　Ｃ（１５）は、第１
のパワー素子（１）のソース端子に接続された第１のコ
ンデンサ（８）から成る第２の電源（７）により、第１
のパワー素子（１）のゲート−ソース端子間に正の電圧
Ｅｃ２を印加し、第１のパワー素子（１）をＯＮさせる
。このとき、第１のパワー素子のソース端子は直流電源
（ｌＯ）の電圧に近い電位を持つのでダイオード（９）
はＯＦＦ　Ｌ、第１のコンデンサ（８）は、第１の絶縁
手段（１７）と第１の駆動Ｉ　Ｃ（１５）と第１のパワ
ー素子（１）のゲート−ソース端子間のみに電源を供給
しながら徐々に放電する。またこのとき、第４の電源（
４０）−第１のパワー素子（１）−第２のコンデンサ（
４２）−ダイオード（４３）の経路ができ、第２のコン
デンサ（４２）は第４の電源（４０）により充電される
。この第２のコンデンサ（４２）は第１のパワー素子（
１）のソース端子に接続されており、またその電圧は、
第１のパワー素子（１）のソース端子から見て負の電圧
であるため、パワー素子（１）をＯＦＦするだめの第５
の電源（４１）として機能する。制御手段（１４）の出
力ｇ＋が“Ｈ”になると、第１の絶縁手段（１７）を介
して第１の駆動Ｉ　Ｃ（１５）の入力端子に第１のパワ
ー素子（１）をＯＦＦする信号が加えられる。すると、
第１の駆動Ｉ　Ｃ（１５）は第１のパワー素子（１）の
ソース端子に接続された第５の電源（４１）により、第
１のパワー素子（１）のゲート−ソース端子間に負の電
圧−Ｅｃ５を印加し、第１のパワー素子（１）をＯＦＦ
させる。

以上のように、第１２図の回路は２個のチャージポンプ
回路を持つ。第２の電源チャージポンプ回路においては
、第２のパワー素子（４）がＯＮのときのみ、第１の電
源（６）−ダイオード（９）−第１のコンデンサ（８）
−第２のパワー素子（４）からなるチャージポンプ経路
により、第１のコンデンサ（８）が充電され、第２のパ
ワー素子（４）がＯＦＦのときには第１のコンデンサ（
８）は放電される。また、第５の電源のチャージポンプ
回路においては、第１のパワー素子（１）がＯＮのとき
のみ、第４の電源（４０）−第１のパワー素子（１）−
節２のコンデンサ（４２）−ダイオード（４３）からな
るチャージポンプ経路により、第２のコンデンサ（４２
）が充電され、第１のパワー素子（１）がＯＦＦのとき
には第２のコンデンサ（４２）は放電される。このため
、第１３図に示したように、第１及び第２のコンデンサ
（８）。

（４２）の電圧は、第２及び第１のパワー素子（４）。

（１）のスイッチングに同期して脈動する。しかし、Ｍ
ＯＳ−ＦＥＴのような電圧駆動型の素子を使えば、第１
及び第２のパワー素子（１）　、　（４）のゲート端子
に供給する電流は小さくて済むため、第１及び第２のコ
ンデンサ（８）、（４２）の静電容量を適切に選択する
ことでこの脈動を許容範囲内に納めることは可能である
。また、第２のパワー素子（４）がＯＮのときのみ第１
のコンデンサ（８）が充電されるため、チャージポンプ
電流は間欠的な電流となり、第２のパワー素子（４）の
ＯＦＦ時間が長く第１のコンデンサ（８）の電圧降下が
大きい程、そのピーク値は高くなる。第２のパワー素子
（４）のＯＮ時間が長い場合には、第１のコンデンサ（
８）を充電した後にも、第１の電源からチャージポンプ
の経路を通して、第１の絶縁手段（１７）と第１の駆動
ＩＣ（１５）に電源が供給される。これらのことは、第
２のコンデンサ（４２）についても同様である。

以上の動作から明らかなように、第１のパワー素子（１
）のソース端子電位は、第１及び第２のパワー素子（１
）、（４）のＯＮ状態によっては直流電源（１０）の電
圧に近い電圧になるが、第１の発明と同様に第１及び第
２の駆動Ｉ　Ｃ（１５）、（１Ｂ）は、それぞれ第１及
び第２の絶縁手段（１７）、　（１ｇ）と２個のチャー
ジポンプ回路とにより、第１、第２、第３、第５、の電
源（６）　、　（７）　、　（３９）　、　（４１）以
外の電源から独立しているため、第１の電源（６）と第
３の電源（３９）の和の電圧以上の電圧は印加されない
。このため、第１及び第２の駆動Ｉ　Ｃ（１５）、（１
Ｂ）は、第１及び第２のパワー素子（１）　、　（４）
のゲート−ソース端子間の耐圧に近い耐圧を有する低耐
圧ＩＣでよい。

第１４図に第２の発明の実施例２を示す。この実施例は
第２の発明を三相インバータに適用し、三相交流モータ
の駆動に使用したものである。

第１４図において、第１のパワー素子（１）、ダイオー
ド（３）、第２のパワー素子（４）、第２の電源（７）
、第１のコンデンサ（８）、ダイオード（９）、直流電
源（１０）、負荷（１１）、制御手段（１４）、第１の
駆動Ｉ　Ｃ（１５）、第２の駆動Ｉ　Ｃ（１Ｂ）、第１
の絶縁手段（１７）、第２の絶縁手段（１８）、Ｉ　Ｇ
　Ｂ　Ｔ　（１９）、スイッチング電源のスイッチング
用ＭＯＳ−ＦＥＴ　（２３）、スイッチング電源の制御
手段（２７）、第５の電源（４１）、第２のコンデンサ
（４２）、ダイオード（４３）は、第１の発明または第
２の発明の実施例１と同一であるので説明を省く。（４
４）　、（４５）　、　（４Ｂ）はそれぞれＵ、Ｖ、Ｗ
相のスイッチング回路で、第２の発明の実施例１と同一
の構成である。（４７）はスイッチング電源であり、第
１の電源（６）を作るための巻線（４８）、整流ダイオ
ード（４９）、平滑コンデンサ（５０）及び第３の電源
（３９）を作るための巻線（５１）、整流ダイオード（
５２）、平滑コンデンサ（５３）、そして第４の電源（
４０）を作るための巻線（５４）、整流ダイオード（５
５）、平滑コンデンサ（５６）、さらに巻線（４ｇ）　
、　（５１）、（５４）が巻かれたトランス（５７）を
有している。

動作については、Ｕ、Ｖ、Ｗ相のスイッチング回路（４
４）　、　（４５）　、　（４Ｂ）の個々の動作につい
ては第２の発明の第１の実施例と同一であり、また、全
体の動作についても第１の発明の第２の実施例で述べて
いるため、説明を省く。

第２の発明の実施例３を第１５図により説明する。

この実施例は、チャージポンプ回路の初期充電に関する
ものである。回路構成は前述の第１の発明の実施例１，
２のいずれであってもよいため回路図の再記及び説明は
省略する。ただし、第１５図は第１４図に示した第２の
発明の実施例２の三相インバータを想定して作図しであ
る。また第１５図において、始動以後の動作は第２の発
明の実施例２と同様であるため説明を省く。第２の発明
の実施例１の動作説明かられかるように、第２の電源（
７）は、第２のパワー素子（４）をＯＮＬ、第１のコン
デンサ（８）を充電した後にはじめて電源として機能す
る。また、第５の電源（４１）は、第１のパワー素子（
１）をＯＮＬ、第２のコンデンサ（４２）を充電した後
にはしめて電源として機能する。このため、始動直後か
ら正常な動作が必要な場合には、始動以前に第２のパワ
ー素子（４）をＯＮＬで第１のコンデンサ（８）を充電
した後に、その第１のコンデンサ（８）の電圧により第
１のパワー素子（１）をＯＮＬ、第２のコンデンサ（４
２）を充電する期間を設けるのが有効である。この動作
を第１５図に示す。第１５図において、Ｕ−、Ｖ−、Ｗ
−はそれぞれＵ、Ｖ。

Ｗ相の第２のパワー素子（４）に、Ｕ＋、Ｖ＋。

Ｗ＋はそれぞれＵ、Ｖ、Ｗ相の第１のパワー素子（１）
に対応する制御手段（１４）の出力信号であり、信号“
Ｌ”の時それぞれに対応するパワー素子がＯＮする。第
１５図に示したように初期充電期間において、まずＵ−
、Ｖ−Ｗ−を“Ｌ”に、Ｕ＋Ｖ＋、Ｗ＋を“Ｈｏにする
ことにより、各相のスイッチング回路（４４）　、（４
５）　、　（４Ｂ）の第１のコンデンサ（８）を充電し
、その後に、Ｕ−Ｖ−Ｗ−を“Ｈｏ１こ、ｔｒ＋、ｖｏ
ｗ＋を“Ｌ″にすることにより、各相のスイッチング回
路（４４）　、　（４５）　、　（４Ｂ）の第２のコン
デンサ（４２）を充電する。これにより、始動直後から
の正常動作を可能にする。この初期充電期間には、それ
ぞれの相の第１及び第２のパワー素子（１）、　（４）
は同じ動作をしているため、出力端子Ｕ、Ｖ、Ｗの電圧
は全て等しい。よって、出力線間電圧はゼロとなり、負
荷に電圧は印加されない。このことは、２相以上の相数
を持つインバータにおいては同様に成り立つ。

第２の発明の実施例４を第１６図により説明する。

この実施例は、チャージポンプ回路の初期充電に関する
ものである。回路構成は前述の第２の発明の実施例２と
同一であるため回路図の再記及び説明は省く。第１６図
において、始動以後の動作は第２の発明の実施例２と同
様であるため説明を省く。

この実施例も第２の発明の実施例３と同様に、始動直後
からの正常動作を可能にするために初期充電期間を設け
ている。第２の発明の実施例３との違いは、第２の発明
の実施例３が三相同時に初期充電を行なうのに対して、
この実施例では１相毎に初期充電を行なうことである。

この初期充電動作を第１６図に示す。第１６図に示した
ように、初期充電期間中において、まずＵ、Ｖ、Ｗ相の
第１のパワー素子（１）をＯＦＦシテおき、Ｕ、Ｖ、Ｗ
相の第２のパワー素子（４）をチャージポンプ経路の回
路時定数以上の時間間隔を開けて順にＯＮする。これに
より、第１の電源（６）から流れ出るチャージポンプ電
流の総和の最大値は、三相同時に初期充電を行なった場
合の約１／３になる。その後に、Ｕ、Ｖ、Ｗ相の第２の
パワー素子（４）をＯＦＦ　しておき、第１のコンデン
サ（８）の電圧によりＵ、Ｖ。

Ｗ相の第１のパワー素子（１）をチャージポンプ経路の
回路時定数以上の時間間隔を開けて順にＯＮすれば、第
４の電源（４０）から流れ出るチャージポンプ電流の総
和の最大値も、三相同時に初期充電を行なった場合の約
１／３になる。これにより、初期充電動作は複雑になる
が、第１の電源（６）の小形化、とりわけ第１４図のス
イッチング電源（４７）の出力平滑コンデンサ（５０）
　、　（５Ｂ）の容量低減に効果がある。

この実施例においては、初期充電期間にはそれぞれの相
の第２のパワー素子（４）のみがＯＮしているか、また
は第１のパワー素子（１）のみがＯＮシているか、また
は第１のパワー素子（１）、第２のパワー素子（４）ど
ちらもＯＦＦ　しているかのいずれかである。このため
、出力端子Ｕ、Ｖ、Ｗの電圧は等しいか、または電源か
ら切り放されているので、出力線間電圧はゼロとなり、
負荷に電圧は印加されない。

第２の発明の実施例５を第１７図により説明する。

この実施例は、チャージポンプ回路の初期充電に関する
ものである。回路構成は前述の第２の発明の実施例１，
２のいずれであってもよいため回路図の再記及び説明は
省く。ただし、第１７図は第１４図に示した第２の発明
の実施例２の三相インバータを想定して作図しである。

第１７図において、始動以後の動作は第２の発明の実施
例２と同様であるため説明を省く。この実施例も第１の
発明の実施例４と同様に、始動直後からの正常動作を可
能にするために初期充電期間を設けている。第２の発明
の実施例３との違いは、第２の発明の実施例３が１回の
スイッチングで初期充電を完了させるのに対して、この
実施例では複数回のスイッチングで初期充電を完了させ
ることである。この初期充電動作を第１７図に示す。第
１７図に示したように、初期充電期間中に、まずＵ、Ｖ
、Ｗ相の第２のパワー素子（４）を充電経路の回路時定
数以下の周期で同時にスイッチングすれば、第１の電源
（６）から流れ出るチャージポンプ電流の総和の平均値
は、１回のスイッチングで初期充電を行なった場合に比
べてスイッチングの約デユーティ倍となる。その後に、
第１のコンデンサ（８）の電圧により、Ｕｇ■、Ｗ相の
第１のパワー素子（１）をチャージポンプ経路の回路時
定数以上の時間間隔を開けて順にＯＮすれば、第４の電
源（４０）から流れ出るチャージポンプ電流の総和の平
均値も、１回のスイッチングで初期充電を行なった場合
に比べてスイッチングの約デユーティ倍となる。スイッ
チングのデユーティは１以下であるから、スイッチング
のデユーティの調整により、チャージポンプ電流を所望
の電流以下にできる。これにより、初期充電動作は複雑
になるが、第１４図のスイッチング電源（４７）の小形
化、とりわけ出力平滑コンデンサ（５０）　、　（５６
）の容量低減に効果がある。

この実施例においては、初期充電期間にはＵ。

Ｖ、Ｗ相のパワー素子は同じ動作をしているので、出力
端子Ｕ、Ｖ、Ｗの電圧は等しくなる。よって出力線間電
圧はゼロとなり、負荷に電圧は印加されない。また第１
７図において、第５の電源（４１）の充電中に、各相の
第２のパワー素子（４）のＯＮ信号Ｕ−Ｖ−Ｗ−を“Ｈ
”にした場合にも、同様の効果が得られることは自明で
ある。このときにも、Ｕ、Ｖ、Ｗ相のパワー素子は同じ
動作をしているので、出力端子Ｕ、Ｖ、Ｗの電圧は等し
くなり、負荷に電圧は印加されない。また、第２の電源
（６）の充電中、各相の第１のパワー素子（１）のＯＮ
信号７Ｊ＋　、Ｖ＋　、Ｗ十を、各相の第２のパワー素
子（４）のＯＮＮ信号−、Ｖ−、Ｗ−の反転信号とすれ
ば、第２の電源の充電と共に第５の電源の充電を行なう
ことになるため、第１７図に示した方法はどの効果は得
られないが、ＯＮ信号の生成が容易となる。このときに
も、Ｕ、Ｖ、Ｗ相のパワー素子は同じ動作をしているの
で、出力端子Ｕ、Ｖ。

Ｗの電圧は等しくなり、負荷に電圧は印加されない。

第２の発明の実施例６を第１８図により説明する。

この実施例は、チャージポンプ回路の充電電流制限に関
するものであり、特にチャージポンプ回路の初期充電時
における大きな充電電流を制限するために、チャージポ
ンプ経路に抵抗を挿入したものである。

第１８図において、第１のパワー素子（１）、第２のパ
ワー素子（４）　、第１のコンデンサ（８）、ダイオー
ド（９）、直流電源（１０）、負荷（１１）、制御手段
（１４）、第２の電源の電流制限抵抗（３４）、　Ｕ、
　Ｖ。

Ｗ相のスイッチング回路（４４）　、　（４５）　、　
（４Ｂ）、スイッチング電源（４７）、第１の電源の平
滑コンデンサ（５０）、第４の電源平滑コンデンサ（５
６）は、第１の発明または第２の発明の実施例２と同一
であるので説明を省く。（５’８）は第５の電源の電流
制限抵抗である。

次に、動作について説明する。この実施例の動作は第２
の発明の実施例２と基本的に同一である。

異なる点は、第２のパワー素子（４）がＯＮ、したとき
に、第１の電源の平滑コンデンサ（５０）−電流制限抵
抗（３４）−ダイオード（９）−第１のコンデンサ（８
）−第２のパワー素子（４）の経路で第１のコンデンサ
（８）が充電されるため、充電電流が電流制限抵抗（３
４）により制限される点である。また、第１のパワー素
子（１）がＯＮしたときに、第４の電源の平滑コンデン
サ（５Ｂ）−第１のパワー素子（１）第２のコンデンサ
（４２）−ダイオード（４３）−電流制限抵抗（５８）
の経路で第２のコンデンサ（４２）が充電されるため、
充電電流が電流制限抵抗（５８）により制限される。こ
れにより、第１の電源の平滑コンデンサ（５０）、第４
の電源の平滑コンデンサ（５６）から流れるチャージポ
ンプ電流の最大値が小さくなり、かつ充電回路時定数が
長くなるので、初期充電電流における第１の電源平滑コ
ンデンサ（５０）、第４の電源平滑コンデンサ（５６）
の電圧低下が小さくなり、スイッチング電源（４７）の
小形化、特にスイッチング電源の出力平滑コンデンサ（
５０）　、　（５Ｂ）の容量低減に効果がある。第６図
に示したように、チャージポンプ回路の起動時における
初期充電電流は、定常動作時のチャージポンプ電流に比
べてはるかに大きい。このため、初期充電電流の制限に
用いる電流制限抵抗（３４）　、　（５ｇ）は小さな抵
抗でよく、定常動作に与える影響は無視できる。

この実施例は、電流制限抵抗を第１９図の（３５）。

（３Ｂ）、（３７）、（５９）、（６０）、（６１）に
示すように各相別側に挿入してもよく、第２０図のく３
８）に示すように第２の発明の第７の実施例と同様に、
第１の電源（６）の出力に直列に第２の電源の電流制限
抵抗（３４）を挿入しても、同様の効果が得られること
は自明である。さらに、この実施例は第２の発明の実施
例２に適用しても、同様の効果か得られることは自明で
ある。

また、始動直後から正常な動作が必要な場合には、第２
の発明の実施例３，４．５の初期充電動作と組み合わせ
ることにか有効である。これは、この実施例と第２の発
明の実施例２の類似性により自明である。

［発明の効果］ 以上のように、第１の発明によれば、低耐圧ＩＣを使用
するように構成したので、安価なパワ素子駆動回路が得
られる。

また、第２の発明によれば、最小限の電源の追加により
パワー素子の信号入力に負電圧を印加できるように構成
したので、パワー素子のターンＯＦＦ時間の短縮やＯＦ
Ｆ時の誤動作防止に効果がある。

【図面の簡単な説明】

第１図は第１の発明の実施例１によるパワー素子駆動回
路、第２図は第１の発明の実施例１によるパワー素子駆
動回路の動作説明図、第３図は第１の発明の実施例２に
よるパワー素子駆動回路、第４図は第１の発明の実施例
２によるパワー素子駆動回路の動作説明図、第５図は第
１の発明の実施例３によるパワー素子駆動回路、第６図
は第１の発明の実施例４によるパワー素子駆動回路の動
作説明図、第７図は第１の発明の実施例５によるパワー
素子駆動回路の動作説明図、第８図は第１の発明の実施
例６によるパワー素子駆動回路の動作説明図、第９図は
第１の発明の実施例７によるパワー素子駆動回路図、第
１Ｏ図は第１の発明の実施例７によるパワー素子駆動回
路図、第１１図は第１の発明の実施例７によるパワー素
子駆動回路図、第１２図は第２の発明の実施例１による
パワー素子駆動回路図、第１３図は第２の発明の実施例
１によるパワー素子駆動回路の動作説明図、第１４図は
第２の発明の実施例２によるパワー素子駆動回路図、第
１５図は第２の発明の実施例３によるパワー素子駆動回
路の動作説明図、第１６図は第２の発明の実施例４によ
るパワー素子駆動回路の動作説明図、第１７図は第２の
発明の実施例５によるパワー素子駆動回路の動作説明図
、第１８図は第２の発明の実施例６によるパワー素子駆
動回路図、第１９図は第２の発明の実施例６によるパワ
ー素子駆動回路図、第２０図は第２の発明の実施例６に
よるパワー素子駆動回路図、第２１図は従来のパワー素
子駆動回路図である。 図において、（ｌ）は第１のパワー素子、（４）は第２
のパワー素子、（６）は第１の電源、（７）は第２の電
源、（８）は第１のコンデンサ、（１０）は直流電源、
（１１）は負荷、（１４）は制御手段、（１５）は第１
の駆動Ｉ　Ｃ，（１６）は第２の駆動Ｉ　Ｃ，（１７）
は第１の絶縁手段、（１８）は第２の絶縁手段、（３９
）は第３の電源、（４０）は第４の電源、（４１）は第
５の電源、（４２）は第２のコンデンサである。 なお、図中同一符号は同一、又は相当部分を示す。

Claims (2)

【特許請求の範囲】
1. （１）直列に接続された第１及び第２のパワー素子を駆
   動するための第１及び第２の駆動ＩＣと、前記第２の駆
   動ＩＣに電源を供給する第１の電源と、前記第２のパワ
   ー素子の導通時に前記第１の電源により充電されるコン
   デンサを含み前記第１の駆動ＩＣに電源を供給する第２
   の電源と、前記第１及び第２のパワー素子の点弧信号を
   出力する制御手段と、この制御手段の出力と前記第１及
   び第２の駆動ＩＣの入力との間に設けられ前記制御手段
   の出力信号と前記第１及び第２の駆動ＩＣの入力信号と
   を電気的に絶縁するための第１及び第２の絶縁手段とか
   らなる回路を有し、前記第１及び第２の駆動ＩＣを、前
   記第１及び第２のパワー素子の出力端子間耐圧よりも信
   号入力端子間耐圧に近い耐圧を有する低耐圧ＩＣにより
   構成したことを特徴とするパワー素子駆動回路。
2. （２）直列に接続された第１及び第２のパワー素子を駆
   動するための第１及び第２の駆動ＩＣと、前記第２の駆
   動ＩＣに電源を供給する直列接続された第１及び第３の
   電源と、前記第１のパワー素子の前記第２のパワー素子
   と接続されていない出力端子に高電圧側を接続した第４
   の電源と、前記第２のパワー素子の導通時に前記第１の
   電源により充電される第１のコンデンサを含み前記第１
   の駆動ＩＣに電源を供給する第２の電源と、前記第１の
   パワー素子の導通時に前記第４の電源により充電される
   第２のコンデンサを含み前記第２の電源と直列接続され
   前記第１の駆動ＩＣに電源を供給する第５の電源と、前
   記第１及び第２のパワー素子の点弧信号を出力する制御
   手段と、この制御手段の出力と前記第１及び第２の駆動
   ＩＣの入力との間に設けられ前記制御手段の出力信号と
   前記第１及び第２の駆動ＩＣの入力信号とを電気的に絶
   縁するための第１及び第２の絶縁手段とを備えたことを
   特徴とするパワー素子駆動回路。