JPH03280436A

JPH03280436A - 反転共面薄膜トランジスタ及び反転スタッガ薄膜トランジスタの製造法

Info

Publication number: JPH03280436A
Application number: JP21886190A
Authority: JP
Inventors: Biing-Seng Wu; ビーイング―セング　ウ; U Tai-Kangu; タイ―カング　ウ; Chen Fushiunguuku; フシウング―ク　チェン
Original assignee: Industrial Technology Research Institute ITRI
Current assignee: Industrial Technology Research Institute ITRI
Priority date: 1990-03-19
Filing date: 1990-08-20
Publication date: 1991-12-11

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］本発明は一般的に薄膜トランジスタの製造法に関し、よ
り詳細にはパネルスケール平板液晶デイスプレィｆｉｔ
用スイッチの製造に使用する製造法に関する。

［従来の技術］公知のさまざまな薄膜トランジスタ（ＴＰＴ）の製造技
術において、トランジスタグリッドにはそのソース及び
ドレーンがオーバラップされる。

オーバラップによりグリッド−ソース寄生容量が生じ、
それにより特に水素化アモルファスシリコン（ａ−８ｉ
：Ｈ）で出来た薄膜トランジスタの動作が劣化する。こ
の容ａにより素子の応答時間が良くなり、素子を液晶デ
イスプレィ装置に使用する場合許容で・きないｉ流電圧
値となる。従って、この寄生容量を最小限とすることが
望ましい。

ＩＥＥＥ″ｆｆｉ子デバイスレター、第ＥＤ１３巻、第
７号、１９８２年７月の“アモルファスシリコンＡｌ膜
トランジスタのセルファライメンＩ・工程″には薄膜ト
ランジスタの新しい製造法が提示されている。この工程
によりｌ・ランジスタのグリッドをドレーン及びソース
とセルファラインさせて、Ａ−パラツブ容量をほぼ完全
に無くすことができる。しかしながら、ｎ＋アモルファ
スシリコンコンタクト層を形成しないと、ソース及びド
レーンはチャネルとシ」ットキーコンタクトして、トラ
ンジスタオン電流は高い直列抵抗により劣化する。

１９８６年、５月１３日付、アンビル　チェネバスーボ
ール及びパーナート　デイエムの米国特許第４．５８７
．７２０号“セルファライン薄膜トランジスタの製造法
”には、もう一つのセルファライン薄膜トランジスタ製
造法が記載されている。この特許製造法により共面、オ
ーミックソース／ドレーンアモルファスシリコンＴＰＴ
が製造される。

前２いずれのセルファライン薄膜トランジスタ製造法も
チャネル／アルミニウムショットキーコンタクトもしく
はチャネル／ｎ＋アモルファスシリコンオーミックコン
タクトを有するソース及びドレーンを製造するのにリフ
トオフ工程を必要とする。残念ながら、パネル上に高い
歩留りの薄膜トランジスタを必要とする大面積平板デイ
スプレィに対してリフトオフ工程を達成するのは非常に
難しい。特に、米国特許用４．５８７．７２０号に開示
されているように薄膜トランジスタを製造する場合には
、ｎ＋アモルファスシリコン層はプラズマ強化化学気相
堆積法（ＰＥＣＶＤ）により成長され、＾温ホトレジス
トレジンを必要とする。

ざらに、ＰＥＣＶＤ１’ｌのステップカバリッジが良好
であるため、リフトオフ工程を達成するのはさらに雌し
い。すなわち、両工程に対してリフトオフ工程を得るの
は難しく、製造中のｐｓｍトランジスタアレイの歩留り
は著しく低下する。従って、これら２つの工程は大面積
平板デイスプレィ応用に実際に使用することはできない
。

近年、松下電器産業（株）は＾歩留り反転スタッガアモ
ルファスシリコン薄膜トランジスタを開発した。この工
程はジャパンデイスプレィ、１９８６年のエム、成田等
の論文“冗長度技術を使用したａ−８ｉＴＦＴによりア
ドレスされる”１２．５＃ＬＣＤ”に記載されている。

デバイスの構造を本出願の第１（２）図に示す。ゲート
（誘電体）絶縁層ＳｉＮ、活性半導体層ａ−８ｉ：Ｈｌ
及び頂部パッシベーション１ｌｓｉＮが異稀ガスを使用
して１ポンプダウン時間内にＭ続的に堆積される。この
技術は、Ｗ４ＷＩＡトランジスタのチャネル領域が形成
される、ゲート絶縁層／アモルファスシリコン膜界面に
おける汚染をなくすのに有効である。トランジスタ用ソ
ース及びドレーン電極は連続ウエットエ稈から活性アモ
ルファスシリコン膜の良好なパッシベーションを行い、
且つソース／トーンｎ＋コンタクト層をパターニングす
る際にオートストッパとして使用される。

しかしながら、グリッドとトランジスタ用ソース及びド
レーン電極間のアライメント誤差及びソース／ドレーン
電極とトランジスタ用ソース及びドレーン電極間のアラ
イメント誤差を許容するために、この製造法では第１＠
図にＬｃでｎくす、グリッドと、Ｌ、として示す、ｎ＋
ａ−３＋：）（層／トランジスタ用ソース及びドレーン
電極のオーバラップが重畳する大きなソース／ドレーン
コンタクｌ−ｆＩ４Ｍとなる。これら２つの７ライメン
ト公差、Ｌｃ及びし９、により＊ｉトランジスタには寄
生容醋が付加される。寄！［容量の大ぎさは、オーバラ
ップし。により生じる、ＣＣと、オーバラップし、によ
り生じる、Ｃ１との和である。容Ｉｃｃの誘電体はグー
１−誘電体であり、容量Ｃ９の誘電体はグー１〜誘電体
ａ−８ｉ：ｌ（を含み、且つトランジスタ用ソース及び
ドレーン電極はスタック関係にあるため、層が同じデザ
インルール、ずなわち同じアライメント公差、を有する
場合には、容量Ｃは容ｆｆｉ　Ｃ，。よりも遥かに大き
くなり、奇生容量はコンタクト容量Ｃｃにより支配され
る。

第１０図にもう一つのタイプの従来の反転スタッガアモ
ルファスシリコン薄膜トランジスタを示ツ。ゲート誘電
体／ａ−Ｓｉ　：　Ｈ／ｎ＋ａ−Ｓｉ　ニド１層は連続
的に堆積される。第１（ハ）図に符号り。

で示すように、寄生容Ｍｌまコンタクト容１ｃ　　。

すなわちグリッドとソース／ドレーン電極間のアライメ
ント公差から誘起される。

第１（ロ）図及び第１０図に示す従来の８−Ｓｉニド１
薄膜トランジスタは共にフンタクト容ｆｆ１ｃ　により
支配される大きな浮遊容量を有している。従って、コン
タクト容ｆｆ１Ｃｏを無くして浮遊容かを著しくａ減す
ることが非常に重要となる。

従って、本発明の目的は実質的にコンタク！〜容ｆｉｉ
Ｃｃをｇ１減する薄膜トランジスタの改善された製造法
を提供することである。このＪＩ４′ｌ１１はゲート諺
電体／ａ−８ｉ：１１／トランジスタ用ソース及びドレ
ーン電極の連続成長時におけるセルフアライメントの利
点を有している。

本発明のもう一つの目的はゲート銹電体／ａ−８ｉ：Ｈ
／トランジスタ用ソース及びドレーン電極の連続成長、
及び小さいグリッド−ソース及びグリッド−ドレーン容
量の利点を有するセルファライン反転スタッガアモルフ
ァスシリコン薄膜トランジスタを提供することである。

本発明のさらにもう一つの目的はトランジスタのチャネ
ルとドレーン及びソース電極が同一面内にある電気的に
反転された共面ｌ１ｉｌ造を提供することである。

本発明の実施例に従って、反転共面薄膜トランジスタの
製造工程ステップは、（ロ）　ガラスや水晶等の絶縁膜透明基板上にトランジ
スタグリッドを作成し、０　基板上にゲート絶Ｒ層、ａ−Ｓｉ：ｌ−１活性層及
びトランジスタ用ソース及びドレーン電極を連続的に堆
積し、（へ）　トランジスタ用ソース及びドレーン電極
上にポジティブ感光レジンを堆積し、ゆ　照射マスクとして作用するグリッドの近くから、す
なわち基板を介して、レジン層を照光し、（ｅ）　　レ
ジン層を現像し、残りのレジンは後記するエッチングエ
稈におけるマスクとして作用し、ｃｒ）　ａ−８’ｉ：
８層が露呈されるまでトランジスタ用ソース及びドレー
ン電極をエツチングし、（ロ）　ゲート絶縁層が露呈さ
れるまでａ−Ｓｉ：８層をエツチングし、０　残りの感光レジンを除去し、（ｉ）　　ｎ＋ａ−８ｉ：Ｈ膜を堆積し、０）　任意の
標準リソグラフィにより電気的コンタクトを生成し次に
トランジスタのソース及びドレーン電極を生成し、（ｋ）トランジスタ用ソース及びドレーン電極が露呈さ
れるまでソース電極とドレーン電極間のｎ＋ａ−８ｉ：
８層をエツチングし、（１）残りのレジンを除去する、ことからなっている。

ステップ（０）を省けば、セルファライン反転スタッガ
薄膜トランジスタを製造することができる。

連続的に堆積されるゲート絶縁／ａ−８ｔ：Ｈ／トラン
ジスタ用ソース及びドレーン電極により活性層内の欠陥
密度を低くしゲート絶縁層とａ−８ｉ：Ｈ間の界面特性
を良好にすることができる。

薄膜ａ−８＋：Ｈにより光は基板を通過してポジティブ
感光レジンを照射することができる。ソース／ドレーン
電極とグリッド電極間のオーバラップ層はゲート絶縁、
ａ−８ｉ：Ｈ及びパッシベーション層である。

ステップ（０）を含めることにより、電気的に反転され
た共面構造となり導電チャネルとｎ＋ａＳｉ：Ｈ層間の
アンド−ブトミー８ｉ層が無くなる。

［実施例］第２図に示すように、工程の最初のステップはマスキン
グ及びエツチングを含む公知のホトリソグラフィを使用
してガラス基板や他の透明基板２上にトランジスタのグ
リッド４を形成することからなっている。グリッド４は
例えば１００ｎｌ（１，０００人）厚であり、好ましく
しはクロムで作られている。次に、プラズマ強化化学気
相堆積法（ＰＥＣＶＤ）により同じポンプダウン時間内
にゲート絶縁層６、ａ−８ｉ　：　Ｈ１１８及び頂部パ
ッシベーションｗＡ１０が連続的に堆積される。

ゲーＩ・絶縁層及びトランジスタ用ソース及びドレーン
電極は共にシリコン窒化物もしくはシリコン二酸化物と
することができる。シリコン窒化物の反応ガスはシラン
及びアンモニアであり、シリコン二酸化物のガスは亜酸
化窒素及びシランである。水素化アモルファスシリコン
層８の反応ガスは純粋シランである。ゲート絶縁層６の
厚さは３００ｎ−程度であり、活性層８の厚さは２０ｎ
１程度である。頂部パッシベーシヨン層１０の厚さは３
００　ｎｌ　〜５００　ｎｌである。次に、ホトレジス
ト、感光レジン層１２が＠積される。

次に、この感光レジン層１２はガラス基板付近から水銀
（＋−１ｇ）ランプにより照光され、照射光はａ−８１
：Ｈ薄層を通過する。グリッド４は照射のマスクとして
作用する。第２図の感光Ｎ１２を現像した後、クロム層
の遮光効果によりグリッド電極のすぐ上にポジティブ感
光層パターン１２が形成される（第３図）。

次に、第４図に示すようにゲート絶縁１１６が露呈され
るまでドライエツチング技術により頂部パッシベーショ
ンｌ１ｉ１０及びａ−８ｉ　：ＨＩ８がエツチングされ
る。ちなみに、反転スタッガ薄膜トランジスタに対して
は、ａ−８ｔ：８層８はエツチングされないことをお判
り願いたい。

次に１．残りのレジン１２が除去され第５図に示すよう
に構造全体にわたってｎ＋ａ−８ｉ剃１４が堆積される
。活性ガスがシランとホスフィンの泥倉ガスである点を
除けば、このｎ十型アモルファスシリコン層１４はａ−
８ｉ：ＨＩＩ８に使用したのと同じ技術により堆積され
る。この工程によりトランジスタのソース及びドレーン
に対するオーミックコンタクトを形成することができる
。

グリッド４に対するコンタクトを開口した後、全ての層
が導電層１６により被覆され（第５図）、好ましくはこ
の１層電層はクロムとアルミニウムの二重層である。導
電層は、例えば、堆積、真空スパッタリングもしくは蒸
着により生成される。

次に、マスキング及びエツチングを含む公知のホトリソ
グラフィ工程によりトランジスタのソース及びドレーン
電極が形成される。

最後に、活性層８に対して使用したのと同じ技術を使用
して、ソース電極とドレーン電極部にｎ＋ａ−８ｉ：８
層がドライエツチングされる。本発明に従ったセルファ
ライン反転共面アモルファスシリコン簿ｌｌｌ−ランジ
スタの完全な構造を第６図にボす。

前記工程により、ゲート絶１ｉ１６、活性１８及びトラ
ンジスタ用ソース及びドレーン電極１０を連続的に成長
させるため、汚染のない界面を活性層の両側に構成する
ことができる。

さらに、第６図に示すように、トランジスタのチャネル
とドレーン及びソース電極が同一面内に配置される電気
的共面構造が生成される。また、活性層１８がエツチン
グされないと、第７図に小すよつな、トランジスタのチ
ャネルとドレーン及びシース電極がａ−８ｉ：８層の両
側に配置されている、電気的スタツガセルファライン［
ｉが生成される。

本発明の最も重要な点はリフトオフ工程なしで４゜高性能、すなわちグリッド−ソース及びグリッド−ドレ
ーン浮遊容量の低い、アモルファスシリコン薄膜トラン
ジスタを製造するセルファライン工程が提供されること
である。コンタクト領域オーバラップＬ　により生じる
コンタクト容ｆｉｌｃｃははぼ完全に無くなり（第６図
〉、存在する浮遊容量は実質的にオーバラップ容量Ｃ１
のみとなる。

第６図に示すように、この容量はオーバラップＬ　によ
り生じる。前記したように、オーバラップＬ　によるオ
ーバラップ容１ｃ　　は容ＩＩＩｃｃよｐ　　　　　　
　　　　　　　　　　　　　　　Ｄりも遥かに小さい。

従って、前＆ｌ！説明から明白となったものの中で、前
記目的は効率的に達成されたことがお判りと思う。また
、前記工程を実施する際に本発明の精神及び範囲を逸脱
することなく変更や置換を行うことができるため、前記
説明に含まれる全ての事柄は説明用であり限定的意味を
有するものではないものとする。

【図面の簡単な説明】

第１（２）図及び第１６図は従来技術の反転スタツガア
モルファスシリコン薄膜トランジスタの断面図、第２図
は本発明に従った工程で堆積された直後のグリッド、ゲ
ート絶縁／ａ−ｓ；：Ｈ／トランジスタ用ソース及びド
レーン電極及び感光レジンコーティングの断面図、第３
図は当該工程において照光した後のグリッド電極の遮光
効果の結果グリッド電極上に形成されるポジティブホト
ジレストパターンの第２図と類似の断面図、第４図は当
該工程においてエツチングした後の頂部バッジベージコ
ン層及びアモルファスシリコン層の第３図と類似の断面
図、第５図は当該工程においてｍ積した後の「１層アモ
ルファスシリコン層及び導電層の第４図と類似の断面図
、第６図は当該法によりエツチングした後の１ｕｌ１層
及びｎ＋ａ−８ｉ：８層の第５図と類似の断面図、第７
図は本発明に従った工程により形成されるセルファライ
ン反転スタッガアモルファスシリコン薄膜トランジスタ
の断面図である。参照符号の説明２・・・透明基板４・・・グリッド６・・・ゲート絶縁層８・・・ａ−８１：Ｈ層１０・・・頂部バッシベーシミン層１２・・・ホトレジスト、感光レジン層１４−ｎ＋ａ−
８ｉ　：　８層１６・・・１ａｔ層

Claims

【特許請求の範囲】

（１）反転共面薄膜トランジスタの製造法において、トランジスタのグリッドを画定するように透明基板上に
導電層を形成し、前記グリッドに重畳する連続層として、ゲート絶縁層、
アモルファスシリコン層、及び頂部パッシベーシヨン層
を前記基板上に形成し、前記頂部パッシベーシヨン層上にポジティブ感光レジン
層を契約し、前記グリッドを照射マスクとして、前記基板付近から前
記基板を通過して前記レジン層上へ照射を行い、前記レジン層を現像し、前記アモルファスシリコン層が露呈されるまで前記頂部
パッシベーシヨン層をエッチングし、前記現像ステップ
の後で残るレジンが前記頂部パッシベーシヨン層をエッ
チングするためのマスクとして作用する、ステップからなる、反転共面薄膜トランジスタの製造法
。
（２）請求項（１）記載の方法において、さらに前記ゲ
ート絶縁層が露呈されるまで前記アモルファスシリコン
層をエッチングするステップからなる、反転共面薄膜ト
ランジスタの製造法。
（３）請求項（２）記載の薄膜トランジスタ製造法にお
いて、前記ゲート絶縁層はシリコン窒化物及びシリコン
酸化物の一方を使用して前記基板上に堆積される、反転
共面薄膜トランジスタの製造法。
（４）請求項（１）記載の薄膜トランジスタ製造法にお
いて、前記頂部パッシベーション層はシリコン窒化物及
びシリコン酸化物の一方を使用して前記アモルファスシ
リコン層上に堆積される、反転共面薄膜トランジスタの
製造法。
（５）請求項（２）記載の薄膜トランジスタ製造法にお
いて、前記頂部パッシベーシヨン層はドライエッチング
及びウェットエッチングの一方によりエッチングされる
、反転共面薄膜トランジスタの製造法。
（６）請求項（２）記載の薄膜トランジスタ製造法にお
いて、前記アモルファスシリコン層はドライエッチング
される、反転共面薄膜トランジスタの製造法。
（７）請求項（２）記載の反転共面薄膜トランジスタ製
造法において、さらに、残りの感光レジンを除去して前記頂部パッシベーシヨン
層を露呈させ、前記頂部パツシベーシヨン層及び前記アモルファスシリ
コン層上にｎ＋ａ−Ｓｉ：Ｈ層を形成し、前記グリッド
用電気的コンタクト及び前記トランジスタ用ソース及び
ドレーン電極を形成し、前記頂部パッシベーシヨン層が
露呈されるまで、前記ソース電極及びドレーン電極間の
前記ｎ＋ａ−Ｓｉ：Ｈ層をドライエッチングする、ステップからなる、反転共面薄膜トランジスタの製造法
。
（８）請求項（２）記載の薄膜トランジスタ製造法にお
いて、前記グリッドはクロム製である、反転共面薄膜ト
ランジスタの製造法。
（９）請求項（８）記載の薄膜トランジスタ製造法にお
いて、前記グリッドは１，０００Å厚である、反転共面
薄膜トランジスタの製造法。
（１０）反転共面薄膜トランジスタの製造法において、基板上に導電層を形成して前記トランジスタのグリッド
を画定し、前記グリッドを重畳する連続層として、ゲート絶縁層、
アモルファスシリコン層、及び頂部パッシベーシヨン層
を前記基板上に形成し、前記アモルファスシリコン層が露呈されるまで前記頂部
パツシベーシヨン層をエッチングし、前記頂部パツシベ
ーシヨン層の残りの部分は前記グリッドと重畳アライメ
ントしており且つ前記グリッドと実質的に同じ平面サイ
ズ及び形状である、ステップからなる反転共面薄膜トラ
ンジスタの製造法。
（１１）請求項（１０）記載の工程において、さらに前
記アモルファスシリコン層をエッチングしてそれが前記
グリッドと実質的に同じ平面サイズ及び形状となり且つ
それと重畳アライメントするようにするステップからな
る、反転共面薄膜トランジスタの製造法。
（１２）反転スタッガ薄膜トランジスタの製造法におい
て、基板１に導電層を形成して前記トランジスタのグリッド
を画定し、前記グリッドに重畳する連続層として、ゲート絶縁層、
アモルファスシリコン層、及び頂部パッシベーション層
を前記基板上に形成し、前記アモルファスシリコン層が露呈されるまで前記頂部
パッシベーション層をエッチングし、前記頂部パッシベ
ーシヨン層の残部は前記グリッドと重畳アライメントし
ており且つ前記グリッドと実質的に同じ平面サイズ及び
形状であり、残りの感光レジンを除去して前記頂部パッシベーシヨン
層を露呈させ、前記頂部パッシベーシヨン層及び前記アモルファスシリ
コン層上にｎ＋ａ−Ｓｉ：Ｈ層を形成し、前記グリッド
用電気的コンタクトを形成し且つ前記トランジスタ用ソ
ース及びドレーン電極を形成し、前記頂部パッシベーション層が露呈されるまで前記ソー
ス電極及びドレーン電極間の前記ｎ＋ａ−Ｓｉ：Ｈ層を
ドライエッチングする、スチップからなる、反転スタッガ薄膜トランジスタの製
造法。
（１３）反転スタッガ薄膜トランジスタの製造法におい
て、基板上に導電層を形成して前記トランジスタのグリッド
を画定し、前記グリッドを重畳する連続層として、ゲート絶縁層、
アモルファスシリコン層、及び頂部パッシベーシヨン層
を前記基板上へ形成し、前記アモルファスシリコン層が露呈されるまで前記頂部
パッシベーシヨン層をエッチングし、前記頂部パッシベ
ーシヨン層の残部は前記グリッドと重畳アライメントし
ており且つ前記グリッドと実質的に同じ平面サイズ及び
形状である、ステップからなる反転スタツガ薄膜トランジスタの製造
法。
（１４）請求項（１１）記載の薄膜トランジスタ製造法
において、前記ゲート絶縁層はシリコン窒化物及びシリ
コン酸化物層の少くとも一方を使用して前記基板上に堆
積される、反転スタッガ薄膜トランジスタの製造法。
（１５）請求項（１１）記載の薄膜トランジスタ製造法
において、前記頂部パツシベーシヨン層はシリコン窒化
物及びシリコン酸化物層の少くとも一方を使用して前記
アモルフアスシリコン層上に堆積される、反転スタッガ
薄膜トランジスタの製造法。
（１６）請求項（１１）記載の薄膜トランジスタ製造法
において、前記頂部パツシベーシヨン層はドライエッチ
ングもしくはウェットエッチングの一方によりエッチン
グされる、反転スタッガ薄膜トランジスタの製造法。
（１７）請求項（１１）記載の薄膜トランジスタ製造法
において、さらに、残りの感光レジンを除去して前記頂部パッシベーシヨン
層を露呈させ、前記頂部パッシベーシヨン層及び前記アモルファスシリ
コン層上にｎ＋ａ−Ｓｉ：Ｈ層を形成し、前記グリッド
用電気的コンタクト及び前記トランジスタ用ソース及び
ドレーン電極を形成し、前記頂部パツシベーシヨン層が
露呈されるまで前記ソース電極とドレーン電極間の前記
Ｓｉ：Ｈ層をエッチングする、ステップからなる、反転スタッガ薄膜トランジスタの製
造法。
（１８）請求項（１０）記載の薄膜トランジスタ製造法
において、前記グリッドはクロム製である、反転スタッ
ガ薄膜トランジスタの製造法。
（１９）請求項（１）記載の薄膜トランジスタ製造法に
おいて、さらに、残りの感光レジンを除去して前記頂部パツシベーシヨン
層を露呈させ、前記頂部パッシベーシヨン層及び前記アモルファスシリ
コン層上にｎ＋ａ−Ｓｉ：Ｈ層を形成し、前記グリッド
用電気的コンタクトを形成し且つ前記トランジスタ用ソ
ース及びドレーン電極を形成し、前記頂部パツシベーシヨン層が露呈されるまで前記ソー
ス電極とドレーン電極間の前記ｎ＋ａ−Ｓｉ：Ｈ層をド
ライエッチングする、ステップからなる、反転スタッガ薄膜トランジスタの製
造法。