JPH03277008A

JPH03277008A - 容量内蔵型チップ発振子

Info

Publication number: JPH03277008A
Application number: JP7959890A
Authority: JP
Inventors: Yasuhiro Tanaka; 田中　康廣
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 1990-03-27
Filing date: 1990-03-27
Publication date: 1991-12-09

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】産Ｊｕ冴旧１１１本発明は、２端子型圧電振動子の各端子とアースとの間
にキャパシタンスが接続された等価回路を持つチップ発
振子に関し、特に前記キャパシタンスをチップ発振子に
一体的に組み込んでなる容量内蔵型チップ発振子に関す
る。

従来夏肢玉上記のような容量内蔵型チップ発振子においては、製造
コストの低減を図るべく、下面に形成された外部電極と
共通電極とによって静電容量を形成したものがある。例
えば、第１０図及び第１１図に示すように、発振子本体
６１の両側面とその近傍に形成された外部電極６２・６
２と、これら外部電極６２・６２間に形成された共通電
極６３との間で静電容量を形成するようなものが知られ
ている。

が　゛しよ゛と　るところで、上記容量内蔵型チップ発振子をプリント基板
等に実装させる場合には、基板電極に半田ペーストを塗
布した後、基板上に容量内蔵型チツブ発振子を載置し、
更にリフローすることにより行っている。

ところが、この場合、ハンダペーストの量やりフロー時
の温度条件等によっては、外部電極６２や共通電極６３
において、半田クワレ、半田の拡がり、或いは熱ストレ
ス、機械的ストレス等による電極の変形が生じる。この
ため、画電極６２・６３間の距離が変化する結果、その
間で形成されている静電容量に変動が生じ、希望する特
性の容量内蔵型チップ発振子が得られないという課題を
有していた。

本発明はかかる現状に鑑みてなされたものであり、製造
コストを高騰させることなく、静電容量が変動するのを
防止することができる容量内蔵型子ンプ発振子を提供す
ることを目的とする。

ｆ　　　”　　るための本発明は上記目的を達成するために、両面に振動電極が
形成された圧ｉｔ基板を挟んでセラミック部材が設けら
れた素子本体の両側面に外部電極が形成されると共に、
上記素子本体の下面から上面に延設するように共通電極
が形成され、且つ上記外部電極と共通ｔｉとの間で静電
容量を形成する容量内蔵型チップ発振子であって、前記
静電容量は前記外部電極又は／及び前記外部電極と接続
する容量電極と、前記素子本体の上面に形成された共通
電極とにより形成されていることを特徴とする。

昨−一一里上記構成の如く、静電容量が前記外部電極又は／及び外
部電極と接続する容量電極と、前記素子本体の上面に形
成された共通電極とにより形成されていれば、静電容量
は電極間距離に反比例するところから、発振子本体の上
面の電極間或いは発振子本体の上面の電極と内部の電極
とで静電容量の大部分が形成されることになる。

しかも、半田クワレや、半田の拡がり、或いは熱ストレ
ス、機械的ストレス等による電極の変形は下面の電極に
おいて生じ、上面の電極で生じることがない。

したがって、本発明の容量内蔵型チップ発振子を基板に
半田付けにより実装しても、静電容量の変動は極めて小
さい。

男」二１施１［本発明の第１実施例を、第１図乃至第６図に基づいて、
以下に説明する。第１図は容量内蔵型チップ発振子の正
面視斜視図、第２図は第１図の発振子を実装したときの
断面図、第３図はチップ発振子の分解斜視図（外部電極
、共通電極は図示せず）、第４図はチップ発振子の等価
回路図、第５図はチップ発振子の変形例を示す斜視図、
第６図は第５図の発振子を実装したときの断面図である
。

第１図及び第２図に示すように、容量内蔵型チップ発振
子１は、圧電基板２と、この圧電基板２の上下面に接着
されセラミックから成る保護基板３・４とを有している
。

上記圧電基板２の上下面２ａ・２ｂにおける略中央部に
は、第３図に示すように、それぞれ振動電極５・６が形
成されており、これら振動電極５・６に信号電圧が印加
されると例えば厚み滑りモードの圧電振動が励起される
ようになっている。

また、上記上下面２ａ・２ｂの一方端にはそれぞれ引出
し電極７・８が形成されており、引出し電極７・８と上
記振動電極５・６とはそれぞれ接続電極９・１０によっ
て接続されている。

一方、前記保護基板３・４の接着面における振動電極５
・６に臨む位置には、振動電極５・６より若干大きな空
洞１１・１２が形成されており、これら空洞１１・１２
によって圧電基板２の振動が許容される。

ところで、前記圧電基板２と保護基板３・４とから成る
発振子本体１両側面と、これら両側面に連なる前後面、
上下面には、上記引出し電極７・８と電気的に接続され
た外部電極１３・１４が形成されており、また、容量内
蔵型チップ発振子ｌの中央部における前後面と上下面に
は輪状の共通電極１５が形成されている。この共通電極
１５のうち上面に形成された部分を、以下容量形成部１
５ａと、その他の部分を、以下実装部１５ｂと称する。

また、上記外部電極１３・１４のうち上面に形成された
部分（以下、容量形成部１３ａ・１４ａと称する）はそ
の他の部分（以下、実装部１３ｂ・１４ｂと称する）よ
り中央方向に延びているので、容量形成部１３ａ・１４
ａと上記共通電極１５との距離１１は実装部１３ｂ・１
４ｂと共通電極１５との距離１２より短くなるような構
造となる。したがって、外部電極１３・１４と共通電極
１５とによって構成されるコンデンサの静電容量は容量
形成部１３ａ・１４ａと上記共通電極１５との距離！１
によって略決定されることになる。

尚、上記構造の容量内蔵型チップ発振子の等価回路は、
第４図に示すように、入力端子２０は共振子２１を介し
て出力端子２２と接続されており、上記共振子２１の両
端はコンデンサ２３・２４を介してアースされるような
構造である。

ここで、上記容量内蔵型チップ発振子１を基板に実装さ
せる際には、基板電極２５上に半田ペーストを塗布した
後、ペースト上にチップ発振子１を載置し、更にリフロ
ーを行うことにより半田付けする。この場合、ハンダペ
ーストの量やりフロー時の温度条件等によって、外部電
極１３・１４や共通電極工５の半田クワレや、半田の拡
がり、或いは熱ストレス、機械的ストレス等による電極
の変形が生じる。この結果、電極１３・１５及び電極１
４・１５間の距離が変動する。しかしながら、半田付け
がなされるのは外部電極１３・１４及び共通電極１５の
前後面、底面、或いは側面に形成された実装部１３ｂ・
１４ｂ・１５ｂだけであって、上面に形成された容量形
成部１３ａ・１４ａ・１５ａは半田付けがなされない。

このように、コンデンサの容量を決定する容量形成部１
３ａ・１４ａ・１５ａでは半田付けによっても電極１４
・１５間の距離が変動しないので、上記不都合が生じた
場合であってもコンデンサの静電容量が大きく変化する
ことはない。

尚、上記実施例では、チップ発振子の上面に位置する外
部電極１３・１４を大きくして、外部電極１３・１４と
共通電極１５との距離を短くしているが、このような構
造に限定するものではない。

例えば、第５図及び第６図に示すように、チップ発振子
の上面に位置する共通電極１５を大きくして、画電極１
３・１５及び１４・１５間の距離を短くするような構造
であっても良いことは勿論である。

メ」Ｊ０１凱本発明の第２実施例を、第７図及び第８図に基づいて、
以下に説明する。第７図は第２実施例に係る容量内蔵型
チップ発振子を正面から見たときの斜視図、第８図はチ
ップ発振子の分解斜視図（外部電極、共通電極は図示せ
ず）である。

第８図に示すように、容量内蔵型チップ発振子は、圧電
基板３２と、この圧電基板３２が固定されるセラミック
基板３３と、セラミックから成り上記圧電基板３２とセ
ラミック基Ｖｉ３３とを覆うカバー基板３４とを有して
いる。

上記圧電基板３２の上下面には電極３５・３６が形成さ
れており、電極３５・３６の重なり部分３７により振動
電極が構成される。そして、これら振動電極に信号電圧
が印加されると例えば厚み滑りモードの圧電振動が励起
されるようになっている。

一方、前記セラミック基板３３０表面には、上記電極３
５・３６が半田付けされる引出し電極３８・３８が形成
されている。この引出し電極３８３８は、第７図に示す
ように、上記３つの基板３２・３３・３４から成る発振
子本体４１の両側面と、これら両側面に連なる前後面、
上下面に形成された外部電極４２・４３と電気的に接続
されている。また、発振子本体４１の前後面と上下面と
には共通電極４４が形成されている。この共通電極４４
のうち上面に形成された部分（以下、容量形成部４４ａ
と称する）はその他の部分（以下、実装部４４ｂと称す
る）より側面方向に延びているので、容量形成部４４ａ
と上記外部電極４２・４３との距離は実装部４４ｂと外
部電極４２・４３との距離より短くなるような構造とな
る。したがって、外部電極４２・４３と共通電極４４と
によって構成されるコンデンサの静電容量は容量形成部
４４ａと上記外部電極４２・４３との距離によって略決
定されることになる。

尚、上記構造の容量内蔵型チップ発振子の等価回路は、
前記第４図に示すものと同様である。

ここで、上記容量内蔵型チップ発振子をプリント基板等
に実装させた場合は、上記第１実施例と同様、容量形成
部４４ａは半田付けがなされないので、チップ発振子の
特性が劣化することはない。

尚、上記２つの実施例では、外部電極と共通電極とによ
ってコンデンサの静電容量が構成されるが、本発明はこ
のような構造に限定するものではない。例えば、第９図
に示すように、セラミック基板５１の内面に形成され外
部電極５２と接続された容量電極５２と、共通電極５４
の容量形成部５４ａとによって構成してもよい。この場
合には、共通電極５４の実装部５４ｂと容量形成部５４
ａとが同一の面積であってもよく、且つ実装部５４ｂ及
び容量形成部５４ａと外部電極５２とが同一の距離であ
っても良い。

光里■万来以上説明したように本発明によれば、容量内蔵型チップ
発振子をプリント基板等に半田付けした場合であっても
、発振子のコンデンサ容量が変動するのを抑制すること
ができる。したがって、発振子の特性を向上させること
ができという効果を奏する。

【図面の簡単な説明】

第１図は容量内蔵型チップ発振子を正面側から見たとき
の斜視図、第２図は第１図の発振子を実装したときの断
面図、第３図はチップ発振子の分解斜視図（外部電極は
図示せず）、第４図はチップ発振子の等価回路図、第５
図はチップ発振子の変形例を示す斜視図、第６図は第５
図の発振子を実装したときの断面図、第７図は第２実施
例に係る容量内蔵型チップ発振子を正面から見たときの
斜視図、第８図はチップ発振子の分解斜視図（外部電極
は図示せず）、第９図は容量内蔵型チップ発振子の変形
例を示す断面図、第１０図は従来の容量内蔵型チップ発
振子を正面側から見たときの斜視図、第１１図は第１０
図の発振子を実装したときの断面図である。２・３２・・・圧！基板、３・４・・・保護基板、６・
３５・３６・・・振動電極、１３・１４・４４３・・・
外部電極、１５・４４・・・共通電極、３セラミンク基
板、３４・・・カバー基板。３・・・

Claims

【特許請求の範囲】

（１）両面に振動電極が形成された圧電基板を挟んでセ
ラミック部材が設けられた素子本体の両側面に外部電極
が形成されると共に、上記素子本体の下面から上面に延
設するように共通電極が形成され、且つ上記外部電極と
共通電極との間で静電容量を形成する容量内蔵型チップ
発振子であって、前記静電容量は前記外部電極又は／及
び前記外部電極と接続する容量電極と、前記素子本体の
上面に形成された共通電極とにより形成されていること
を特徴とする容量内蔵型チップ発振子。
（２）前記共通電極と前記外部電極との距離は、下面に
おける距離よりも上面における距離の方が短くなるよう
に構成さされていることを特徴とする特許請求の範囲第
１項記載の容量内蔵型チップ発振子。