JPH03276665A - 電子装置 - Google Patents

電子装置

Info

Publication number
JPH03276665A
JPH03276665A JP7733190A JP7733190A JPH03276665A JP H03276665 A JPH03276665 A JP H03276665A JP 7733190 A JP7733190 A JP 7733190A JP 7733190 A JP7733190 A JP 7733190A JP H03276665 A JPH03276665 A JP H03276665A
Authority
JP
Japan
Prior art keywords
solder
base
cap
crystal
dendrite arm
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7733190A
Other languages
English (en)
Inventor
Toshihiko Sato
俊彦 佐藤
Tetsuya Hayashida
哲哉 林田
Ikuo Yoshida
吉田 育生
Hiroshi Kikuchi
広 菊地
Taku Kikuchi
菊地 卓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP7733190A priority Critical patent/JPH03276665A/ja
Publication of JPH03276665A publication Critical patent/JPH03276665A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73253Bump and layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15172Fan-out arrangement of the internal vias
    • H01L2924/15174Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は電子装置、特にパッケージ内部にIC(集積回
路)やLSI(大規模集積回路)等を構成する半導体素
子(チップ)を内蔵する半導体装置に係わり、パッケー
ジの気密化向上に適用して有効な技術に関する。
〔従来の技術〕
コンピュータ等に使用される半導体装置は信転度の高い
ものが要求される。たとえば、特開昭62−24429
号公報に記載された技術においては、半導体素子が搭載
されるパッケージ用の基板(ベース)と、半導体素子等
を被いかつ前記基板の一主面に取り付けられるキャップ
との接合には、鑞材が使用されている例が開示されてい
る。
また、半導体装置の高機能・高集積化の要請によって、
半導体素子(チップ)の寸法はより大型化しかつその動
作時の発熱量も増大化する傾向にある。したがって、半
導体装置の信幀性を確保するためには、動作時にチップ
で発生した熱を速やかに外部に放散する必要がある。特
願昭61−92032号公報には、半導体ペレット(チ
ップ)の−主面とキャップ裏面(パッケージ内壁面)と
を間隙充填用金属(接合体)、すなわち低融点のろう材
で接着し、これによってチップで発生した熱をパッケー
ジ外に効率的に放散する技術が開示されている。なお、
前記半導体ペレットはCCB(Controlled 
Co11apse Bonding)構造となっていて
、電極であるCCBバンブが前記キャップとともにパッ
ケージを構成するパッケージ基板の主面に固定される構
造となっている。
〔発明が解決しようとする課題〕
上記の構造の半導体装置にあっては、半導体素子で発生
した熱はCCBバンブを介してヘッダに伝達されるとと
もに、間隙充填用金属を介してキャップに伝達されるた
め、放熱特性は良好となる。
しかし、このような半導体装置は、ときとして接合部の
リーク不良が発生することがある0本発明者はこのよう
なリーク不良品の接合部を分析検討した結果、以下の事
実を突き止めた。
第9図はリーク不良部分を示す図であって、パッケージ
の一部を構成するムライト(セラミック)からなる基板
(ベース)1と、この基板1に鉛(pb)−錫(Sn)
からなる接合体(半田)2を介して接合されたパッケー
ジの一部を構成するキャンプ3の外囲部4とを示す模式
的拡大断面図である。また、同図において、前記接合体
2は結晶組織として示されていて、接合体2内を縦横に
延在する線は、この線によって取り囲まれた結晶5の境
界線6である。そして、リーク不良が発生した接合体2
にあっては、第9図に示されるように、パンケージの内
側から外側に至る空隙からなるリークパス7が発生して
いることが判明した。
このリークパス7は、各結晶5の境界線6に沿って発生
した空隙8が順次繋がり、内端がパッケージの内壁に至
り、外端がパッケージの外壁に至った場合リークパス7
となる。
前記空隙8は、結晶の凝固収縮によって発生する。外囲
部4の接合面と基板1の接合面、換言するならば、それ
ぞれメタライズ層9.10が設けられた面間には、sn
を10%(重量)含む半田で接合される。金属学的には
、半田接合時の半田の挙動は、第13図に示されるよう
な状態図のようになる。すなわち、液温か300℃に温
度が降下すると、半田液は一部が凝固を開始し、その後
、温度の降下に伴って結晶化が進み、液温が275°C
程度になると凝固は終了し、基板lとキャップ3は半田
2によって接合されることになる。
ところで、実際の半田による接合は、たとえば、キャッ
プ3を重ねた基板1をコンベアに乗せて加熱炉内を通過
させ、あらかじめ設けておいた半田を溶融させかつ凝固
を行う半田接合システムで行う、このような半田接合シ
ステムでは、平衡を保つような徐冷とはならず、冷却は
早い速度で行われ、過冷却となってしまい、第10図の
顕微鏡(SEM)写真を模式化した図で示されるように
、樹脂状具(デンドライト)が形成されてしまう。
この図は螢光液を半田接合部分に含浸させた後、第11
図のように、ベース1とキャップ3を剥離させ、その剥
離面を観察した(螢光探傷法)ものであり、キャップ3
例の面である0図中黒く塗り潰した部分が螢光液が含浸
された部分であり、隙間8となる部分である。
ここで、結晶化について考察して見るならば、封止部(
接合部)合金の組織は、凝固時の冷却速度3合金系すな
わち液相線と面相線の温度差等によって決定される0組
織を微細化するには、冷却速度を遅くしたり、合金系に
あっては共晶や包晶のように液相線と固相線との温度差
を小さくする。
これにより、凝固時に多数の核を生成し、組織を微細化
できる。この組織の微細化により、収縮孔も小さくでき
る。
しかし、半導体装置の封止用合金においては、合金系お
よび液相線/固相線の温度差を小さくできる合金組成は
、温度階層の点で自由に選択できない、すなわち、この
封止用半田の軟化温度は、半導体素子をベースに固定す
る半田の軟化温度よりも低く、かつ製品となった半導体
装置を実装基板に接続する半田軟化点よりも高(しなけ
ればならない。
一方半田結晶化は、第12図のモデル図で示されるよう
に、液温か300℃に降下すると、一部で凝固が開始さ
れ、Snが6%(重量)含まれる半田(Pb−6wt%
Sn)からなる結晶(初晶11)が形成されるようにな
る。その後、液温の低下に伴って、この初晶11の周囲
には順次Snの含有率の高い半田が年輪状に成長する(
第12図の凝固最終段階のモデル参照)、この凝固最終
段階では、先にpbが多(消費されることから、半田液
はSnに冨む液(錫すッチ液:最終段階では半田液は2
1%のSnを含む)となるため、Snが凝固した時点で
7〜8%の体積収縮が起き、空隙(収縮孔)8が発生す
る。第12図では初晶11が仮想面にそれぞれ発生する
ように記載しているが、これらの核は三次元的に存在し
、実際には樹脂状晶(デンドライト)となる。
また、前記単一の結晶粒子、すなわちデンドライトアー
ムの直径は、冷却速度等の処理条件によっても異なるが
、数十μmとなり、その長さは数百μm程度となる。
そこで本発明者は、封止条件で形成される結晶組織(デ
ンドライトアーム)の大きさよりも封止間隔を小さく選
べば厚さ方向には、収縮孔が発生しないということに気
が付き本発明をなした。
本発明の目的は、パッケージの気密性が高い半導体装置
を提供することにある。
本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。
〔課題を解決するための手段] 本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
すなわち、本発明の半導体装置は、パンケージを構成す
るベースとキャップとの接合にpb−sn半田を使用し
ているが、前記ベースとキャップとの接合部の間隔は、
前記半田のデンドライトアームの直径よりも小さな寸法
となるとともに、接合部の長さはデンドライトアームの
長さの数倍以上となっている。
〔作用〕
上記した手段によれば、本発明の半導体装置は、ベース
とキャップとの接合部の間隔は、半田のデンドライトア
ームの直径よりも小さな寸法となっていることから、接
合部の厚さ方向には単一の結晶粒子しか存在しないこと
になり、結晶粒子の界面部分で発生する空隙は発生しな
いことになる。
また、前記接合部の長さは半田のデンドライトアームの
長さよりも数倍も長くなっていることから、接合部のパ
ッケージの内外に至るリークパスも発生し難くなり、気
密性の向上が達成できる。
〔実施例〕
以下図面を参照して本発明の一実施例について説明する
第1図は本発明の一実施例による半導体装置におけるベ
ースとキャップとの接合部の結晶組織を示す模式図、第
2図は同しく半導体装置の要部を示す模式的断面図、第
3図〜第6図は本発明の半導体装置の製造各工程におけ
る断面図であって、第3図はベースに半導体素子を搭載
した状態を示す模式的断面図、第4図はキャップに半田
プリフォームを予備半田した状態を示す模式的断面図、
第5図はキャップにベースを重ねた状態を示す模式的断
面図、第6図はキャップとベースを半田で接合する状態
を示す模式的断面図、第7図は本発明の半導体装置を配
線基板に搭載した状態を示す模式的断面図である。
この実施例の半導体装置15は、外観的には第2図に示
されるように、矩形体からなるパッケージ16と、この
パッケージ16の底面に整列配設された複数のバンブ電
極17とからなっている。
前記パッケージ16は前記バンブ電極17を有するベー
ス(基板)1と、このベース1の主面側にPb−3n半
田からなる接合体(半田)2を介して固定されたキャッ
プ3とによって形成されている。そして、前記パッケー
ジ16の内部には、たとえば、高速E CL (Emi
tter−Coupled Logic)を構成する半
導体素子(チップ)19が配設されている。前記チップ
19はその一面に多数のCCBバンプ20が設けられて
いる。これらCCBバンプ20は、チップ19の表面に
設けられた電極21上に設けられるとともに、Snを3
.6%含む溶融温度が315〜320℃のPb−3n半
田(高融点半田)で形成されている。このCCBバンブ
20は、直径が100μm程度となるとともに、250
μmピッチで縦横に整列配置されている。そして、たと
えば、−辺が8〜10mmとなる矩形体のチップ19に
おいては、500〜600個程度設けられている。
このようなチップ19は、前記CCBバンプ20を介し
てベース1の一主面(図では上面)に設けられた配線板
22に搭載されている。前記配線板22はAI等からな
るメタルとポリイミド樹脂によって多層配線構造となり
、表面の露出した電極23に前記CCBバンブ20が固
定される。前記ベース1は厚さ1mmのムライト(3A
1.0・2SjO□)で形成されている。このムライト
はその熱膨張係数αが3.  OX 10−’/”Cと
なり、前記チップ19を構成するシリコン(St)の熱
膨張係数3.5X10−’/”Cに近位している。
したがって、高速ECLが動作して発熱しても、前記チ
ップ19とベース1間に大きな熱応力が作用しなくなる
。また、このベース1は多層配線構造となっている。そ
して、このベース1の他の主面(同図では下面)に露出
した電極24に3.5重量%の銀を含むSn−Ag半田
(融点230℃)からなるバンブ電極17が設けられて
いる。
このバンブ電極17は、たとえば、その直径が250μ
mとなるとともに、450μmピンチで縦横に整列配列
され、前記チップ19のCCBハンプ20に対応してい
る。また、前記チップ19のCCBバンブ20と、これ
らのCCBバンプ20に対応するバンブ電極17は、前
記配線板22およびベース1内に設けられる配線層25
.26を介して電気的に接続されている。
一方、前記ベース1の一主面には、セラミックからなる
キャップ3が取り付けられている。このキャップ3のベ
ース1に対面する下面の周縁部分には、突堤状の外囲部
4が設けられていて、この外囲部4の突出した面が接合
面となって、前記ベース1に接合されている。前記外囲
部4の接合面およびこの接合面に連なる側面にはメタラ
イズ層9が設けられている。このメタライズ層9は、た
とえば1μm程度の厚さに形成されているとともに、チ
タン/ニッケル/金と多層構造となっている。また、こ
のメタライズ層9に対応するように、前記ベース1の一
主面にはメタライズ層10が設けられている。このメタ
ライズ層10は、15μm程度の厚さに形成されている
とともに、タングステン/ニッケル/金と前記メタライ
ズ層9と同様に多層構造となっている。そして、これら
メタライズ層9.10は、接合体2を介して接合されて
いる。前記接合体2は重量%でSnが10%pbが90
%となる半田2で構成されている。なお、外囲部4にお
いて、その内壁面にはおよそ100μm、外壁面には7
00μmの長さに亘ってメタライズ層9が設けられ、封
止を確実なものにするようになっている。
他方、前記チップ19の他の主面(第2図で上面)は半
田27を介してキャップ3の内壁に接合されている。こ
の結果、チップ19で発生した熱は、CCBバンプ20
.ベース1.バンブ電極17を介して後述する実装基板
に伝えられるだけでなく、前記半田27を介してキャッ
プ3に伝えられて放散されることから、効率的な熱放散
が行われることになる。
ところで、これが本発明の特徴の一つであるが、前記キ
ャップ3の外囲部4とベース1との接合部の間隔aは、
第1図に示されるように、Pb−3n半田のデンドライ
トアーム(結晶:結晶粒子)の直径よりも小さくなって
いる。第1図の半田2は結晶組成を示すものであり、半
田2内に示される線はこの線等で取り囲まれる結晶5の
境界線6である。同図で示されるように、結晶5は半田
2の厚さ方向でそれぞれ単一のものしか存在しないよう
になっている。そして、前記キャップ3の外囲部4とベ
ース1との接合部の間隔aは、25μm以下、たとえば
、10μmとなっている。この半導体装置15における
接合部のデンドライトアームの直径は、この半導体装置
15が、その製造における封止時、30℃/分の冷却速
度で封止を行った場合25μm程度である。また、冷却
速度によってデンドライトアームの大きさは当然にして
異なり、たとえば、冷却速度を1桁遅くすると、デンド
ライトアームの直径は前記の例の場合の略二倍となる。
そこで、このような条件で封止を行う場合は、前記キャ
ップ3の外囲部4とベース1との接合部の間隔aは50
μm以下にまで広げることができる。なお、デンドライ
トアームは3次元的に成長することから、前述のような
リークバス7の発生を防止するためには、封止部の長さ
しは前記デンドライトアームの長さの数倍でできるだけ
長くすることが望ましい、この例では外囲部4の幅りは
500μmが採用されている。
このような接合部構造によれば、前記キャップ3の外囲
部4とベース1との接合部の間隔aが、外囲部4とベー
ス1を接合する半田2の結晶粒子(デンドライトアーム
)の直径よりも小さいことから、接合厚さ方向には、結
晶5の境界線(界面)6は発生しなくなり、接合に沿う
面方向での境界線6の発生に起因するリークバス7の発
生以外は抑えられることになる。また、前記境界線6の
全てで空隙8を発生するものではないこと、前記接合部
の長さLがデンドライトアームの長さに比較して充分長
い場合(たとえば、5〜6倍から10倍)には、接合に
沿う面方向での空隙8相互の接続の可能性も極めて低く
なり、リークバス7の発生は現実的には略抑止できるこ
とになる。
つぎに、このような半導体装置15の製造方法について
説明する。
最初に、第3図に示されるように、−主面に配線板22
が固定されたベース1が用意されるとともに、このベー
ス1の一主面にCCBバンブ20を有するチップ19が
、前記CCBバンプ20を介して実装(マウントリフロ
ー)される、CCBバンプ20はSnを3.6%含む溶
融温度が315〜320℃のPb−5n半田(高融点半
田)で構成されていることから、半田のりフローは34
5±5℃の温度で行われる。また、半田のりフローに先
立って、ベースlの一主面全域には、フラックスが設け
られる。チップ19はベース1に乗せられるだけで、前
記フラックスの粘度で保持される。半田リフローは窒素
雰囲気あるいは窒素と水素からなるフォーミングガス中
で行われる。このマウントリフローによって、チップ1
9はベース1に固定されるとともに、チップ19のCC
Bバンブ20は、配線板22内の配線層25およびベー
ス1内の配線層26を介して、電極24に電気的に接続
されることになる。なお、この段階では前記ベース1の
他の主面の電極24にはバンプ電極17はまだ設けられ
ていない。
一方、前記マウントリフローと相前後して、第4図に示
されるように、キャップ3の内側の平坦面に予備半田3
0が設けられる。予備半田30は、前記キャップ3を裏
返して内壁面が上面となるようにした後、たとえば、1
00μm程度の厚さの半田プリフォーム31をキャップ
3の内壁面上に乗せ、その後345±5℃の温度でリフ
ローすることによって形成される。この予備半田では、
フラックスを使用したくないことから、窒素と水素から
なるフォーミングガス中で予備半田が行われる。この予
備半田では、予備半田30は中央が盛り上がるような形
状となる。
つぎに、第5図に示されるように、裏返し状態のキャッ
プ3上に、チップ19を搭載したベース1(マイクロ・
チップ・キャリア:MCC)を裏返して位置決めしかつ
重ね合わす、この状態では、チップ19の!橋を有しな
い背面が、前記予備半田30上に乗るようになる。また
、キャップ3の外囲部4の先端のメタライズ層9とベー
ス1の周縁のメタライズ層10とは相互に対面した状態
となる。その後、前記ベース1上には、第6回に示され
るように、ウェイト32が載せられ、かつ半田リフロー
がなされ、ベース1とキャップ3との接合およびチップ
19とキャップ3との接合が同時に行われる。ベース1
にはウェイト32が乗せられていることから、予備半田
3oが軟化溶融するにつれて、ベース1は降下する。ま
た、チップ19の背面の予備半田3oは、押し潰されて
チップ19の周囲から食み出し、外囲部4の内側壁面に
沿って盛り上がる。第6図の二点鎖線に示される盛り上
がった半田33は、半田の濡れ性が悪い外囲部4の内側
壁面を這い上がるが、先端が半田の濡れ性の良好なメタ
ライズ層9に到達すると、瞬時に盛り上がった半田33
はメタライズ層9゜10間に引き上げられ、ベースlと
キャップ3を接合する半田2となる。この盛り上がった
半田33の引き上げによって半田の濡れ性の悪い外囲部
4の内側壁面には半田が残留しなくなる。
前記半田2の接合厚さ、すなわち、接合間隔aは、前記
ウェイト32の重さおよび半田組成ならびにリフロー温
度等によって決定され、実施例では1mm厚さのベース
1上に85gのウェイト32を載せ、312±2℃の加
熱処理によって10μmの接合間隔を得ている。この加
熱温度では、ベース1にチップ19を固定したCCBバ
ンブ20は熔けることがなく、CCBバンプ20と電極
24との電気的接続に支障を来すようなことはない。
つぎに、前記ベース1の電極24に低融点半田からなる
バンブ電極17を形成し、第2図に示されるような半導
体装置15を製造する。前記バンブ電極17は、3.5
重量%の銀を含むSn−Ag半田(融点230°C)に
よって形成される。
この半導体装1工5は、第7図に示されるように、配線
基板40に実装されて使用される。
このような実施例によれば、つぎのような効果が得られ
る。
(1)本発明の半導体装置は、パッケージの張り合わせ
個所である半田接合部の間隔を、半田のデンドライトア
ームの直径よりも小さくしであることから、接合面間に
は単一の結晶粒子しか存在しないことになり、接合の厚
さ方向での結晶界面に発生する空隙に起因するリークバ
スの発生を抑止できるという効果が得られる。
(2)本発明の半導体装置は、接合部の接合間隔をデン
ドライトアームの直径よりも小さくしであるとともに、
接合部の長さをデンドライトアームの長さの数倍も長く
しであることから、リークバスの発生を抑止できるとい
う効果が得られる。
(3)上記(1)および(2)により、本発明の半導体
装置は気密性の高い半導体装置となるという効果が得ら
れる。
(4)本発明の半導体装置は、半導体素子の背面が半田
を介してキャップに接続されていることから、チップで
発生した熱を前記半田を介してキャップに伝達すること
ができるため、放熱性も良好となるという効果が得られ
る。
(5)本発明によれば、ベースとキャップの半田接合時
、ウェイトを利用して半田リフローを行うため、一定の
接合間隔を再現性良く得ることができ、封止歩留りの向
上を図ることができるという効果が得られる。
(6)上記(1)〜(4)により、本発明によれば、熱
放散性が良く気密性が高い高信鯨度の半導体装置を安価
に提供することができるという相乗効果が得られる。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない、たとえば、第8図に示さ
れるように、ベース1とキャップ3の接合面に段差を設
けるような構造とすれば、たとえば、接合面間方向に成
長する結晶粒子の方向性を違え、これによってリークバ
スの発生をより効率的に抑えることができる。
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である面実装構造の半導体
装置の製造技術に適用した場合について説明したが、そ
れに限定されるものではなく、ピングリッド等地の構造
の半導体装置または電子装置の製造技術にも適用できる
〔発明の効果〕
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。
本発明の半導体装置は、ベースとキャップとの接合部の
間隔は、半田のデンドライトアームの直径よりも小さな
寸法となっていることから、接合部の厚さ方向には結晶
粒子の界面部分で発生する空隙は発生しないことになる
。また、前記接合部の長さは半田のデンドライトアーム
の長さよりも数倍も長くなっていることから、接合部の
パッケージの内外に至るリークパスも発生し難(なり、
気密性の向上が達成できる。
【図面の簡単な説明】
第1図は本発明の一実施例による半導体装置におけるベ
ースとキャップとの接合部の結晶組織を示す模式図、 第2図は同しく半導体装1の要部を示す模式的断面図、 第3図は本発明の半導体装置の製造におけるベースへの
半導体素子搭載状態を示す模式的断面図、第4図は同し
くキャップに半田をプリフォームした状態を示す模式的
断面図、 第5図は同じくキャップにベースを重ねた状態を示す模
式的断面図、 第6図は同じくキャップとベースを半田で接合する状態
を示す模式的断面図、 第7図は本発明の半導体装置を配線基板に搭載した状態
を示す模式的断面図、 第8図は本発明の他の実施例による半導体装置における
ベースとキャップとの接合部の結晶&lIl@を示す模
式図、 第9図は従来の半導体装置におけるベースとキャップと
の接合部の結晶組織を示す模式図、第10図は同じくベ
ースとキャップとの半田接合部の結晶組織を示す模式図
、 第11図は同じくベースとキャップとの剥離状態を示す
模式図、 第12図は同しく結晶成長段階を示すモデル図、第13
図はPb−3n状態図である。 1・・・ベース(基板)、2・・・接合体(半田)、3
・・・キャップ、4・・・外囲部、5・・・結晶、6・
・・境界線、7・・・リークバス、8・・・空隙、9,
10・・・メタライズ層、11・・・初晶、15・・・
半導体装置、16・・・パッケージ、17・・・バンブ
電極、19・・・チップ、20・・・CCBバンブ、2
1・・・電極、22・・・配線板、23.24・・・電
極、25.26・・・配線層、27・・・半田、30・
・・予備半田、31・・・半田プリフォーム、32・・
・ウェイト、33・・・盛り上がった半田、40・・・
配線基板。

Claims (1)

  1. 【特許請求の範囲】 1、ベースと、このベースの一主面に接合体を介して気
    密的に固定されるキャップとを有する電子装置であって
    、前記ベースとキャップとの接合部の間隔は前記接合体
    を構成する物質の結晶粒子径と略同一径または結晶粒子
    径よりも小さい寸法になっていることを特徴とする電子
    装置。 2、前記接合部の間隔は前記接合体を構成する物質の結
    晶粒子径と略同一径または結晶粒子径よりも小さい寸法
    になっているとともに、前記接合部の長さは前記接合部
    の結晶粒子長さの数倍以上となっていることを特徴とす
    る特許請求の範囲第1項記載の電子装置。 3、前記接合体は鉛と錫からなる半田で形成されている
    ことを特徴とする特許請求の範囲第1項または第2項記
    載の電子装置。
JP7733190A 1990-03-26 1990-03-26 電子装置 Pending JPH03276665A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7733190A JPH03276665A (ja) 1990-03-26 1990-03-26 電子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7733190A JPH03276665A (ja) 1990-03-26 1990-03-26 電子装置

Publications (1)

Publication Number Publication Date
JPH03276665A true JPH03276665A (ja) 1991-12-06

Family

ID=13630947

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7733190A Pending JPH03276665A (ja) 1990-03-26 1990-03-26 電子装置

Country Status (1)

Country Link
JP (1) JPH03276665A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5329160A (en) * 1991-03-01 1994-07-12 Hitachi, Ltd. Semiconductor package with metalized portions
JP2007324303A (ja) * 2006-05-31 2007-12-13 Hitachi Cable Ltd 光モジュール及びその実装方法
JP2013131706A (ja) * 2011-12-22 2013-07-04 Sumitomo Electric Device Innovations Inc 半導体装置およびデバイスパッケージ部材

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5329160A (en) * 1991-03-01 1994-07-12 Hitachi, Ltd. Semiconductor package with metalized portions
JP2007324303A (ja) * 2006-05-31 2007-12-13 Hitachi Cable Ltd 光モジュール及びその実装方法
JP2013131706A (ja) * 2011-12-22 2013-07-04 Sumitomo Electric Device Innovations Inc 半導体装置およびデバイスパッケージ部材

Similar Documents

Publication Publication Date Title
US6486411B2 (en) Semiconductor module having solder bumps and solder portions with different materials and compositions and circuit substrate
JP4051893B2 (ja) 電子機器
JP3866503B2 (ja) 半導体装置
JPH10308465A (ja) 半導体基板用の鋳造金属シール
JP2007287712A (ja) 半導体装置、半導体装置の実装構造、及びそれらの製造方法
JP2007059485A (ja) 半導体装置、基板及び半導体装置の製造方法
JP2006066716A (ja) 半導体装置
JP2003268403A (ja) 微小銅ボールおよび微小銅ボールの製造方法
JP2002270732A (ja) アンダーフィル材付き電子部品
JP4366838B2 (ja) 電子回路モジュールの製造方法
JPH03276665A (ja) 電子装置
JPH07235565A (ja) 電子回路装置
JP2001237259A (ja) ハンダ合金、回路基板、半導体装置及びその製造方法
JP4339723B2 (ja) 半導体装置およびその製造方法、電子装置ならびに実装構造体
JP6455091B2 (ja) 電子装置及び電子装置の製造方法
JP2002076605A (ja) 半導体モジュール及び半導体装置を接続した回路基板
JP2007123465A (ja) 電子部品収納用パッケージおよび電子装置およびその製造方法
JP4639607B2 (ja) 鉛フリー半田材料およびPbフリー半田材料の製造方法
JPH06204352A (ja) 半導体セラミックパッケージ用基体及び蓋体
KR102065765B1 (ko) 솔더범프를 이용한 반도체칩의 단자 접합방법
US20040096688A1 (en) Lead-free joining material and joining method using the same
TW201318113A (zh) 封裝基板及其製法
JPH11307585A (ja) 半導体装置
JP3024506B2 (ja) Siチップとパッケージの接続方法
JPH03108361A (ja) 半導体集積回路装置