JPH03273571A - エンファシス回路及びディエンファシス回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ＶＴＲ等においてＦＭ変調記録を行う場合に
必要なエンファシス回路及びディエンファシス回路に関
する。

〔発明の概要〕

本発明は、ＶＴＲ等においてＦＭ変調記録を行う場合に
必要なエンファシス回路であって、ＦＭ変調された信号
のサイドバンドをエンファシスするエンファシス回路に
おいて、ＦＭ変調信号を遅延回路により遅延させ、この
遅延信号とＦＭ変調信号とを第１の加算器により加算さ
せ、この加算出力を係数乗算器により係数を乗算し、こ
の係数乗算器の乗算出力とＦＭ変調信号とを第２の加算
器により加算させ、この第２の加算器の加算出力よりエ
ンファシスされたＦＭ変調信号を得るようにし、良好な
ＦＭ変調後のエンファシスができるようにしたものであ
る。

また本発明は、ＶＴＲ等において再生されたＦＭ　変１
　（ｉ　号ヲディエンファシスするディエンファシス回
路であって、ＦＭ復調する前のＦＭ変調信号のサイドバ
ンドをディエンファシスするディエンファシス回路にお
いて、ＦＭ変調信号を第１の加算器に供給し、この第１
の加算器の加算出力を遅延回路により遅延させ、この遅
延信号と第１の加算器の加算出力とを第２の加算器によ
り加算し、この第２の加算器の加算出力を係数乗算器に
より係数を乗算し、この係数乗算器の乗算出力を第１の
加算器に供給してＦＭ変調信号と加算し、第１の加算器
の加算出力よりディエンファシスされたＦＭ変調信号を
得るようにし、良好なＦＭ復調前のディエンファシスが
できるようにしたものである。

〔従来の技術〕

従来、一般のＶＴＲ（ビデオテープレコーダ〉において
、ＦＭ変調により映像信号を記録する場合、ＦＭ変調前
のベースバンド信号をエンファシスしてから、このエン
ファシスされた信号をＦＭ変調するようにしていた。ま
た、再生時には、ＦＭｔｉｌ後のベースバンド信号をデ
ィエンファシスするようにしていた。

これに対し近年、記録時にはＦＭ変調後の信号をエンフ
ァシスし、再生時にはＦＭ変調前の信号をディエンファ
シスするように構成したものがある。このようにＦＭ変
調信号をエンファシス及びディエンファシスすることで
、変調指数を等価的に上げることができ、モワレと称さ
れる不要成分の発生の低減、オーバーモジュレーション
の改善等に効果がある。

このＦＭ変調信号をエンファシスする場合には、第３図
に示す如く、ＦＭ変調信号の搬送波ｆｃを中心にして、
サイドバンドを持ち上げさせる処理を行う。

このようなＦＭ変調信号をエンファシス及びディエンフ
ァシスするエンファシス回ｎ及ＩＪ’−フイエンファシ
ス回路は、従来トランスバーサル型フィルタにより構成
していた。即ち、エンファシス回路は、第４図に示す如
く、入力端子（１）に得られるＦＭ変調信号を第１及び
第２の遅延回路（２）及び（３）の直列回路に供給する
。この場合、両遅延回路（２）及び（３）の遅延量をτ
（ｒは単位遅延量）とする。

そして、入力端子（１）に得られるＦＭ変調信号を第１
の係数乗算器（４）に供給し、第１の遅延回路（２）の
出力を第２の係数乗算器（５）に供給し、第２の遅延回
路（３）の出力を第３の係数乗算器（６）に供給する。

そして、各係数乗算器（４）、　（５）及び（６）の出
力を加算器（７）に供給し、加算器（７）の加算出力を
出力端子（８）に供給する。この場合、第１の係数乗算
器（４）により乗算する係数と、第３の係数乗算器（６
）により乗算する係数とを等しくすることで、位相を変
化させることなく第３図に示す如くエンファシスされた
ＦＭ変調信号が出力端子（８）に得られ、この出力信号
をビデオテープ等に記録する。

また、ディエンファシス回路は、第５図に示す如く、入
力端子（１１）に得られる再生したＦＭ変調信号を第１
．第２．第３及び第４の遅延回路（１２）。

（１３）、　（１４）及び（１５）の直列回路に供給す
る。この各遅延回路（１２）、　（１３）、　（１４）
及び（１５）も、遅延量をτとする。そして、入力端子
（１１）に得られるＦＭ変調信号を第１の係数乗算器（
１６）に供給し、第１の遅延回路（１２）の出力を第２
の係数乗算器（１７）に供給し、第２の遅延回路（１３
）の出力を第３の係数乗算器（１８）に供給し、第３の
遅延回路（１４）の出力を第４の係数乗算器（１９）に
供給し、第４の遅延回路（１５）の出力を第５の係数乗
算器（２０）に供給する。そして、各係数乗算器（１６
）　、　（−１７）　、　（Ｉｇ）　。

（１９）及び（２０）の出力を加算器（２１）に供給し
、加算器（２１）の加算出力を出力端子（２２）に供給
する。この場合、第１の係数乗算器（１６）により乗算
する係数と、第５の係数乗算器（２０）により乗算する
係数とを等しくし、第２の係数乗算器（１７）により乗
算する係数と、第４の係数乗算器（１９）により乗算す
る係数とを等しくすることで、位相を変化させることな
くディエンファシスされたＦＭ変調信号が出力端子（２
２）に得られ、この出力端子（２２）に得られるＦＭ変
調信号を後段のＦＭ復調回路（図示せず）により復調す
る。

〔発明が解決しようとする課題〕

ところが、このようなトランスバーサル型フィルタを使
用したエンファシス回路とディエンファシス回路は、両
回路の伝達関数の積が正確に１にはならず、各係数乗算
器により乗算する係数を調整して、伝達関数の積が１に
近づくように近似しなければならなかった。従って、エ
ンファシス回路又はディエンファシス回路の何れかを、
タップ数の多いトランスバーサル型フィルタとしなけれ
ばならず、回路規模が大きくなってしまうと共に、製造
時の調整箇所が多い不都合があった。

なお、第４図に示したエンファシス回路の伝達関数Ｈ（
ｆ）　　及び振幅Ｇは、次のようになる。この場合、ａ
ｏ　は第２の係数乗算器（５）の係数、ａｌ　　は第１
及び第３の係数乗算器（４）及び（６）の係数である。

Ｈ（ｚ）　＝　ｅ−”（ａｌ　ｅ−ｓｒ＋　ａｏ＋　ａ
ｌ−１−ｅ”）・・・・（１）Ｑ＝　ａ、＋　２　　ａ
＋　　１ｃｏｓωｒ　　　　　　　−・・（２）本発明
の目的は、ＦＭ変調信号のエンファシス及びディエンフ
ァシスが簡単な構成で良好に行えるようにすることにあ
る。

〔課題を解決するための手段〕

本発明のエンファシス回路は、例えば第１図に示す如く
、ＦＭ変調回路（３２）によりＦＭ変調された信号のサ
イドバンドをエンファシスするエンファシス回路におい
て、ＦＭ変調信号を遅延回路（４３）により遅延させ、
この遅延信号とＦＭ変調信号とを第１の加算器（４１）
により加算させ、この加算信号を係数乗算器（４４〉に
より係数を乗算し、この係数乗算器（４４）の乗算出力
とＦＭ変調信号とを第２の加算器（４２）により加算さ
せ、この第２の加算器（４２）の加算出力よりエンファ
シスされたＦＭ変調信号を得るようにしたものである。

また本発明のディエンファシス回路は、例えば第２図に
示す如く、ＦＭ復調回路（５２）によりＦＭ復調する前
のＦＭ変調信号のサイドバンドをディエンファシスする
ディエンファシス回路において、ＦＭ変調信号を第１の
加算器（６１〉に供給し、この第１の加算器（６１〉の
加算出力を遅延回路（６２〉により遅延させ、この遅延
信号と第１の加算器（６１〉の加算出力とを第２の加算
器（６３）により加算し、この第２の加算器（６３）の
加算出力を係数乗算器（６４）により係数を乗算し、こ
の係数乗算器（６４）の乗算出力を第１の加算器（６１
〉に供給してＦＭ変調信号と加算し、第１の加算器（６
１）の加算出力よりディエンファシスされたＦＭ変調信
号を得るようにしたものである。

〔作用〕

本発明のエンファシス回路とディエンファシス回路によ
ると、簡単な回路構成で両回路の伝達関数を１にするこ
とができる。

〔実施例〕

以下、本発明の一実施例を、第１図及び第２図を参照し
て説明する。

本例においては、ＦＭ変調により映像信号の記録を行う
ＶＴＲのエンファシス回路及びディエンファシス回路と
したもので、まずエンファシス回路について第１図を用
いて説明する。

第１図において、（３１）はＦＭ変調により記録する映
像信号の入力端子を示し、この入力端子（３１〉に得ら
れる信号をＦＭ変調回路（３２）に供給する。

そして、このＦＭ変調回路（３２）でＦＭ変調された信
号をエンファシス回路（４０〉に供給する。このエンフ
ァシス回路（４０）は、ＦＭ変調回路（３２）から供給
されるＦＭ変調信号を第１及び第２の加算器（４１）及
び（４２）の一方の入力端子と遅延回路（４３）に供給
する。この場合、遅延回路（４３）の遅延量をτとする
。そして、この遅延回路（４３）の遅延出力を第１の加
算器（４１）の他方の入力端子に供給する。

そして、この第１の加算器（４１）の加算出力を係数乗
算器（４４）に供給し、この係数乗算器（４４）で係数
Ｋを乗算する。そして、この係数乗算器（４４）の乗算
出力を第２の加算器（４２〉の他方の入力端子に供給す
る。そして、第２の加算器（４２）の加算出力を、この
エンファシス回路（４０）の出力として、出力端子（３
３〉に供給し、この出力端子（３３〉から後段の記録系
回路（図示せず）に供給し、ビデオテープに所定のフォ
ーマットで記録する。

次に、このようにして映像信号が記録されたビデオテー
プからの再生信号を処理するディエンファシス回路につ
いて第２図を用いて説明する。

第２図において、（５１）はＦＭ変調されて記録された
映像信号が再生されて供給される入力端子を示し、この
入力端子（５１）に得られるＦＭ変調信号をディエンフ
ァシス回路（６０）に供給する。このディエンファシス
回路（６０）は、入力端子（５１）から供給されるＦＭ
変調信号を第１の加算器（６１）に供給し、この第１の
加算器（６１〉の加算出力を遅延回路（６２〉と第２の
加算器（６３）の一方の入力端子に供給する。この場合
、遅延回路（４３）の遅延量をτとする。そして、遅延
回路（６２〉により遅延された信号を第２の加算器（６
３）の他方の入力端子に供給する。

そして、この第２の加算器（６３）の加算出力を係数乗
算器（６４）に供給し、この係数乗算器（６４）で係数
Ｋを乗算する。そして、この係数乗算器〈６４）の乗算
出力を第１の加算器（６１〉の他方の入力端子に供給す
る。

そして、第１の加算器（６１）の加算出力を、このディ
エンファシス回路（６０）によりディエンファシスされ
た信号として、ＦＭ復調回路（５２〉に供給し、このＦ
Ｍ復調回路（５２）でＦＭ復調された再生信号を復調信
号出力端子（５３）に供給する。

このように構成したエンファシス回路（４０）の伝達関
数ＨＲ（Ｚ）及びディエンファシス回路（６０）の伝達
関数ＨＰ（Ｚ）は、次のようになる。この場合、Ｋは係
数乗算器〈４４）及び（６４）の係数である。

Ｈｌｌ（Ｚ）　＝　１　＋　Ｋ　（１＋　ｅ−”）　　
　　　・・・・（３）ＨＰ（、、＝　　　　　　　　　
　　　　　・・・・（４）１　＋　Ｋ　（１＋　ｅ−ｓ
ｒ） 従って、ＨＲ（ｚ）・Ｈｐｃｚ）＝　１　　・・・・（
５）となり、エンファシス回路（４０）とディエンファ
シス回路（６０）とは、互いに逆回路で伝達関数が１に
ナリ、エンファシス回路（４０）でエンファシスされた
記録信号は、再生時にディエンファシス回路（６０）で
元に戻ることが判る。

また、このエンファシス回路（４０）とディエンファシ
ス回路（６０）とによる系の安定性を、上述した（４）
式をＺ変換した次式により示す。

Ｈｐ（ｚ）＝ １＋Ｋ　（１＋２７’） で、この回路は常に安定である。

また、エンファシス回路（４０）によりエンファシスさ
れた信号の振幅Ｇは、次式により示される。

Ｇ＝　　１＋（２に＋２に２）（１＋ＣＯ３ωτ）・・
・・（７）この振幅Ｇは、従来例として第４図に示した
エンファシス回路の振幅Ｇ（（２）式参照）とは異なる
が、エンファシス特性は搬送波周波数ｆｃのサイドバン
ドがエンファシスされる第３図に示した特性とほぼ同等
のものになる。この場合、τは次のように選択される。

τ＝１／２ｆｃ・・・・（８） なお、本発明は上述実施例に限らず、その他種々の構成
が取り得ることは勿論である。

〔発明の効果〕

本発明によると、ＦＭ変調された信号をエンファシス及
びディエンファシスするエンファシス回路及びディエン
ファシス回路において、トランスバーサル型フィルタを
使用しない簡単な回路構成で、両回路の伝達関数が完全
に１になり、良好なエンファシス及びディエンファシス
が行エル。また、回路の調整箇所がトランスバーサル型
フィルタに比べ少なく、容易に調整が行える。

【図面の簡単な説明】

第１図は本発明の一実施例の記録系を示す構成図、第２
図は一実施例の再生系を示す構成図、第３図はエンファ
シス特性を示す特性図、第４図は従来のエンファシス回
路の一例を示す構成図、第５図は従来のディエンファシ
ス回路の一例を示す構成図である。 （３２）はＦＭ変調回路、（４０）はエンファシス回路
、（５２）はＦＭ復調回路、（６０）はディエンファシ
ス回路である。 代 理 人 松 隈 秀 盛 記儀構へ 第１区

Claims (1)

1. 【特許請求の範囲】 １、ＦＭ変調された信号のサイドバンドをエンファシス
   するエンファシス回路において、 上記ＦＭ変調信号を遅延回路により遅延させ、該遅延信
   号と上記ＦＭ変調信号とを第１の加算器により加算させ
   、該加算出力を係数乗算器により係数を乗算し、該係数
   乗算器の乗算出力と上記ＦＭ変調信号とを第２の加算器
   により加算させ、該第２の加算器の加算出力よりエンフ
   ァシスされたＦＭ変調信号を得るようにしたことを特徴
   とするエンファシス回路。 ２、ＦＭ復調する前のＦＭ変調信号のサイドバンドをデ
   ィエンファシスするディエンファシス回路において、 上記ＦＭ変調信号を第１の加算器に供給し、該第１の加
   算器の加算出力を遅延回路により遅延させ、該遅延信号
   と上記第１の加算器の加算出力とを第２の加算器により
   加算し、該第２の加算器の加算出力を係数乗算器により
   係数を乗算し、該係数乗算器の乗算出力を上記第１の加
   算器に供給して上記ＦＭ変調信号と加算し、上記第１の
   加算器の加算出力よりディエンファシスされたＦＭ変調
   信号を得るようにしたことを特徴とするディエンファシ
   ス回路。