JPH03273344A - フォールトトレラントシステム - Google Patents

フォールトトレラントシステム

Info

Publication number
JPH03273344A
JPH03273344A JP2075011A JP7501190A JPH03273344A JP H03273344 A JPH03273344 A JP H03273344A JP 2075011 A JP2075011 A JP 2075011A JP 7501190 A JP7501190 A JP 7501190A JP H03273344 A JPH03273344 A JP H03273344A
Authority
JP
Japan
Prior art keywords
program
processing
error
block
program storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2075011A
Other languages
English (en)
Inventor
Yasue Takeshima
竹島 康江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2075011A priority Critical patent/JPH03273344A/ja
Publication of JPH03273344A publication Critical patent/JPH03273344A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)
  • Retry When Errors Occur (AREA)
  • Hardware Redundancy (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明はNバージョンプログラミングにより誤り検出を
行なうフォールトトレラントシステムに関する。
〔従来の技術〕
Nバージョンプログラミングは、同一の仕様に基づき異
なる設計者によフて機能的に等価なN個のプログラムを
作り、実行した結果を比較または多数決によってバグを
検出またはマスクする方法である(J、グレイ他著、渡
田覧−編訳(昭6l−10−15)rフォールト・トレ
ラント・システム」マグロウヒルブックP、377参照
)。
従来、Nバージョンプログラミングにより誤り検出を行
なうフォールトトレラントシステムは、N個のプログラ
ムをそれぞれ処理するため、N個の処理ブロックを有し
ている。各処理ブロックは、各々のプログラムを記憶す
るプログラム記憶部と、プログラム記憶部が記憶してい
るプログラムによって人力データを処理する処理部とを
そわぞれ存している。各処理ブロックの処理結果は、誤
り検出部によって誤り検出が行なわわる。すなわち、す
べての処理結果が一致したときは、各処理結果が正しい
ものとされ、一致しないときは、誤りが検出されたとし
て3ボ一タ以上の多数決かとられ、一致した数が最多数
の処理結果が正しいものとされる。
〔発明か解決しようとする課題〕
上述した従来のフォールトトレラントシステムは、誤り
を検出することと、3ポ一タ以上の多数決を行なうこと
による誤り箇所の検出を行なうことのみであり、誤りの
原因を診断する手段を有していないので、検出した誤り
の種類に適したりカバリが必ずしも行なわれないという
欠点がある。
本発明の目的は、誤りの原因を診断して誤りの種類に適
したリカバリが可能なフォールトトレラントシステムを
提供することである。
〔課題を解決するための手段) 本発明のフォールトトレラントシステムは、第1のプロ
グラム記憶部と、第1のプログラム記憶部に格納される
プログラムと同一のプログラムが格納される第2のプロ
グラム記憶部とを、それぞれ有するN個の処理ブロック
と、 各処理ブロック内で、それぞれ第1のプログラム記憶部
のプログラムによる処理結果が得られた際、いずれかの
処理ブロックの処理結果に誤りが検出されると、当該処
理ブロックの第2のプログラム記憶部のプログラムに基
づいて当該処理ブロックに処理を行なわせ、行なわせた
処理結果から誤りの原因を診断するリカバリ制御部とを
有している。
〔作 用) 第1のプログラム記憶部のプログラムの処理結果に誤り
が検出されると、リカバリ制御部は第2のブロクラム記
憶部に格納されたプログラムに基づいて誤りの原因を診
断する。
〔実施例〕
次に、本発明の実施例について図面を参照して説明する
第1図は本発明のフォールトトレラントシステムの一実
施例を示すブロック図、第2図は第1図の実施例中のリ
カバリ制御部6の処理を示すフローチャートである。
本実施例は3バージヨンプログラミングによるフォール
トトレラントシステムである。3個の処理ブロック3は
、そわぞれ第1のプログラム記憶部1と、第1のプログ
ラム記憶部1に格納されるプログラムと同一のプログラ
ムが格納される第2のプログラム記憶部12と、こわら
プログラム記憶部1..12のプログラムにより人力デ
ータを処理する処理部2からなる。誤り検出部5は、3
個の処理ブロック3の処理結果を多数決によって判定す
るとともにエラー発生時すなわち誤りを検出した時点で
リカバリ制御部6へ誤り検出信号を送る。リカバリ制御
部6は、この誤り検出信号を受けると、後述する診断お
よびリカバリ動作を行なう。入力データ記憶部4は、誤
りの診断用データとして入力データを保持する。出力デ
ータ言己憶部7は、誤りの診断用データとして出力デー
タを保持する。外部監視装置インタフェース部8は、い
ずれかの処理ブロック3のプログラム記憶部1、.12
のプログラムにバグすなわち潜在エラーがあると判断さ
れたとき、図示しない外部監視装置に潜在エラー通知信
号を出力し、また、送られてきた修正プログラムを誤り
が検出された処理ブロック3のプログラム記憶部1..
12に書き込む。プログラムの修正は、ホストコンピュ
ータ等で構成される前記外部監視装置等で行なわれる。
したがって、フォールトトレラントシステムの外部から
プログラムを再度書込むことか可能であるため、プログ
ラムの作成、検査時に発見されなかったバグが運用中に
発見されても修正が容易である。
次に、第1図の実施例の動作について説明する。ここで
は、各処理ブロック3内で、それぞれ第1のプログラム
記憶部11が運用されているものとする。
入力データは、入力データ記憶部4に保持されるととも
に各処理ブロック3に入力され、同−仕様、異設計の3
個のプログラムによってそれぞれ処理される。各処理ブ
ロック3の第1回の処理結果は誤り検出部5でそれぞれ
比較され、すべての処理結果が一致した場合は正しい(
誤りがない)ものとされ、一致した処理結果が出力デー
タとして出力される。各処理結果が一致しない場合は、
いずれかの処理結果に誤りがあったものとされ、誤り検
出部5で各処理結果の多数決がとられる。
ここで、多数決によって得られた出力データが正しい出
力データと定義され、出力データ記憶部7で保持される
。リカバリ制御部6は、誤り検出部5から誤り検出信号
を送られると、ただちに正しい出力データと異なる処理
結果を出力した(誤動作をした)処理ブロック3を運用
ラインから切離し、切離した処理ブロック3の診断およ
びリカバリ処理を開始する。このとき、他の処理ブロッ
ク3は、通常運転を行なう。
この診断およびリカバリ処理は、第2図に示す各ステッ
プに従って行なわわる。
まず、第1のプログラム記憶部11の電流再立上げ等の
初期化を行なう。その後、切離した処理ブロック3(以
降誤動作ブロックと記す)の第1のプログラム記憶部1
1  (以降現用と記す)に誤動作ブロックの第2のプ
ログラム記憶部12 (以陵予備と記す)のプログラム
をコピーした後、現用を作動させ、エラー発生時と同じ
入力データを誤動作ブロック3に入力して第2回の処理
結果を得る(ステップ11)。第2回の処理結果が正し
い出力データと等しいかどうか、すなわち正しいかどう
か判別する(ステップ12)。第2回の処理結果が正し
いときは、検出された誤りがラッチアップやシングルイ
ベントエラー等による偶発エラーであると判断しくステ
ップ13)、現用を復活させ、誤動作ブロックを運用ラ
インに戻す(ステップ14)。第3回の処理結果か正し
くないときは、予備を作動させエラー発生時と同じ入力
データを誤動作ブロックに人力して第3回の処理結果を
得る(ステップ15)。第3回の処理結果か正しい出力
データと等しいかどうか、すなわち正しいかどうか判別
する(ステップ16)。
第3回の処理結果か正しいときは、現用のハードウェア
の故障であると判断しくステップ17)予備を運用して
以後の処理を行なえるようにして誤動作ブロックを運用
ラインに戻す(ステップ18)。第3回の処理結果が正
しくないときは、プログラムにバグがある、すなわち潜
在エラーであると判断しくステップ19)、外部監視装
置インタフェース部8を介して外部監視装置へ潜在エラ
ー通知信号を出力する(ステップ20)。その後、外部
監視装置インタフェース部8を介して現用および予備に
修正済のプログラムが書込まれ(ステップ21)、現用
を復活させ誤動作ブロックを運用ラインに戻す(ステッ
プ22)。
以上の各ステップ1〜22による誤りの分類(エラーケ
ース)についてまとめたものを表1に示す。
表1 〔発明の効果〕 以上説明したように本発明は、多数決によって誤りが検
出された場合、第2のプログラム記憶部のプログラムに
基づいて誤りの原因を診断することにより、誤りの種類
に通したリカバリを行なうことが可能なため、信頼性向
上を図ることかでき4.41芹二鏑ふ 第1図は本発明のフォールトトレラントシステムの一実
施例を示すブロック図、第2図は第1図の実施例中のリ
カバリ制御部6の処理を示すフローチャートである。

Claims (1)

  1. 【特許請求の範囲】 1、Nバージョンプログラミングにより誤り検出を行な
    うフォールトトレラントシステムにおいて、 第1のプログラム記憶部と、第1のプログラム記憶部に
    格納されるプログラムと同一のプログラムが格納される
    第2のプログラム記憶部とを、それぞれ有するN個の処
    理ブロックと、 各処理ブロック内で、それぞれ第1のプログラム記憶部
    のプログラムによる処理結果が得られた際、いずれかの
    処理ブロックの処理結果に誤りが検出されると、当該処
    理ブロックの第2のプログラム記憶部のプログラムに基
    づいて当該処理ブロックに処理を行なわせ、行なわせた
    処理結果から誤りの原因を診断するリカバリ制御部とを
    有することを特徴とするフォールトトレラントシステム
JP2075011A 1990-03-22 1990-03-22 フォールトトレラントシステム Pending JPH03273344A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2075011A JPH03273344A (ja) 1990-03-22 1990-03-22 フォールトトレラントシステム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2075011A JPH03273344A (ja) 1990-03-22 1990-03-22 フォールトトレラントシステム

Publications (1)

Publication Number Publication Date
JPH03273344A true JPH03273344A (ja) 1991-12-04

Family

ID=13563820

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2075011A Pending JPH03273344A (ja) 1990-03-22 1990-03-22 フォールトトレラントシステム

Country Status (1)

Country Link
JP (1) JPH03273344A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7751310B2 (en) 2004-12-20 2010-07-06 Nec Corporation Fault tolerant duplex computer system and its control method
JP2020518924A (ja) * 2017-05-03 2020-06-25 ロベルト・ボッシュ・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツングRobert Bosch Gmbh 冗長処理システムにおけるエラー補正

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7751310B2 (en) 2004-12-20 2010-07-06 Nec Corporation Fault tolerant duplex computer system and its control method
JP2020518924A (ja) * 2017-05-03 2020-06-25 ロベルト・ボッシュ・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツングRobert Bosch Gmbh 冗長処理システムにおけるエラー補正

Similar Documents

Publication Publication Date Title
US5742753A (en) Mesh interconnected array in a fault-tolerant computer system
US6061788A (en) System and method for intelligent and reliable booting
JPH10177498A (ja) フォルトトレラント・コンピュータ・システムのメモリ・マネージメント
JP3481737B2 (ja) ダンプ採取装置およびダンプ採取方法
JP3301992B2 (ja) 電源故障対策を備えたコンピュータシステム及びその動作方法
EP1380950B1 (en) Fault tolerant information processing apparatus
JP6408482B2 (ja) プログラマブルデバイス及びこれを用いた電子システム装置
US20170242760A1 (en) Monitoring device, fault-tolerant system, and control method
JP2009003592A (ja) コンピュータの異常検出・復旧方式
JPH03273344A (ja) フォールトトレラントシステム
US11726853B2 (en) Electronic control device
JPH05181824A (ja) データ管理方式
JP3210527B2 (ja) 二重化計算機システム
JPS6229820B2 (ja)
JPH01288928A (ja) 耐故障コンピュータ・システムおよびその内部回路並びに誤り検出訂正方式
JP7524562B2 (ja) プロセッサ及びプロセッサの冗長化方法
JPS59114648A (ja) 診断装置
JPH07219796A (ja) 情報処理装置
JPH04125753A (ja) メモリのオンライン診断方式
CN112486720A (zh) 提高计算机***稳定性的方法及计算机***
CN115848391A (zh) 用于进行控制以处理自动驾驶***中的故障的装置及其方法
JPH0365743A (ja) 主記憶装置の故障発見方法
JPH02268336A (ja) フォールト・トレラント・システム
JPH05297901A (ja) プロセス制御装置
JPH04241038A (ja) 高信頼化コンピュータシステム及びその復旧方法並びにプロセッサボード及びその交換方法