JPH03270156A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、半導体装置の製造方法に係り、特に半導体ウ
ェハを各チップに分割、切断する方法に関するものであ
る。

（従来の技術） 現在広く用いられている半導体ウェハの切断方法として
、第２図に示す方法がある。

即ち、半導体ウェハｌの裏面に保護膜２を付着し、半導
体ウェハｌの表面より、ダイヤモンドブレード（図示な
し）により保護膜２の一部を含む深さまで切断溝３を形
成し、ダイスボンディング時に保護膜２を拡げて各チッ
プ間の距離が一定になるようにし、コレットでチップを
吸着し、ダイスボンドするようにしていた。

（発明が解決しようとする課Ｒ） しかしながら、上記した従来の方法では、以下のような
欠点があった。

（１）ダイヤモンドブレードで上から荷重をかけて、半
導体ウェハを切断するので、その機械的衝撃により、第
３図に示すように、特にチップ４の裏面側の角５にクラ
ンクが入りやすい。

（２）コレットでチップを吸着し、ダイスポンドする際
に、チップ側面とコレットが必ず接触するので、ダイヤ
モンドブレードによってチップに残留し、その強度を弱
めている機械加工破砕層に影響し、チップが割れやすい
。

上記した問題を解決するために、例えば特開昭６１−３
４２８号では、第１のダイヤモンドブレードの切断をチ
ップの厚み方向の途中まで行い、引続きエツチングを行
い、更に、第２のダイヤモンドブレードによる切断でチ
ップを完全に切断するという方法をとっている。しかし
、チップの最終切断には、従来と同しくダイヤモンドブ
レードを用いているため、チップ側面の機械加工歪層も
この方法では完全に除去できない。

また、同しく、特開昭６２−１４４４１号では、基板の
両面から溝を形成する方法が提案されているが、これに
は溝の位置合わせを必要とする等の問題がある。

本発明は、上記問題点を除去し、半導体チップの機械加
工歪層を除去し、半導体チップ強度の優れた半導体装置
の製造方法を提供することを目的とする。

（課題を解決するための手段） 本発明は、上記目的を達成するために、半導体装置の製
造方法において、表面に半導体素子が形成された半導体
ウェハを用意する工程と、該半導体ウェハをスクライブ
する工程と、該スクライブされた半導体ウェハの主表面
を保護した状態で該半導体ウェハの露出面をエツチング
する工程とを施すようにしたものである。

ここで、前記スクライブは前記半導体ウェハの主表面よ
り底面に向かって底面が僅かに切断されていない領域を
残置させ、前記エツチングは前記スクライブ工程の際残
された底面部分を除去するようにしたものである。

（作用） 本発明によれば、上記したように、半導体装置の製造方
法において、まず、基板の主表面からダイヤモンドブレ
ードでチップの途中の深さまで切断溝を形成し、その後
、基板表面に保護膜を付着させ、次に、基板裏面よりエ
ツチングし、前記溝が現れた後、更に数μｍのエツチン
グを行うことにより、分離したチップを得ることができ
る。

従って、チップの裏面、特にエツジ（角）部に、クラン
クやかけ等が発生することがない。

また、チップが各々分離されてから、更に追加してエツ
チングを行うので、チップ側面に残留しているダイヤモ
ンドブレードによる機械加工破砕層も除去することがで
きる。

更に、裏面をエツチングするので、バックグラインド工
程で残留したチップ裏面の機械加工破砕層をも除去する
ことができる。

また、裏面研削時の半導体ウェハの主表面保護テープを
残したまま、裏面からチップ分割のスクライブを行い、
更に研削面とスクライブ面の破砕層を同時にエツチング
除去することができるため、チップ強度が向上し、バラ
ツキの少ない値を得ることができる。

（実施例） 以下、本発明の実施例について図面を参照しながら詳細
に説明する。

第１図は本発明の実施例を示す半導体装置の製造工程断
面図である。

まず、バックグラインドを行い、所望の厚さにした半導
体（Ｓｉ）基板１０を用意し、第１図（ａ）に示すよう
に、ダイヤモンドブレードを用いて、半導体ウェハ１０
の主表面１１からグリッドラインに沿って切断溝１２を
Ｘ、Ｙ両方向に入れる。いま、半導体ウェハｌＯの厚さ
を３００μｍとした場合、切断溝１２は約２７０μｍ程
度までにする。即ち、途中まで溝を形成するが、完全に
は切断しない状態にしておく。

次いで、第１図（ｂ）に示すように、半導体ウェハｌＯ
の主表面ｌｌ側に保護膜（保護テープ）１３を付着させ
る。

次いで、第１図（ｃ）に示すように、半導体ウェハ１０
の裏面からエツチングを行う。このエツチングは、弗酸
と硝酸の混合液を用いるウェットエツチングでも、ＣＺ
　Ｆ＆　、ＣＦ４　、ＳＦ６等のガスを用いるドライエ
ツチングでもよい。ウェットエツチングを用いる場合に
は、Ｓｉのエツチング速度が約５〜１０μｍ／ｗｉｎ程
度であるから、前述の切断溝１２の先端は、この実施例
では３〜６分程度で現れることになる。この状態でチッ
プ同士は分離されるが、更に続けて、数μｍエツチング
する。

これを追加エツチングと称する。

これにより、半導体ウェハ１０は各チップ１５に完全に
分割され、各チップ１５の側面部も十分にエツチングさ
れる。

なお、ドライエツチングの場合、例えば、Ｃ２Ｆ、ガス
等を用いると、半導体ウェハ１０の主表面へのガスの廻
り込みも少ないので、特に、前記追加エツチング工程に
は有効である。又、このドライエツチングは、反応性ス
パッタといわれている方向性を持った方法よりも、中性
ラジカルと加工材料との化学的な反応を利用したプラズ
マエツチング方法が等方向のエツチング特性を示すため
有効である。

第４図は本発明の他の実施例を示す半導体装置の製造工
程断面図である。

まず、第４図（ａ）に示すように、半導体ウェハ２１の
半導体素子が形成された主表面２２側に、裏面研削工程
で半導体素子形成面を保護するために、例えば、透明で
紫外線で硬化する粘着材を有する厚さ１００〜５００　
μｍの保護テープ２３が貼り付けられている。半導体ウ
ェハ２１は、実装上の問題により、−船釣に２００〜４
００μｍの厚さまでダイヤモンド砥石等で機械的にバッ
クグラインドされる。

２４はこの時のグラインド面であり、２５はバンクグラ
インドにより半導体ウェハ２１の内部に発生した深さ０
−１．０μｍ程度の破砕層である。また、２６は半導体
素子分離用のグリッドラインであり、チップのスクライ
ブはこのグリッドライン２６に沿って行われる。

次に、第４図（ｂ）に示すように、このグリッドライン
２６の段差２６′を保護テープ２３の上より、例えば光
学的に検知して、グリッドライン２６に従って、半導体
ウェハ２１のバックグラインド面２４側より、表面保護
テープ２３に達するまで、ダイヤモンドブレードでチッ
プ分割のためのスクライブを行う。

従って、半導体素子はチップ２７　ａ　、　２７　ｂ　
、　２７　ｃ・・・に分割されることになるが、機械的
なスクライブにより、チップ側面２８に深さＯ〜１．０
μｍの破砕層２９が発生する。

次いで、第４図（ｃ）に示すように、スクライブ完了後
、例えばシリコン半導体の場合、Ｃ２Ｆ、。

ＣＦ４．ＳＦ４等のガス中でプラズマエツチングを行う
。このエツチングは、反応性スパッタといわれている方
向性を持った方法よりも、中性ラジカルと加工材量との
化学的な反応を利用したプラズマエツチング方法が等方
向のエツチング特性を示すため、バックグラインド時の
破砕層２５及びスクライブ時における破砕層２９を同時
にエツチング除去する方法に適している。このエツチン
グ量は、破砕層２５及び２９の深さよりややオーバーし
た値とすることにより、ウェハグラインド面２４及びチ
ップ側面２日は、破砕層のない研削面２４′　とチップ
側面２８′　となる。

なお、ここでは、プラズマエツチングを用いるドライエ
ツチング方法によって説明したが、弗酸と蛸酸等の混合
液で破砕層をエツチング除去するウェットエツチング方
法を用いるようにしてもよい 次に、保護テープ２３の粘着材を紫外線硬化させること
により、保護テープ２３から、第４図（ｄ）に示すよう
に、チップを２７ａ　’　、　２７ｂ　’　、　２７ｃ
　’　・−・に分離することができる。

このように処理した半導体ウェハのチップ強度を第５図
に示すように測定する。

この図において、３１は半導体チップ支持台、３２は半
導体チップ加圧用の針、３３は試験用チップである。−
船釣には、スクライブ時の大きな破砕層３３＃を下方向
にセットし、デバイス表面３３′から加圧し、チップ強
度を測定する。

本発明によれば、第６図（ｃ）に示すように、第６図（
ａ）に示す従来の破砕層を除去しない場合、第６図（ｂ
）に示す従来の研削裏面の破砕層を除去した場合に比較
して、半導体ウェハ研削面及び半導体チップ側面の破砕
層をエツチング除去するようにしたので、半導体チップ
加圧時に破砕層に応力が集中することがなくなり、均一
化される。このため、全体的なチップ強度が向上すると
共に、第６図（ｂ）に示すようにバックグラインドのみ
の破砕層除去では、発生していた２ｋｇ／チップ以下の
弱いチップの発生が見られなくなった。

なお、この試験においては、半導体チップサイズ６　ｍ
　Ｘ　６　ｍで、チップ厚は２７０μｍである。

また、本発明は上記実施例に限定されるものではなく、
本発明の趣旨に基づいて種々の変形が可能であり、これ
らを本考案の範囲から排除するものではない。

（発明の効果） 以上、詳細に説明したように、本発明によれば、次のよ
うな効果を奏することができる。

（１）半導体チップが各々分離されてから、更に追加し
てエツチングを行うので、チップ側面に残留しているダ
イヤモンドブレードによる機械加工の破砕層が除去され
ることになり、チップ側面の強度の向上を図ることがで
きる。

（２）裏面をエツチングするようにしたので、バックグ
ラインド工程で残留したチップ裏面の機械加工破砕層も
除去されることになり、チップ全体の強度の向上を図る
ことができる。

（３）裏面研削時の半導体ウェハの主表面保護テープを
残したまま、裏面からチップ分割のスクライブを行い、
更にバックグラインド面とスクライブ面の破砕層を同時
にエツチング除去することができるため、チップ強度が
向上し、バラツキの少ない値を得ることができる。

【図面の簡単な説明】

第１図は本発明の実施例を示す半導体装置の製造工程断
面図、第２図は従来の半導体装置の製造工程断面図、第
３図は第２図のＡ部拡大図、第４図は本発明の他の実施
例を示す半導体装置の製造工程断面図、第５図はスクラ
イブされた半導体チップの破砕強度試験方法を示す図、
第６図はスクライブされた半導体チップの破砕強度試験
結果を示す図である。 １０、２１・・・半導体（Ｓｉ）ウェハ、１１．２２・
・・主表面、１２・・・切断溝、１３・・・保護膜、１
４・・・裏面、１５．２７ａ、２７ｂ、２７ｃ・・・チ
ップ、２３・・・保護テープ、２４・・・グラインド面
、２５．２９・・・破砕層、２６・・・グリッドライン
、２８・・・チップ側面。

Claims (3)

【特許請求の範囲】
1. （１） （ａ）表面に半導体素子が形成された半導体ウエハを用
   意する工程と、 （ｂ）該半導体ウエハをスクライブする工程と、（ｃ）
   該スクライブされた半導体ウエハの主表面を保護した状
   態で該半導体ウエハの露出面をエッチングする工程とを
   有する半導体装置の製造方法。
2. （２）前記スクライブは前記半導体ウエハの主表面より
   底面に向かって底面が僅かに切断されていない領域を残
   置させ、前記エッチングは前記スクライブ工程の際残さ
   れた底面部分を除去することを特徴とする請求項１記載
   の半導体装置の製造方法。
3. （３）前記スクライブは前記半導体ウェハの主表面に保
   護膜を付着させた状態で裏面より表面に向かって行い、
   前記エッチングは前記分割されたウエハの露出面の破砕
   層を除去することを特徴とする請求項１記載の半導体装
   置の製造方法。