JP2003521120A - ドライエッチングを用いた半導体ウェーハのシンニング及びダイシング、並びに半導体チップの底部のエッジ及び角を丸める方法 - Google Patents

ドライエッチングを用いた半導体ウェーハのシンニング及びダイシング、並びに半導体チップの底部のエッジ及び角を丸める方法

Info

Publication number
JP2003521120A
JP2003521120A JP2001555120A JP2001555120A JP2003521120A JP 2003521120 A JP2003521120 A JP 2003521120A JP 2001555120 A JP2001555120 A JP 2001555120A JP 2001555120 A JP2001555120 A JP 2001555120A JP 2003521120 A JP2003521120 A JP 2003521120A
Authority
JP
Japan
Prior art keywords
wafer
chip
dry etching
semiconductor chip
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001555120A
Other languages
English (en)
Inventor
シニアギン、オーレグ
ハラハン、パトリック
サバスティオク、サーギー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Allvia Inc
Original Assignee
Allvia Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Allvia Inc filed Critical Allvia Inc
Publication of JP2003521120A publication Critical patent/JP2003521120A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】 半導体ウェーハはシンニングの前にダイシングされる。ウェーハは、少なくともウェーハから得られるような各チップの最終的な厚さと同じくらいの深さの溝を形成するために途中までダイシングされる。次に、ウェーハは、非接触ウェーハホルダーに配置され、該ウェーハの裏面が例えば大気圧プラズマエッチングのようなドライエッチングで全面をエッチングされる。ウェーハは、溝が裏面から露出するまでシンニングされる。このドライエッチングによってチップの裏面が平坦化される。溝が露出した後、チップの側壁からの損傷を除去するため及びチップの底部のエッジや角を丸くするためにドライエッチングが続けられる。結果として、チップは信頼性のある、特に熱及び他のストレスに対しての耐性のあるものとなる。

Description

【発明の詳細な説明】
【０００１】 （技術分野） 本発明は、ドライエッチングを用いた半導体のシンニング及びダイシングに関
する。
【０００２】 （発明の背景） 多くの半導体製造プロセスでは、半導体ウェーハ上に回路が作製されるとき、
ウェーハがシンニングされ、次にチップへとダイシングされる。このシンニング
は概ね、機構的なラッピングで実行される。ダイシングはダイアモンドソー若し
くはレーザーで実行される。このダイアモンドソー若しくはレーザーは、けがき
線（scribe line）に沿ってウェーハを全部切るのに用い得る。あるいは、ウェ
ーハは途中まで切られ、次に割られる。
【０００３】 シンニング及びダイシングのプロセスはウェーハを損傷し得る。ウェーハの損
傷を軽減し、ウェーハから得られたチップの寿命を延ばすための代替となるプロ
セスが望まれる。
【０００４】 （発明の概要） 本発明のいくつかの実施例では、ウェーハを途中までダイシングし、ドライエ
ッチングを用いてウェーハをシンニングすることによって、ウェーハの損傷を軽
減又は除去してチップの寿命を延ばす。チップの寿命が延びるのは、ドライエッ
チングによってチップ表面の損傷を除去し、チップのエッジ及び角を丸めるから
である。
【０００５】 さらに詳しくは、図１で示されるように、先行技術のシンニング及びダイシン
グの技術によって得られたチップ１１０は、鋭い底部角及びエッジを有するよう
な、凹凸のある損傷した面１１０B、１１０Sを有している。面１１０Bは、チッ
プの裏面であり、面１１０Sは側壁である。ウェーハは機構的なラッピングによ
って、裏面１１０Bからシンニングされ、次にダイアモンドソー若しくはレーザ
ー装置で側壁１１０Sに沿ってダイシングされる。これらのシンニング及びダイ
シングプロセスは裏面１１０B及び側壁１１０Sを損傷する。この損傷には、面の
欠損及びぎざぎざ、並びに微小割れが含まれる。チップ１１０が、後でパッケー
ジされ、使用されると、このチップは加熱及び冷却のサイクルにさらされる。こ
れらのサイクルによって、チップをパッケージする材料（図示せず）はチップに
対してストレスを及ぼす。熱的なサイクル、チップ処理、若しくはチップ内部で
の異なる材料の存在又はその他の不均一により、付加的なストレスが発生し得る
。チップの面１１０B、１１０Sが損傷するため、及びそれらが鋭角なエッジ及び
角で交差するため、ストレスはチップ表面の孤立点に集中する。さらに、微小割
れがチップのストレスへの耐性を弱める。結果として、チップは信頼性の少ない
ものとなる。ストレスによってチップに形成若しくは拡張された亀裂は、チップ
の回路（図示せず）に達し、及び損傷を与え得る。
【０００６】 ドライエッチングは、より平坦なチップ表面及び丸いエッジ及びコーナーを提
供する。損傷は減少若しくは除去される。それゆえにチップの信頼性が向上する
。
【０００７】 本発明のいくつかの実施例では、ウェーハは以下のように処理される。ウェー
ハは、該ウェーハの表側に溝を形成すべくダイシングされる。溝は少なくとも、
ウェーハから得られる各チップの最終的な厚みと同じくらいの深さである。ダイ
シングはダイアモンドソー及びレーザーによって実行され得る。溝の側壁は損傷
し得る。
【０００８】 次にウェーハは、非接触型ウェーハホルダーに配置され、ウェーハの裏面は、
該裏面から溝が露出するまでドライエッチングによりエッチングされる。ドライ
エッチングは、チップの裏面を平坦な状態で残す。実施例のいくつかでは、裏面
から溝が露出した後もドライエッチングを続ける。エッチング剤が溝の中に入り
、チップの側壁を平坦化し、少なくともいくらかの側壁の損傷を除去する。エッ
チング剤もチップの底部のエッジ及びチップを丸める。
【０００９】 大気圧プラズマエッチングを含む適切なエッチングは、例えば1997年10月27日
に提出されたPCT出願PCT/US/18979（WO 98/19337）に説明されており、言及する
ことをもって本明細書の一部とする。これらのエッチングはかなり速く、シリコ
ンは10μm／分でエッチングされ得る。
【００１０】 実施例のいくつかでは、ドライエッチングはウェーハの平坦な裏面全面の均一
なエッチングである。裏面にはマスキング層は用いられていない。
【００１１】 本発明は、上述する実施例に制限されるものではない。実施例のいくつかでは
、１つ以上のチップの境界に沿って半導体ウェーハの第1面に１つ以上の孔を形
成する。孔はウェーハを貫通しない。このウェーハを非接触型ホルダー中に配置
し、第２面に前記孔が露出するまでシンニングでドライエッチングする。
【００１２】 本発明の他の特徴は以下に説明される。本発明は付随の請求項によって規定さ
れる。
【００１３】 （発明を実施するための最良の形態） 図２Ａは、ドライエッチングによってシンニングする前の半導体ウェーハ２１
０の平面図を示している。図２Ｂは、図２Ａ中のウェーハのII−II線に沿っての
断面図である。前記ウェーハ上に回路が製造されており、該ウェーハを次に複数
のチップ１１０に分割しなければならい。前記回路は、ウェーハ上面２１０F（
図２Ａに示されている面）付近の活性層２２０（図２Ｂ）の上及び中へ製造した
トランジスタ、ダイオード、及びその他のデバイス（図示せず）を含んでよい。
所望に応じてチップ１１０の面２１０Ｆ上の接触パッド上に導電性バンプ２１６
が製造される。このバンプはチップを例えばプリント配線回路用基板のような配
線基板（図示せず）に接続するために用いられる。
【００１４】 ウェーハの厚さ２４０は十分大きくなっており、それによりウェーハ回路の製
造の際の適切な機構的な強さ及び熱放散が達成される。いくつかのシリコンウェ
ーハ製造プロセスでは720μmが適切である。次にこのウェーハはシンニングされ
最終的な厚さ２５０となる。いくつかの実施例では、この最終的な厚さは10〜45
0μmである。これらの厚さの値は、例示的なものであり制限されるものではない
。
【００１５】 回路及びバンプ２１６を製造した後、けがき線（scribe line）に沿って、特
にチップ１１０の境界に沿って溝２６０をウェーハ上面に形成する。前記溝は例
えばダイアモンドソー若しくはレーザーといった従来のダイシング技術で形成し
得る。他の技術、例えばマスクエッチングなどを用いることも可能である。これ
らの溝はウェーハを貫通しない。これらの溝は少なくとも最終的な厚さ２５０と
同じくらいの深さである。いくつかの実施例では、溝の深さは10〜450μmである
。これらの溝は、下記に説明されるようにウェーハのシンニングの際にウェーハ
の裏面１１０Ｂがエッチングされると底面から露出する。
【００１６】 図２Ａ、２Ｂに凹凸のある線で模式的に示したように、溝の側壁及び底面２７
０はダイシングによって損傷し得る。
【００１７】 ウェーハ２１０は、非接触型ウェーハホルダー５１０（図３）に配置される。
ホルダー５１０は、ホルダー表面５２４に流出口を有するような１つ以上の渦チ
ャックを含む。面５２４はウェーハ上面に面している。圧力を受けて導管５２２
を通して供給された気体はそれぞれ通路５２３を通りチャック５２０に入る。上
から見ると、各通路はチャックの円筒状の部屋の接線となっている。各チャック
からウェーハに向かって噴出された気体の渦５２５は、チャックの鉛直な軸付近
で低圧力領域を作り出す。この領域によって、ウェーハはチャックに向かって引
っ張られる。同時に、この気体の渦はウェーハがホルダー表面５２４に接触する
ことを許さない。そのようなウェーハホルダーは、例えば、O.Siniaguineらによ
って1999年12月7日に提出された米国特許出願第09/456,135号の「Non-Contact W
orkpiece Holder」で説明されており、言及することをもって本明細書の一部と
する。別の適切なホルダーは、PCT公開番号第WO99/46805号（TruSi Technologie
s, LLC, 1999年9月16日）に説明されており、言及することをもって本明細書の
一部とする。別のホルダー、例えば、ベルヌーイ（Bernoulli）型のホルダーを
用いてもよい。
【００１８】 ウェーハホルダー５１０は、ウェーハの上面がホルダー表面５２４と接触しな
いので「非接触型」と呼ばれている。しかしながら、ウェーハの横方向の動きを
制限するためにウェーハ周囲に延在するホルダーのリミッター５２６と、ウェー
ハのエッジは接触し得る。いくつかの実施例では、ホルダー５１０は回転する回
転ラック（図示せず）に取り付けられる。この回転ラックの回転は、ウェーハを
1つ以上のリミッター５２６に対して押し付けるような遠心力を発生させる。PCT
公開番号第WO99/26796（TruSi Technologies, LIC, 1999年6月3日）を参照され
たい。
【００１９】 ウェーハの裏面１１０Bはドライエッチングによってエッチングされる。図３
では、エッチングは、ウェーハの平坦な半導体の裏面（例えば、シリコン面）の
全面的な（マスクなしの）均一なエッチングである。このエッチングは大気圧プ
ラズマエッチングである。プラズマジェネレーター５３０はプラズマ５４０を生
成し、該プラズマ中に適切な試薬が注入される。ウェーハがシリコンでできてい
る場合、CF4エッチングを用い得る。PCT公開番号第WO98/19337（TruSi Technolo
gies, LLC, 1998年5月7日）、言及することをもって本明細書の一部とする、を
参照されたい。適切なエッチング装置として、カリフォルニア州サニーヴェール
（Sunnyvale, California）のTruSi Technologies, LLC社製のTru-Etch3000（登
録商標）が利用可能である。ドライエッチングによって、溝２６０が底面から露
出するまでウェーハを薄くする。溝が露出すると、プラズマが溝に入り、溝の側
壁２７０をエッチングする。結果として、溝は平坦化されることとなる。ダイシ
ングの損傷は部分的なものになるか、若しくは側壁から完全に取り除かれる。チ
ップ１１０の底部の角及びエッジは丸められる。
【００２０】 都合のよいことに第WO 98/19337号で説明されているいくつかの大気圧プラズ
マエッチングプロセスは高速である。シリコンは約10μｍ／分のレートでエッチ
ングされ得る。別の種類のエッチングを用いてもよい。ドライエッチングの前に
ウェーハの底面１１０Bの機構的なラッピングを行ってもよい。
【００２１】 いくつかの実施例では、裏面をエッチングする前、溝の深さ２５０（図２）は
、チップ１１０の丸いエッジ及び角や平坦な側壁を得るために必要な分だけ最終
的なチップの厚さを上回っている。溝の深さが最終的なチップの厚さを越えれば
越えるほど、溝が底面から露出した後の裏面のエッチングの継続時間が長くなる
。底部の角及びエッジはより丸められ、より多くの時間で側壁の損傷の除去がな
され得る。いくつかの実施例では、丸められた角の半径は、溝が露出した後にウ
ェーハの裏面から除去された材料の厚さの概ね1.5倍である。溝の深さは、溝を
生成するダイシングプロセスの不均一や裏面のエッチングの不均一などの予想さ
れるウェーハの不均一も考慮されている。図５に示されているようなドライエッ
チングの前に、ウェーハの裏面から材料を除去するための機構的なラッピング若
しくはその他のプロセスが用いられた場合は、そのようなプロセスの不均一も考
慮される。いくつかの実施例では、溝の深さ２５０は最終的な厚さを10μm以上
上回る。
【００２２】 図３でのシンニングのエッチングの際に溝２６０が露出すると、チップ１１０
は互いに分離するが、気体の渦によって発生する吸引力によってホルダー５１０
中に保持される。チップ１１０の各々が、少なくとも１つのチャック５２０によ
って発生した低圧力領域に確実に隣接するように、渦チャック５２０は互いに近
接して配置される。図４での「L」は各チップ１１０の横方向での最大の大きさ
を表示している。「P」は隣接するチャック５２０の中心間の距離である。「D」
は各チャックの直径である。「P」及び「D」は、同一ウェーハホルダーの中の異
なるチャック５２０に対しては異なってもよい。各渦チャックの直径Dは、チッ
プをチャックの中に吸い込まないように十分小さくなっているべきである。チッ
プをホルダーに向けて引っ張る吸引力と、チャックから流れ出る気体によってチ
ャック間に生成される反対向きの力とによって、チップはウェーハホルダー表面
５２４から既定の距離で平衡を保つべきである。いくつかの実施例では、全ての
チャックでD＜L／2及びP＜L／２となっている。
【００２３】 いくつかの実施例では、P及びDの各々は、各長方形状チップ１１０の最も短い
辺の半分未満である。
【００２４】 いくつかの実施例では、隣接するチャック間の距離及び各チャックの直径は、
ウェーハの周縁部分３２０（図２Ａ）を考慮に入れている。Ｐ及びＤの各々は、
部分３２０の各々の横方向の大きさで最大であるもの若しくは最長又は最短の辺
の、半分未満である。
【００２５】 図５は、エッチング後のチップ１１０の斜視図である。このチップは底面を上
にして示されている。このチップの側壁１１０Ｓ及び底面１１０Ｂは平坦である
。側壁１１０Ｓが互いに、及び底面１１０Ｂと交わるエッジ１１０Ｅは丸められ
ており、同様に底部の角１１０Ｃも丸められている。平坦化された面及び丸めら
れたエッジ及び角はチップの寿命を延ばし、チップの信頼性を向上させる。
【００２６】 図６では、フリップチップ技術を用いたプリント配線回路用基板６１０にチッ
プ１１０が取り付けられている。バンプ２１６はプリント配線回路用基板にはん
だ付けされている。保護の目的で封入剤６２０（適切な合成樹脂）がチップを覆
って成膜されている。このチップの平坦な表面や丸められたエッジ及び角はチッ
プの寿命を延ばす。フリップチップを用いないパッケージングでも同様の利点が
得られる。
【００２７】 図７では、溝２６０及び溝と隣接するウェーハ部分に渡って層３１０を成膜す
ることにより、エッチングの均一性が向上している。層３１０は、ウェーハの裏
面をエッチングする前に成膜される。裏面のエッチングの際にチップ１１０及び
周縁部分３２０が分離されたとき、層３１０は互いの相対的な位置が変わらない
ようにチップ及びこの部分３２０を保持する。それゆえに、チップ１１０及び周
縁部分３２０の間のギャップは一定に保たれ、また、それゆえにチップの側壁（
溝２６０の側壁）は均一にエッチングされる。もし、チップ１１０のいくつかが
互いに若しくは、周縁部分３２０と接近し過ぎていると、チップの側壁のエッチ
ングが遅くなり過ぎる可能性があり、損傷の除去の度合いが所望する度合いより
も少なくなり得る。隣接するチップ１１０若しくは部分３２０からより遠くなっ
ている別の側壁は、望まれないような過度のエッチングがされる可能性がある。
【００２８】 裏面をエッチングする間ずっと、層３１０によってチップ１１０及び周縁部分
３２０が所定の位置に保持されるので、層３１０は隣接する渦チャック５２０間
の距離及び各チャックの直径に対する要求も緩和している。
【００２９】 層３１０は、付加的な接着剤なしにウェーハに接着されるような粘着性の材料
であってもよい。あるいは、接着剤を用いてもよい。いくつかの実施例では、層
３１０は、ポリイミド樹脂である。ポリイミド樹脂が選択されるのは、それがシ
ンニングプロセス（例えばCF4）のいくつかで利用されるエッチング剤と反応し
ないからである。いくつかの実施例では、ポリイミド樹脂層３１０の厚さは１μ
m〜200μmである。他の材料及び厚さを用いてもよい。いくつかの実施例では、
層３１０は、1999年3月30日にSasakiらによって発行された米国特許第5,888,883
号に説明されているような接着テープである。
【００３０】 層３１０は、バンプ２１６を含むチップ１１０の中央部分を覆っていない。こ
のバンプ及びその他のなんらかのチップ上面２１０F上の凹凸の形状は、層３１
０のウェーハへの接着を妨げる可能性があると考えられている。
【００３１】 いくつかの実施例では、層３１０は連続シートとしてあらかじめ製造される。
次に層３１０中の、チップ１１０の中央部分の位置に孔が開けられる。次に層３
１０が成膜される。
【００３２】 層３１０は、公知の技術を用いて成膜され得る。いくつかの実施例では、層３
１０は、気泡を除去するためのローラーを用いて大気圧で成膜される。あるいは
、層３１０は、ローラーを用いて又は用いずに真空によりウェーハ上に薄板状に
されてもよい。
【００３３】 いくつかの実施例では、層３１０は周縁部分３２０を覆っている。図８では、
層３１０はウェーハを完全に覆っている。いくつかの実施例では、チップ１１０
の上面は均一であり、バンプ２１６は存在しない。
【００３４】 本発明は、ウェーハの特定の部分が層３１０によって覆われること若しくは露
出していることによる制限はされていない。
【００３５】 層３１０は、プラズマが溝２６０を通り抜け、ウェーハ上面の回路に損傷を与
えることを防いでいる。図３の５５０で示されるように、チャック５２０によっ
て送り出された気体はウェーハの周囲を下方に流れ、プラズマがウェーハ周囲よ
り上方に流れてウェーハの上面に到達することを妨げる。前述した米国特許出願
第09/456,135号で示されるように、ウェーハの周囲よりプラズマが上方へ流れな
いようにウェーハホルダー５１０のエッジでチャック密度を高くしてよい。ウェ
ーハ周囲の全ての場所で気体が下方に流れるようにしてよい。
【００３６】 図９では、層３１０は、スピンオン若しくはスプレー技術により成膜されてい
る。層３１０は、溝２６０を満たしている（対照的に、図７及び８では溝は満た
されていない）。図９での層３１０は、ポリマー若しくは他の何らかの材料でよ
い。
【００３７】 図１０は、裏面をエッチングした後の図９の構造を示している。図１０の実施
例では、層３１０が底面から露出すると、層３１０はウェーハ基板より速くエッ
チングされる。それゆえに、層３１０の底面はチップ１１０の底面及び周縁部分
３２０の底面よりも高くなっている。チップ１１０の底部の角及びエッジはエッ
チング剤に曝され、丸められる。
【００３８】 図１１は、層３１０がウェーハ基板よりもゆっくりエッチングされる実施例を
示している。これは、層３１０がポリイミド樹脂であり、ウェーハがシリコンウ
ェーハであり、さらにエッチングがCF4プラズマエッチングの場合である。層３
１０はゆっくりとエッチングされるが、マイクロローディング効果によりチップ
１１０は、層３１０の近接の底部エッジでは速くエッチングされる。結果として
、チップ１１０の底部のエッジ及び角は丸められる。
【００３９】 図１０及び１１のエッチングの後、層３１０は除去される。いくつかの実施例
では、ポリイミド樹脂層３１０は酸素プラズマによって除去される。
【００４０】 上記の実施例は本発明を例示するが、制限はしない。本発明は、シリコンウェ
ーハ若しくは何らかのパッケージング技術に制限されない。本発明は、プラズマ
エッチング若しくはその他の特定のエッチングの化学及びエッチング剤の種類に
制限されない。本発明は、複数のチップを有するウェーハに制限されない。いく
つかの実施例では、ウェーハ中にただ１つだけのチップが製造される。このチッ
プは抜き出され、ウェーハの周縁部分３２０は捨てられる。本発明は、マスクを
用いない若しくは均一な裏面のエッチングに制限されない。別の実施例及び変形
実施例は、付随の請求項によって規定されるような本発明の範囲内にある。
【図面の簡単な説明】
【図１】 図１は、先行技術の半導体チップの側面図である。
【図２Ａ】 図２Ａは、本発明の実施例にしたがって処理されたウェーハの平面図である。
【図２Ｂ】 図２Ｂは、図２ＡのウェーハのII−II線に沿った断面図を示している。
【図３】 図３は、本発明の実施例にしたがった、ウェーハのシンニングの際のウェーハ
及び処理装置の断面図を図示している。
【図４】 図４は、本発明の実施例にしたがった、ウェーハのシンニングの際のウェーハ
及び処理装置の断面図を図示している。
【図５】 図５は、本発明の実施例にしたがって処理されたチップの斜視図である。
【図６】 図６は、本発明の実施例にしたがって処理されたパッケージされたチップの側
面図である。
【図７】 図７は、本発明の実施例にしたがって処理されたウェーハの断面図である。
【図８】 図８は、本発明の実施例にしたがって処理されたウェーハの断面図である。
【図９】 図９は、本発明の実施例にしたがって処理されたウェーハの断面図である。
【図１０】 図１０は、本発明の実施例にしたがって処理されたウェーハの断面図である。
【図１１】 図１１は、本発明の実施例にしたがって処理されたウェーハの断面図である。
【手続補正書】
【提出日】平成１４年１０月８日（２００２．１０．８）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ハラハン、パトリック アメリカ合衆国カリフォルニア州94403・ サンマテオ・カサノバ 3932 (72)発明者 サバスティオク、サーギー アメリカ合衆国カリフォルニア州95125・ サンノゼ・スパークリングウェイ 1627 Ｆターム(参考） 5F004 AA06 BA20 DA01 DB01

Claims (22)

    【特許請求の範囲】
  1. 【請求項１】 半導体ウェーハから１つ以上のチップを得るための方法で
    あって、 １つ以上の前記チップの境界に沿って前記半導体ウェーハの第1面に該ウェー
    ハを貫通しないような１以上の孔を形成するステップと、 前記ウェーハを非接触型ウェーハホルダー中に配置し、少なくとも前記ウェー
    ハの第２面に複数の前記孔が露出するまで該第２面から材料を除去するために前
    記ウェーハをドライエッチングによってシンニングするステップとを有すること
    を特徴とする方法。
  2. 【請求項２】 １以上の前記孔が、少なくとも１つのチップの境界全体に
    沿って延在するような溝を有することを特徴とする請求項１に記載の方法。
  3. 【請求項３】 前記ウェーハホルダーは、前記ウェーハを前記ホルダー中
    に保持するために各々が前記ウェーハに向かって気体の渦を噴出するような１以
    上の渦チャックを有することを特徴とする請求項２に記載の方法。
  4. 【請求項４】 さらに、１以上の前記孔を形成した後且つ前記ウェーハを
    シンニングする前に、前記ウェーハがシンニングされる間前記ウェーハ上に残存
    しているような層へ前記ウェーハの前記第1面を取着させることを特徴とする請
    求項２に記載の方法。
  5. 【請求項５】 １以上の前記孔を形成した後に前記第1面上に前記孔を覆
    う保護層を形成するステップをさらに有し、前記孔が前記第２面に露出するよう
    になったときにエッチング剤が前記第２面から前記孔を通じて侵入し前記第1面
    を損傷しないように、前記ドライエッチングの際に前記保護層が前記ウェーハの
    第1面を保護するようにしたことを特徴とする請求項２に記載の方法。
  6. 【請求項６】 前記層が前記ウェーハの前記第1面全体を覆わないように
    したことを特徴とする請求項５に記載の方法。
  7. 【請求項７】 前記層が前記ウェーハの前記第1面全体を覆うようにした
    ことを特徴とする請求項５に記載の方法。
  8. 【請求項８】 前記ドライエッチングが大気圧プラズマエッチングを有す
    ることを特徴とする請求項２に記載の方法。
  9. 【請求項９】 前記第２面から前記溝が露出した後、前記ドライエッチン
    グが継続され、前記溝の側壁が平坦化されることを特徴とする請求項２に記載の
    方法。
  10. 【請求項１０】 前記半導体ウェーハは前記ウェーハの前記第1面に製造
    された回路を有し、前記第２面は前記第1面の反対側の裏面であり、前記溝は前
    記第1面上のけがき線に沿って形成されることを特徴とする請求項２に記載の方
    法。
  11. 【請求項１１】 前記溝がダイアモンドソー若しくはレーザーで形成され
    ることを特徴とする請求項２に記載の方法。
  12. 【請求項１２】 １以上の前記孔が露出したときに前記ウェーハの前記第
    ２面上に生じる１以上のエッジ及び角を、前記ドライエッチングにより丸めるよ
    うにしたことを特徴とする請求項２に記載の方法。
  13. 【請求項１３】 前記ドライエッチングにおいて前記ウェーハから得られ
    る各半導体チップの前記第２面上の全ての前記エッジ及び前記角を、前記ドライ
    エッチングにより丸めるようにしたことを特徴とする請求項１２に記載の方法。
  14. 【請求項１４】 前記シンニングの作業を開始してから前記溝が露出する
    まで、前記ドライエッチングが前記ウェーハの前記第２面を均一にエッチングす
    るようにしたことを特徴とする請求項２に記載の方法。
  15. 【請求項１５】 前記全体ドライエッチングは、マスクを用いない前記第
    ２面のエッチングであることを特徴とする請求項２に記載の方法。
  16. 【請求項１６】 請求項１に記載の方法によって得られることを特徴とす
    る半導体チップ。
  17. 【請求項１７】 請求項２に記載の方法によって得られることを特徴とす
    る半導体チップ。
  18. 【請求項１８】 請求項１２に記載の方法によって得られることを特徴と
    する半導体チップ。
  19. 【請求項１９】 請求項１３に記載の方法によって得られることを特徴と
    する半導体チップ。
  20. 【請求項２０】 丸められたエッジ若しくは丸められた角を有するような
    第１面を有することを特徴とする半導体チップ。
  21. 【請求項２１】 前記第１面の全ての前記エッジ及び角が丸められている
    ことを特徴とする請求項２０に記載の半導体チップ。
  22. 【請求項２２】 前記第1面は前記チップの裏面であり、前記チップは前
    記裏面の反対側の前面に形成された回路を有していることを特徴とする請求項２
    ０に記載の半導体チップ。
JP2001555120A 2000-01-26 2001-01-25 ドライエッチングを用いた半導体ウェーハのシンニング及びダイシング、並びに半導体チップの底部のエッジ及び角を丸める方法 Pending JP2003521120A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US49145600A 2000-01-26 2000-01-26
US09/491,456 2000-01-26
PCT/US2001/002544 WO2001056063A2 (en) 2000-01-26 2001-01-25 Thinning and dicing of semiconductor wafers using dry etch, and obtaining semiconductor chips with rounded bottom edges and corners

Publications (1)

Publication Number Publication Date
JP2003521120A true JP2003521120A (ja) 2003-07-08

Family

ID=23952296

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001555120A Pending JP2003521120A (ja) 2000-01-26 2001-01-25 ドライエッチングを用いた半導体ウェーハのシンニング及びダイシング、並びに半導体チップの底部のエッジ及び角を丸める方法

Country Status (3)

Country Link
EP (1) EP1266399B1 (ja)
JP (1) JP2003521120A (ja)
WO (1) WO2001056063A2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010521303A (ja) * 2007-03-23 2010-06-24 マーレ インターナショナル ゲゼルシャフト ミット ベシュレンクテル ハフツング フィルタ装置
US8623703B2 (en) 2011-01-13 2014-01-07 Seiko Epson Corporation Silicon device and silicon device manufacturing method

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6573156B1 (en) 2001-12-13 2003-06-03 Omm, Inc. Low defect method for die singulation and for structural support for handling thin film devices
DE10258509B4 (de) * 2002-12-14 2005-10-20 Infineon Technologies Ag Verfahren zur Herstellung eines dünnen bruchfesten Halbleiterwafers
US7456035B2 (en) 2003-07-29 2008-11-25 Lumination Llc Flip chip light emitting diode devices having thinned or removed substrates
JP4954712B2 (ja) 2003-12-24 2012-06-20 ジーイー ライティング ソリューションズ エルエルシー 窒化物フリップチップからのサファイヤのレーザ・リフトオフ
US7125734B2 (en) 2005-03-09 2006-10-24 Gelcore, Llc Increased light extraction from a nitride LED
US7989319B2 (en) 2007-08-07 2011-08-02 Semiconductor Components Industries, Llc Semiconductor die singulation method
US8012857B2 (en) 2007-08-07 2011-09-06 Semiconductor Components Industries, Llc Semiconductor die singulation method
US8859396B2 (en) 2007-08-07 2014-10-14 Semiconductor Components Industries, Llc Semiconductor die singulation method
GB2459301B (en) * 2008-04-18 2011-09-14 Xsil Technology Ltd A method of dicing wafers to give high die strength
US8384231B2 (en) 2010-01-18 2013-02-26 Semiconductor Components Industries, Llc Method of forming a semiconductor die
US9165833B2 (en) 2010-01-18 2015-10-20 Semiconductor Components Industries, Llc Method of forming a semiconductor die
US9299664B2 (en) 2010-01-18 2016-03-29 Semiconductor Components Industries, Llc Method of forming an EM protected semiconductor die
US8815706B2 (en) * 2012-01-20 2014-08-26 Infineon Technologies Ag Methods of forming semiconductor devices
US9484260B2 (en) 2012-11-07 2016-11-01 Semiconductor Components Industries, Llc Heated carrier substrate semiconductor die singulation method
US9136173B2 (en) 2012-11-07 2015-09-15 Semiconductor Components Industries, Llc Singulation method for semiconductor die having a layer of material along one major surface
US9418894B2 (en) 2014-03-21 2016-08-16 Semiconductor Components Industries, Llc Electronic die singulation method
US9171786B1 (en) 2014-07-02 2015-10-27 Freescale Semiconductor, Inc. Integrated circuit with recess for die attachment
US9385041B2 (en) 2014-08-26 2016-07-05 Semiconductor Components Industries, Llc Method for insulating singulated electronic die
US10366923B2 (en) 2016-06-02 2019-07-30 Semiconductor Components Industries, Llc Method of separating electronic devices having a back layer and apparatus
US10373869B2 (en) 2017-05-24 2019-08-06 Semiconductor Components Industries, Llc Method of separating a back layer on a substrate using exposure to reduced temperature and related apparatus
US10818551B2 (en) 2019-01-09 2020-10-27 Semiconductor Components Industries, Llc Plasma die singulation systems and related methods
CN113471069A (zh) * 2021-05-10 2021-10-01 中国电子科技集团公司第十一研究所 红外探测器、混成芯片及其背减薄划痕处理方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03270156A (ja) * 1990-03-20 1991-12-02 Oki Electric Ind Co Ltd 半導体装置の製造方法
JPH05206268A (ja) * 1991-11-13 1993-08-13 Nec Corp 半導体装置
JPH06326541A (ja) * 1993-05-11 1994-11-25 Seiko Epson Corp 弾性表面波素子の分割方法
JPH11284057A (ja) * 1998-03-10 1999-10-15 Trusi Technol Llc 処理中の物品を保持するのに適したホルダ及び物品処理方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3739463A (en) * 1971-10-18 1973-06-19 Gen Electric Method for lead attachment to pellets mounted in wafer alignment
JPS5157283A (en) * 1974-11-15 1976-05-19 Nippon Electric Co Handotaikibanno bunkatsuhoho
DE4317721C1 (de) * 1993-05-27 1994-07-21 Siemens Ag Verfahren zur Vereinzelung von Chips aus einem Wafer
DE19505906A1 (de) * 1995-02-21 1996-08-22 Siemens Ag Verfahren zum Damage-Ätzen der Rückseite einer Halbleiterscheibe bei geschützter Scheibenvorderseite
KR100222299B1 (ko) * 1996-12-16 1999-10-01 윤종용 웨이퍼 레벨 칩 스케일 패키지 및 그의 제조 방법
US5910687A (en) * 1997-01-24 1999-06-08 Chipscale, Inc. Wafer fabrication of die-bottom contacts for electronic devices
JP3955659B2 (ja) * 1997-06-12 2007-08-08 リンテック株式会社 電子部品のダイボンディング方法およびそれに使用されるダイボンディング装置
DE19962763C2 (de) * 1999-07-01 2001-07-26 Fraunhofer Ges Forschung Verfahren zum Vereinzeln eines Wafers

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03270156A (ja) * 1990-03-20 1991-12-02 Oki Electric Ind Co Ltd 半導体装置の製造方法
JPH05206268A (ja) * 1991-11-13 1993-08-13 Nec Corp 半導体装置
JPH06326541A (ja) * 1993-05-11 1994-11-25 Seiko Epson Corp 弾性表面波素子の分割方法
JPH11284057A (ja) * 1998-03-10 1999-10-15 Trusi Technol Llc 処理中の物品を保持するのに適したホルダ及び物品処理方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010521303A (ja) * 2007-03-23 2010-06-24 マーレ インターナショナル ゲゼルシャフト ミット ベシュレンクテル ハフツング フィルタ装置
US8623703B2 (en) 2011-01-13 2014-01-07 Seiko Epson Corporation Silicon device and silicon device manufacturing method

Also Published As

Publication number Publication date
WO2001056063A2 (en) 2001-08-02
EP1266399B1 (en) 2012-08-29
EP1266399A2 (en) 2002-12-18
EP1266399A4 (en) 2007-04-25
WO2001056063A3 (en) 2002-01-03
WO2001056063A9 (en) 2002-10-31

Similar Documents

Publication Publication Date Title
US6448153B2 (en) Thinning and dicing of semiconductor wafers using dry etch, and obtaining semiconductor chips with rounded bottom edges and corners
JP2003521120A (ja) ドライエッチングを用いた半導体ウェーハのシンニング及びダイシング、並びに半導体チップの底部のエッジ及び角を丸める方法
US6498074B2 (en) Thinning and dicing of semiconductor wafers using dry etch, and obtaining semiconductor chips with rounded bottom edges and corners
US8198705B2 (en) Ultra-thin die and method of fabricating same
TWI664668B (zh) 用於單一化半導體晶圓之方法
JP5128897B2 (ja) ウエーハの分割方法
US9847219B2 (en) Semiconductor die singulation method
US20050098887A1 (en) Using backgrind wafer tape to enable wafer mounting of bumped wafers
KR20010029981A (ko) 웨이퍼의 분할 방법 및 반도체 장치의 제조 방법
JP2006344816A (ja) 半導体チップの製造方法
WO2009155247A2 (en) Semiconductor die separation method
KR101116944B1 (ko) 집적 회로의 제조 방법
US7846776B2 (en) Methods for releasably attaching sacrificial support members to microfeature workpieces and microfeature devices formed using such methods
JP2001093864A (ja) 半導体ウェーハ固定治具及び半導体装置の製造方法
US7518240B2 (en) Deposition pattern for eliminating backside metal peeling during die separation in semiconductor device fabrication
JP3514712B2 (ja) 半導体ウエハの裏面研削装置
US11024542B2 (en) Manufacturing method of device chip
JP2004119468A (ja) ウエーハレベルパッケージの分割方法
JP4046645B2 (ja) 半導体デバイス及びその製造方法
US6440859B1 (en) Method for etching passivation layer of wafer
US11791212B2 (en) Thin die release for semiconductor device assembly
KR20070022355A (ko) 초박형 다이 및 이를 제조하는 방법
JP2004186255A (ja) 薄膜構造体形成基板のダイシング方法
KR100378571B1 (ko) 웨이퍼 마운팅 테이프의 분리 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071031

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100903

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100907

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110222