JP2003521120A - ドライエッチングを用いた半導体ウェーハのシンニング及びダイシング、並びに半導体チップの底部のエッジ及び角を丸める方法 - Google Patents
ドライエッチングを用いた半導体ウェーハのシンニング及びダイシング、並びに半導体チップの底部のエッジ及び角を丸める方法Info
- Publication number
- JP2003521120A JP2003521120A JP2001555120A JP2001555120A JP2003521120A JP 2003521120 A JP2003521120 A JP 2003521120A JP 2001555120 A JP2001555120 A JP 2001555120A JP 2001555120 A JP2001555120 A JP 2001555120A JP 2003521120 A JP2003521120 A JP 2003521120A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- chip
- dry etching
- semiconductor chip
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
- H01L2924/10158—Shape being other than a cuboid at the passive surface
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Dicing (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】
半導体ウェーハはシンニングの前にダイシングされる。ウェーハは、少なくともウェーハから得られるような各チップの最終的な厚さと同じくらいの深さの溝を形成するために途中までダイシングされる。次に、ウェーハは、非接触ウェーハホルダーに配置され、該ウェーハの裏面が例えば大気圧プラズマエッチングのようなドライエッチングで全面をエッチングされる。ウェーハは、溝が裏面から露出するまでシンニングされる。このドライエッチングによってチップの裏面が平坦化される。溝が露出した後、チップの側壁からの損傷を除去するため及びチップの底部のエッジや角を丸くするためにドライエッチングが続けられる。結果として、チップは信頼性のある、特に熱及び他のストレスに対しての耐性のあるものとなる。
Description
【0001】
(技術分野)
本発明は、ドライエッチングを用いた半導体のシンニング及びダイシングに関
する。
する。
【0002】
(発明の背景)
多くの半導体製造プロセスでは、半導体ウェーハ上に回路が作製されるとき、
ウェーハがシンニングされ、次にチップへとダイシングされる。このシンニング
は概ね、機構的なラッピングで実行される。ダイシングはダイアモンドソー若し
くはレーザーで実行される。このダイアモンドソー若しくはレーザーは、けがき
線(scribe line)に沿ってウェーハを全部切るのに用い得る。あるいは、ウェ
ーハは途中まで切られ、次に割られる。
ウェーハがシンニングされ、次にチップへとダイシングされる。このシンニング
は概ね、機構的なラッピングで実行される。ダイシングはダイアモンドソー若し
くはレーザーで実行される。このダイアモンドソー若しくはレーザーは、けがき
線(scribe line)に沿ってウェーハを全部切るのに用い得る。あるいは、ウェ
ーハは途中まで切られ、次に割られる。
【0003】
シンニング及びダイシングのプロセスはウェーハを損傷し得る。ウェーハの損
傷を軽減し、ウェーハから得られたチップの寿命を延ばすための代替となるプロ
セスが望まれる。
傷を軽減し、ウェーハから得られたチップの寿命を延ばすための代替となるプロ
セスが望まれる。
【0004】
(発明の概要)
本発明のいくつかの実施例では、ウェーハを途中までダイシングし、ドライエ
ッチングを用いてウェーハをシンニングすることによって、ウェーハの損傷を軽
減又は除去してチップの寿命を延ばす。チップの寿命が延びるのは、ドライエッ
チングによってチップ表面の損傷を除去し、チップのエッジ及び角を丸めるから
である。
ッチングを用いてウェーハをシンニングすることによって、ウェーハの損傷を軽
減又は除去してチップの寿命を延ばす。チップの寿命が延びるのは、ドライエッ
チングによってチップ表面の損傷を除去し、チップのエッジ及び角を丸めるから
である。
【0005】
さらに詳しくは、図1で示されるように、先行技術のシンニング及びダイシン
グの技術によって得られたチップ110は、鋭い底部角及びエッジを有するよう
な、凹凸のある損傷した面110B、110Sを有している。面110Bは、チッ
プの裏面であり、面110Sは側壁である。ウェーハは機構的なラッピングによ
って、裏面110Bからシンニングされ、次にダイアモンドソー若しくはレーザ
ー装置で側壁110Sに沿ってダイシングされる。これらのシンニング及びダイ
シングプロセスは裏面110B及び側壁110Sを損傷する。この損傷には、面の
欠損及びぎざぎざ、並びに微小割れが含まれる。チップ110が、後でパッケー
ジされ、使用されると、このチップは加熱及び冷却のサイクルにさらされる。こ
れらのサイクルによって、チップをパッケージする材料(図示せず)はチップに
対してストレスを及ぼす。熱的なサイクル、チップ処理、若しくはチップ内部で
の異なる材料の存在又はその他の不均一により、付加的なストレスが発生し得る
。チップの面110B、110Sが損傷するため、及びそれらが鋭角なエッジ及び
角で交差するため、ストレスはチップ表面の孤立点に集中する。さらに、微小割
れがチップのストレスへの耐性を弱める。結果として、チップは信頼性の少ない
ものとなる。ストレスによってチップに形成若しくは拡張された亀裂は、チップ
の回路(図示せず)に達し、及び損傷を与え得る。
グの技術によって得られたチップ110は、鋭い底部角及びエッジを有するよう
な、凹凸のある損傷した面110B、110Sを有している。面110Bは、チッ
プの裏面であり、面110Sは側壁である。ウェーハは機構的なラッピングによ
って、裏面110Bからシンニングされ、次にダイアモンドソー若しくはレーザ
ー装置で側壁110Sに沿ってダイシングされる。これらのシンニング及びダイ
シングプロセスは裏面110B及び側壁110Sを損傷する。この損傷には、面の
欠損及びぎざぎざ、並びに微小割れが含まれる。チップ110が、後でパッケー
ジされ、使用されると、このチップは加熱及び冷却のサイクルにさらされる。こ
れらのサイクルによって、チップをパッケージする材料(図示せず)はチップに
対してストレスを及ぼす。熱的なサイクル、チップ処理、若しくはチップ内部で
の異なる材料の存在又はその他の不均一により、付加的なストレスが発生し得る
。チップの面110B、110Sが損傷するため、及びそれらが鋭角なエッジ及び
角で交差するため、ストレスはチップ表面の孤立点に集中する。さらに、微小割
れがチップのストレスへの耐性を弱める。結果として、チップは信頼性の少ない
ものとなる。ストレスによってチップに形成若しくは拡張された亀裂は、チップ
の回路(図示せず)に達し、及び損傷を与え得る。
【0006】
ドライエッチングは、より平坦なチップ表面及び丸いエッジ及びコーナーを提
供する。損傷は減少若しくは除去される。それゆえにチップの信頼性が向上する
。
供する。損傷は減少若しくは除去される。それゆえにチップの信頼性が向上する
。
【0007】
本発明のいくつかの実施例では、ウェーハは以下のように処理される。ウェー
ハは、該ウェーハの表側に溝を形成すべくダイシングされる。溝は少なくとも、
ウェーハから得られる各チップの最終的な厚みと同じくらいの深さである。ダイ
シングはダイアモンドソー及びレーザーによって実行され得る。溝の側壁は損傷
し得る。
ハは、該ウェーハの表側に溝を形成すべくダイシングされる。溝は少なくとも、
ウェーハから得られる各チップの最終的な厚みと同じくらいの深さである。ダイ
シングはダイアモンドソー及びレーザーによって実行され得る。溝の側壁は損傷
し得る。
【0008】
次にウェーハは、非接触型ウェーハホルダーに配置され、ウェーハの裏面は、
該裏面から溝が露出するまでドライエッチングによりエッチングされる。ドライ
エッチングは、チップの裏面を平坦な状態で残す。実施例のいくつかでは、裏面
から溝が露出した後もドライエッチングを続ける。エッチング剤が溝の中に入り
、チップの側壁を平坦化し、少なくともいくらかの側壁の損傷を除去する。エッ
チング剤もチップの底部のエッジ及びチップを丸める。
該裏面から溝が露出するまでドライエッチングによりエッチングされる。ドライ
エッチングは、チップの裏面を平坦な状態で残す。実施例のいくつかでは、裏面
から溝が露出した後もドライエッチングを続ける。エッチング剤が溝の中に入り
、チップの側壁を平坦化し、少なくともいくらかの側壁の損傷を除去する。エッ
チング剤もチップの底部のエッジ及びチップを丸める。
【0009】
大気圧プラズマエッチングを含む適切なエッチングは、例えば1997年10月27日
に提出されたPCT出願PCT/US/18979(WO 98/19337)に説明されており、言及する
ことをもって本明細書の一部とする。これらのエッチングはかなり速く、シリコ
ンは10μm/分でエッチングされ得る。
に提出されたPCT出願PCT/US/18979(WO 98/19337)に説明されており、言及する
ことをもって本明細書の一部とする。これらのエッチングはかなり速く、シリコ
ンは10μm/分でエッチングされ得る。
【0010】
実施例のいくつかでは、ドライエッチングはウェーハの平坦な裏面全面の均一
なエッチングである。裏面にはマスキング層は用いられていない。
なエッチングである。裏面にはマスキング層は用いられていない。
【0011】
本発明は、上述する実施例に制限されるものではない。実施例のいくつかでは
、1つ以上のチップの境界に沿って半導体ウェーハの第1面に1つ以上の孔を形
成する。孔はウェーハを貫通しない。このウェーハを非接触型ホルダー中に配置
し、第2面に前記孔が露出するまでシンニングでドライエッチングする。
、1つ以上のチップの境界に沿って半導体ウェーハの第1面に1つ以上の孔を形
成する。孔はウェーハを貫通しない。このウェーハを非接触型ホルダー中に配置
し、第2面に前記孔が露出するまでシンニングでドライエッチングする。
【0012】
本発明の他の特徴は以下に説明される。本発明は付随の請求項によって規定さ
れる。
れる。
【0013】
(発明を実施するための最良の形態)
図2Aは、ドライエッチングによってシンニングする前の半導体ウェーハ21
0の平面図を示している。図2Bは、図2A中のウェーハのII−II線に沿っての
断面図である。前記ウェーハ上に回路が製造されており、該ウェーハを次に複数
のチップ110に分割しなければならい。前記回路は、ウェーハ上面210F(
図2Aに示されている面)付近の活性層220(図2B)の上及び中へ製造した
トランジスタ、ダイオード、及びその他のデバイス(図示せず)を含んでよい。
所望に応じてチップ110の面210F上の接触パッド上に導電性バンプ216
が製造される。このバンプはチップを例えばプリント配線回路用基板のような配
線基板(図示せず)に接続するために用いられる。
0の平面図を示している。図2Bは、図2A中のウェーハのII−II線に沿っての
断面図である。前記ウェーハ上に回路が製造されており、該ウェーハを次に複数
のチップ110に分割しなければならい。前記回路は、ウェーハ上面210F(
図2Aに示されている面)付近の活性層220(図2B)の上及び中へ製造した
トランジスタ、ダイオード、及びその他のデバイス(図示せず)を含んでよい。
所望に応じてチップ110の面210F上の接触パッド上に導電性バンプ216
が製造される。このバンプはチップを例えばプリント配線回路用基板のような配
線基板(図示せず)に接続するために用いられる。
【0014】
ウェーハの厚さ240は十分大きくなっており、それによりウェーハ回路の製
造の際の適切な機構的な強さ及び熱放散が達成される。いくつかのシリコンウェ
ーハ製造プロセスでは720μmが適切である。次にこのウェーハはシンニングされ
最終的な厚さ250となる。いくつかの実施例では、この最終的な厚さは10〜45
0μmである。これらの厚さの値は、例示的なものであり制限されるものではない
。
造の際の適切な機構的な強さ及び熱放散が達成される。いくつかのシリコンウェ
ーハ製造プロセスでは720μmが適切である。次にこのウェーハはシンニングされ
最終的な厚さ250となる。いくつかの実施例では、この最終的な厚さは10〜45
0μmである。これらの厚さの値は、例示的なものであり制限されるものではない
。
【0015】
回路及びバンプ216を製造した後、けがき線(scribe line)に沿って、特
にチップ110の境界に沿って溝260をウェーハ上面に形成する。前記溝は例
えばダイアモンドソー若しくはレーザーといった従来のダイシング技術で形成し
得る。他の技術、例えばマスクエッチングなどを用いることも可能である。これ
らの溝はウェーハを貫通しない。これらの溝は少なくとも最終的な厚さ250と
同じくらいの深さである。いくつかの実施例では、溝の深さは10〜450μmである
。これらの溝は、下記に説明されるようにウェーハのシンニングの際にウェーハ
の裏面110Bがエッチングされると底面から露出する。
にチップ110の境界に沿って溝260をウェーハ上面に形成する。前記溝は例
えばダイアモンドソー若しくはレーザーといった従来のダイシング技術で形成し
得る。他の技術、例えばマスクエッチングなどを用いることも可能である。これ
らの溝はウェーハを貫通しない。これらの溝は少なくとも最終的な厚さ250と
同じくらいの深さである。いくつかの実施例では、溝の深さは10〜450μmである
。これらの溝は、下記に説明されるようにウェーハのシンニングの際にウェーハ
の裏面110Bがエッチングされると底面から露出する。
【0016】
図2A、2Bに凹凸のある線で模式的に示したように、溝の側壁及び底面27
0はダイシングによって損傷し得る。
0はダイシングによって損傷し得る。
【0017】
ウェーハ210は、非接触型ウェーハホルダー510(図3)に配置される。
ホルダー510は、ホルダー表面524に流出口を有するような1つ以上の渦チ
ャックを含む。面524はウェーハ上面に面している。圧力を受けて導管522
を通して供給された気体はそれぞれ通路523を通りチャック520に入る。上
から見ると、各通路はチャックの円筒状の部屋の接線となっている。各チャック
からウェーハに向かって噴出された気体の渦525は、チャックの鉛直な軸付近
で低圧力領域を作り出す。この領域によって、ウェーハはチャックに向かって引
っ張られる。同時に、この気体の渦はウェーハがホルダー表面524に接触する
ことを許さない。そのようなウェーハホルダーは、例えば、O.Siniaguineらによ
って1999年12月7日に提出された米国特許出願第09/456,135号の「Non-Contact W
orkpiece Holder」で説明されており、言及することをもって本明細書の一部と
する。別の適切なホルダーは、PCT公開番号第WO99/46805号(TruSi Technologie
s, LLC, 1999年9月16日)に説明されており、言及することをもって本明細書の
一部とする。別のホルダー、例えば、ベルヌーイ(Bernoulli)型のホルダーを
用いてもよい。
ホルダー510は、ホルダー表面524に流出口を有するような1つ以上の渦チ
ャックを含む。面524はウェーハ上面に面している。圧力を受けて導管522
を通して供給された気体はそれぞれ通路523を通りチャック520に入る。上
から見ると、各通路はチャックの円筒状の部屋の接線となっている。各チャック
からウェーハに向かって噴出された気体の渦525は、チャックの鉛直な軸付近
で低圧力領域を作り出す。この領域によって、ウェーハはチャックに向かって引
っ張られる。同時に、この気体の渦はウェーハがホルダー表面524に接触する
ことを許さない。そのようなウェーハホルダーは、例えば、O.Siniaguineらによ
って1999年12月7日に提出された米国特許出願第09/456,135号の「Non-Contact W
orkpiece Holder」で説明されており、言及することをもって本明細書の一部と
する。別の適切なホルダーは、PCT公開番号第WO99/46805号(TruSi Technologie
s, LLC, 1999年9月16日)に説明されており、言及することをもって本明細書の
一部とする。別のホルダー、例えば、ベルヌーイ(Bernoulli)型のホルダーを
用いてもよい。
【0018】
ウェーハホルダー510は、ウェーハの上面がホルダー表面524と接触しな
いので「非接触型」と呼ばれている。しかしながら、ウェーハの横方向の動きを
制限するためにウェーハ周囲に延在するホルダーのリミッター526と、ウェー
ハのエッジは接触し得る。いくつかの実施例では、ホルダー510は回転する回
転ラック(図示せず)に取り付けられる。この回転ラックの回転は、ウェーハを
1つ以上のリミッター526に対して押し付けるような遠心力を発生させる。PCT
公開番号第WO99/26796(TruSi Technologies, LIC, 1999年6月3日)を参照され
たい。
いので「非接触型」と呼ばれている。しかしながら、ウェーハの横方向の動きを
制限するためにウェーハ周囲に延在するホルダーのリミッター526と、ウェー
ハのエッジは接触し得る。いくつかの実施例では、ホルダー510は回転する回
転ラック(図示せず)に取り付けられる。この回転ラックの回転は、ウェーハを
1つ以上のリミッター526に対して押し付けるような遠心力を発生させる。PCT
公開番号第WO99/26796(TruSi Technologies, LIC, 1999年6月3日)を参照され
たい。
【0019】
ウェーハの裏面110Bはドライエッチングによってエッチングされる。図3
では、エッチングは、ウェーハの平坦な半導体の裏面(例えば、シリコン面)の
全面的な(マスクなしの)均一なエッチングである。このエッチングは大気圧プ
ラズマエッチングである。プラズマジェネレーター530はプラズマ540を生
成し、該プラズマ中に適切な試薬が注入される。ウェーハがシリコンでできてい
る場合、CF4エッチングを用い得る。PCT公開番号第WO98/19337(TruSi Technolo
gies, LLC, 1998年5月7日)、言及することをもって本明細書の一部とする、を
参照されたい。適切なエッチング装置として、カリフォルニア州サニーヴェール
(Sunnyvale, California)のTruSi Technologies, LLC社製のTru-Etch3000(登
録商標)が利用可能である。ドライエッチングによって、溝260が底面から露
出するまでウェーハを薄くする。溝が露出すると、プラズマが溝に入り、溝の側
壁270をエッチングする。結果として、溝は平坦化されることとなる。ダイシ
ングの損傷は部分的なものになるか、若しくは側壁から完全に取り除かれる。チ
ップ110の底部の角及びエッジは丸められる。
では、エッチングは、ウェーハの平坦な半導体の裏面(例えば、シリコン面)の
全面的な(マスクなしの)均一なエッチングである。このエッチングは大気圧プ
ラズマエッチングである。プラズマジェネレーター530はプラズマ540を生
成し、該プラズマ中に適切な試薬が注入される。ウェーハがシリコンでできてい
る場合、CF4エッチングを用い得る。PCT公開番号第WO98/19337(TruSi Technolo
gies, LLC, 1998年5月7日)、言及することをもって本明細書の一部とする、を
参照されたい。適切なエッチング装置として、カリフォルニア州サニーヴェール
(Sunnyvale, California)のTruSi Technologies, LLC社製のTru-Etch3000(登
録商標)が利用可能である。ドライエッチングによって、溝260が底面から露
出するまでウェーハを薄くする。溝が露出すると、プラズマが溝に入り、溝の側
壁270をエッチングする。結果として、溝は平坦化されることとなる。ダイシ
ングの損傷は部分的なものになるか、若しくは側壁から完全に取り除かれる。チ
ップ110の底部の角及びエッジは丸められる。
【0020】
都合のよいことに第WO 98/19337号で説明されているいくつかの大気圧プラズ
マエッチングプロセスは高速である。シリコンは約10μm/分のレートでエッチ
ングされ得る。別の種類のエッチングを用いてもよい。ドライエッチングの前に
ウェーハの底面110Bの機構的なラッピングを行ってもよい。
マエッチングプロセスは高速である。シリコンは約10μm/分のレートでエッチ
ングされ得る。別の種類のエッチングを用いてもよい。ドライエッチングの前に
ウェーハの底面110Bの機構的なラッピングを行ってもよい。
【0021】
いくつかの実施例では、裏面をエッチングする前、溝の深さ250(図2)は
、チップ110の丸いエッジ及び角や平坦な側壁を得るために必要な分だけ最終
的なチップの厚さを上回っている。溝の深さが最終的なチップの厚さを越えれば
越えるほど、溝が底面から露出した後の裏面のエッチングの継続時間が長くなる
。底部の角及びエッジはより丸められ、より多くの時間で側壁の損傷の除去がな
され得る。いくつかの実施例では、丸められた角の半径は、溝が露出した後にウ
ェーハの裏面から除去された材料の厚さの概ね1.5倍である。溝の深さは、溝を
生成するダイシングプロセスの不均一や裏面のエッチングの不均一などの予想さ
れるウェーハの不均一も考慮されている。図5に示されているようなドライエッ
チングの前に、ウェーハの裏面から材料を除去するための機構的なラッピング若
しくはその他のプロセスが用いられた場合は、そのようなプロセスの不均一も考
慮される。いくつかの実施例では、溝の深さ250は最終的な厚さを10μm以上
上回る。
、チップ110の丸いエッジ及び角や平坦な側壁を得るために必要な分だけ最終
的なチップの厚さを上回っている。溝の深さが最終的なチップの厚さを越えれば
越えるほど、溝が底面から露出した後の裏面のエッチングの継続時間が長くなる
。底部の角及びエッジはより丸められ、より多くの時間で側壁の損傷の除去がな
され得る。いくつかの実施例では、丸められた角の半径は、溝が露出した後にウ
ェーハの裏面から除去された材料の厚さの概ね1.5倍である。溝の深さは、溝を
生成するダイシングプロセスの不均一や裏面のエッチングの不均一などの予想さ
れるウェーハの不均一も考慮されている。図5に示されているようなドライエッ
チングの前に、ウェーハの裏面から材料を除去するための機構的なラッピング若
しくはその他のプロセスが用いられた場合は、そのようなプロセスの不均一も考
慮される。いくつかの実施例では、溝の深さ250は最終的な厚さを10μm以上
上回る。
【0022】
図3でのシンニングのエッチングの際に溝260が露出すると、チップ110
は互いに分離するが、気体の渦によって発生する吸引力によってホルダー510
中に保持される。チップ110の各々が、少なくとも1つのチャック520によ
って発生した低圧力領域に確実に隣接するように、渦チャック520は互いに近
接して配置される。図4での「L」は各チップ110の横方向での最大の大きさ
を表示している。「P」は隣接するチャック520の中心間の距離である。「D」
は各チャックの直径である。「P」及び「D」は、同一ウェーハホルダーの中の異
なるチャック520に対しては異なってもよい。各渦チャックの直径Dは、チッ
プをチャックの中に吸い込まないように十分小さくなっているべきである。チッ
プをホルダーに向けて引っ張る吸引力と、チャックから流れ出る気体によってチ
ャック間に生成される反対向きの力とによって、チップはウェーハホルダー表面
524から既定の距離で平衡を保つべきである。いくつかの実施例では、全ての
チャックでD<L/2及びP<L/2となっている。
は互いに分離するが、気体の渦によって発生する吸引力によってホルダー510
中に保持される。チップ110の各々が、少なくとも1つのチャック520によ
って発生した低圧力領域に確実に隣接するように、渦チャック520は互いに近
接して配置される。図4での「L」は各チップ110の横方向での最大の大きさ
を表示している。「P」は隣接するチャック520の中心間の距離である。「D」
は各チャックの直径である。「P」及び「D」は、同一ウェーハホルダーの中の異
なるチャック520に対しては異なってもよい。各渦チャックの直径Dは、チッ
プをチャックの中に吸い込まないように十分小さくなっているべきである。チッ
プをホルダーに向けて引っ張る吸引力と、チャックから流れ出る気体によってチ
ャック間に生成される反対向きの力とによって、チップはウェーハホルダー表面
524から既定の距離で平衡を保つべきである。いくつかの実施例では、全ての
チャックでD<L/2及びP<L/2となっている。
【0023】
いくつかの実施例では、P及びDの各々は、各長方形状チップ110の最も短い
辺の半分未満である。
辺の半分未満である。
【0024】
いくつかの実施例では、隣接するチャック間の距離及び各チャックの直径は、
ウェーハの周縁部分320(図2A)を考慮に入れている。P及びDの各々は、
部分320の各々の横方向の大きさで最大であるもの若しくは最長又は最短の辺
の、半分未満である。
ウェーハの周縁部分320(図2A)を考慮に入れている。P及びDの各々は、
部分320の各々の横方向の大きさで最大であるもの若しくは最長又は最短の辺
の、半分未満である。
【0025】
図5は、エッチング後のチップ110の斜視図である。このチップは底面を上
にして示されている。このチップの側壁110S及び底面110Bは平坦である
。側壁110Sが互いに、及び底面110Bと交わるエッジ110Eは丸められ
ており、同様に底部の角110Cも丸められている。平坦化された面及び丸めら
れたエッジ及び角はチップの寿命を延ばし、チップの信頼性を向上させる。
にして示されている。このチップの側壁110S及び底面110Bは平坦である
。側壁110Sが互いに、及び底面110Bと交わるエッジ110Eは丸められ
ており、同様に底部の角110Cも丸められている。平坦化された面及び丸めら
れたエッジ及び角はチップの寿命を延ばし、チップの信頼性を向上させる。
【0026】
図6では、フリップチップ技術を用いたプリント配線回路用基板610にチッ
プ110が取り付けられている。バンプ216はプリント配線回路用基板にはん
だ付けされている。保護の目的で封入剤620(適切な合成樹脂)がチップを覆
って成膜されている。このチップの平坦な表面や丸められたエッジ及び角はチッ
プの寿命を延ばす。フリップチップを用いないパッケージングでも同様の利点が
得られる。
プ110が取り付けられている。バンプ216はプリント配線回路用基板にはん
だ付けされている。保護の目的で封入剤620(適切な合成樹脂)がチップを覆
って成膜されている。このチップの平坦な表面や丸められたエッジ及び角はチッ
プの寿命を延ばす。フリップチップを用いないパッケージングでも同様の利点が
得られる。
【0027】
図7では、溝260及び溝と隣接するウェーハ部分に渡って層310を成膜す
ることにより、エッチングの均一性が向上している。層310は、ウェーハの裏
面をエッチングする前に成膜される。裏面のエッチングの際にチップ110及び
周縁部分320が分離されたとき、層310は互いの相対的な位置が変わらない
ようにチップ及びこの部分320を保持する。それゆえに、チップ110及び周
縁部分320の間のギャップは一定に保たれ、また、それゆえにチップの側壁(
溝260の側壁)は均一にエッチングされる。もし、チップ110のいくつかが
互いに若しくは、周縁部分320と接近し過ぎていると、チップの側壁のエッチ
ングが遅くなり過ぎる可能性があり、損傷の除去の度合いが所望する度合いより
も少なくなり得る。隣接するチップ110若しくは部分320からより遠くなっ
ている別の側壁は、望まれないような過度のエッチングがされる可能性がある。
ることにより、エッチングの均一性が向上している。層310は、ウェーハの裏
面をエッチングする前に成膜される。裏面のエッチングの際にチップ110及び
周縁部分320が分離されたとき、層310は互いの相対的な位置が変わらない
ようにチップ及びこの部分320を保持する。それゆえに、チップ110及び周
縁部分320の間のギャップは一定に保たれ、また、それゆえにチップの側壁(
溝260の側壁)は均一にエッチングされる。もし、チップ110のいくつかが
互いに若しくは、周縁部分320と接近し過ぎていると、チップの側壁のエッチ
ングが遅くなり過ぎる可能性があり、損傷の除去の度合いが所望する度合いより
も少なくなり得る。隣接するチップ110若しくは部分320からより遠くなっ
ている別の側壁は、望まれないような過度のエッチングがされる可能性がある。
【0028】
裏面をエッチングする間ずっと、層310によってチップ110及び周縁部分
320が所定の位置に保持されるので、層310は隣接する渦チャック520間
の距離及び各チャックの直径に対する要求も緩和している。
320が所定の位置に保持されるので、層310は隣接する渦チャック520間
の距離及び各チャックの直径に対する要求も緩和している。
【0029】
層310は、付加的な接着剤なしにウェーハに接着されるような粘着性の材料
であってもよい。あるいは、接着剤を用いてもよい。いくつかの実施例では、層
310は、ポリイミド樹脂である。ポリイミド樹脂が選択されるのは、それがシ
ンニングプロセス(例えばCF4)のいくつかで利用されるエッチング剤と反応し
ないからである。いくつかの実施例では、ポリイミド樹脂層310の厚さは1μ
m〜200μmである。他の材料及び厚さを用いてもよい。いくつかの実施例では、
層310は、1999年3月30日にSasakiらによって発行された米国特許第5,888,883
号に説明されているような接着テープである。
であってもよい。あるいは、接着剤を用いてもよい。いくつかの実施例では、層
310は、ポリイミド樹脂である。ポリイミド樹脂が選択されるのは、それがシ
ンニングプロセス(例えばCF4)のいくつかで利用されるエッチング剤と反応し
ないからである。いくつかの実施例では、ポリイミド樹脂層310の厚さは1μ
m〜200μmである。他の材料及び厚さを用いてもよい。いくつかの実施例では、
層310は、1999年3月30日にSasakiらによって発行された米国特許第5,888,883
号に説明されているような接着テープである。
【0030】
層310は、バンプ216を含むチップ110の中央部分を覆っていない。こ
のバンプ及びその他のなんらかのチップ上面210F上の凹凸の形状は、層31
0のウェーハへの接着を妨げる可能性があると考えられている。
のバンプ及びその他のなんらかのチップ上面210F上の凹凸の形状は、層31
0のウェーハへの接着を妨げる可能性があると考えられている。
【0031】
いくつかの実施例では、層310は連続シートとしてあらかじめ製造される。
次に層310中の、チップ110の中央部分の位置に孔が開けられる。次に層3
10が成膜される。
次に層310中の、チップ110の中央部分の位置に孔が開けられる。次に層3
10が成膜される。
【0032】
層310は、公知の技術を用いて成膜され得る。いくつかの実施例では、層3
10は、気泡を除去するためのローラーを用いて大気圧で成膜される。あるいは
、層310は、ローラーを用いて又は用いずに真空によりウェーハ上に薄板状に
されてもよい。
10は、気泡を除去するためのローラーを用いて大気圧で成膜される。あるいは
、層310は、ローラーを用いて又は用いずに真空によりウェーハ上に薄板状に
されてもよい。
【0033】
いくつかの実施例では、層310は周縁部分320を覆っている。図8では、
層310はウェーハを完全に覆っている。いくつかの実施例では、チップ110
の上面は均一であり、バンプ216は存在しない。
層310はウェーハを完全に覆っている。いくつかの実施例では、チップ110
の上面は均一であり、バンプ216は存在しない。
【0034】
本発明は、ウェーハの特定の部分が層310によって覆われること若しくは露
出していることによる制限はされていない。
出していることによる制限はされていない。
【0035】
層310は、プラズマが溝260を通り抜け、ウェーハ上面の回路に損傷を与
えることを防いでいる。図3の550で示されるように、チャック520によっ
て送り出された気体はウェーハの周囲を下方に流れ、プラズマがウェーハ周囲よ
り上方に流れてウェーハの上面に到達することを妨げる。前述した米国特許出願
第09/456,135号で示されるように、ウェーハの周囲よりプラズマが上方へ流れな
いようにウェーハホルダー510のエッジでチャック密度を高くしてよい。ウェ
ーハ周囲の全ての場所で気体が下方に流れるようにしてよい。
えることを防いでいる。図3の550で示されるように、チャック520によっ
て送り出された気体はウェーハの周囲を下方に流れ、プラズマがウェーハ周囲よ
り上方に流れてウェーハの上面に到達することを妨げる。前述した米国特許出願
第09/456,135号で示されるように、ウェーハの周囲よりプラズマが上方へ流れな
いようにウェーハホルダー510のエッジでチャック密度を高くしてよい。ウェ
ーハ周囲の全ての場所で気体が下方に流れるようにしてよい。
【0036】
図9では、層310は、スピンオン若しくはスプレー技術により成膜されてい
る。層310は、溝260を満たしている(対照的に、図7及び8では溝は満た
されていない)。図9での層310は、ポリマー若しくは他の何らかの材料でよ
い。
る。層310は、溝260を満たしている(対照的に、図7及び8では溝は満た
されていない)。図9での層310は、ポリマー若しくは他の何らかの材料でよ
い。
【0037】
図10は、裏面をエッチングした後の図9の構造を示している。図10の実施
例では、層310が底面から露出すると、層310はウェーハ基板より速くエッ
チングされる。それゆえに、層310の底面はチップ110の底面及び周縁部分
320の底面よりも高くなっている。チップ110の底部の角及びエッジはエッ
チング剤に曝され、丸められる。
例では、層310が底面から露出すると、層310はウェーハ基板より速くエッ
チングされる。それゆえに、層310の底面はチップ110の底面及び周縁部分
320の底面よりも高くなっている。チップ110の底部の角及びエッジはエッ
チング剤に曝され、丸められる。
【0038】
図11は、層310がウェーハ基板よりもゆっくりエッチングされる実施例を
示している。これは、層310がポリイミド樹脂であり、ウェーハがシリコンウ
ェーハであり、さらにエッチングがCF4プラズマエッチングの場合である。層3
10はゆっくりとエッチングされるが、マイクロローディング効果によりチップ
110は、層310の近接の底部エッジでは速くエッチングされる。結果として
、チップ110の底部のエッジ及び角は丸められる。
示している。これは、層310がポリイミド樹脂であり、ウェーハがシリコンウ
ェーハであり、さらにエッチングがCF4プラズマエッチングの場合である。層3
10はゆっくりとエッチングされるが、マイクロローディング効果によりチップ
110は、層310の近接の底部エッジでは速くエッチングされる。結果として
、チップ110の底部のエッジ及び角は丸められる。
【0039】
図10及び11のエッチングの後、層310は除去される。いくつかの実施例
では、ポリイミド樹脂層310は酸素プラズマによって除去される。
では、ポリイミド樹脂層310は酸素プラズマによって除去される。
【0040】
上記の実施例は本発明を例示するが、制限はしない。本発明は、シリコンウェ
ーハ若しくは何らかのパッケージング技術に制限されない。本発明は、プラズマ
エッチング若しくはその他の特定のエッチングの化学及びエッチング剤の種類に
制限されない。本発明は、複数のチップを有するウェーハに制限されない。いく
つかの実施例では、ウェーハ中にただ1つだけのチップが製造される。このチッ
プは抜き出され、ウェーハの周縁部分320は捨てられる。本発明は、マスクを
用いない若しくは均一な裏面のエッチングに制限されない。別の実施例及び変形
実施例は、付随の請求項によって規定されるような本発明の範囲内にある。
ーハ若しくは何らかのパッケージング技術に制限されない。本発明は、プラズマ
エッチング若しくはその他の特定のエッチングの化学及びエッチング剤の種類に
制限されない。本発明は、複数のチップを有するウェーハに制限されない。いく
つかの実施例では、ウェーハ中にただ1つだけのチップが製造される。このチッ
プは抜き出され、ウェーハの周縁部分320は捨てられる。本発明は、マスクを
用いない若しくは均一な裏面のエッチングに制限されない。別の実施例及び変形
実施例は、付随の請求項によって規定されるような本発明の範囲内にある。
【図1】
図1は、先行技術の半導体チップの側面図である。
【図2A】
図2Aは、本発明の実施例にしたがって処理されたウェーハの平面図である。
【図2B】
図2Bは、図2AのウェーハのII−II線に沿った断面図を示している。
【図3】
図3は、本発明の実施例にしたがった、ウェーハのシンニングの際のウェーハ
及び処理装置の断面図を図示している。
及び処理装置の断面図を図示している。
【図4】
図4は、本発明の実施例にしたがった、ウェーハのシンニングの際のウェーハ
及び処理装置の断面図を図示している。
及び処理装置の断面図を図示している。
【図5】
図5は、本発明の実施例にしたがって処理されたチップの斜視図である。
【図6】
図6は、本発明の実施例にしたがって処理されたパッケージされたチップの側
面図である。
面図である。
【図7】
図7は、本発明の実施例にしたがって処理されたウェーハの断面図である。
【図8】
図8は、本発明の実施例にしたがって処理されたウェーハの断面図である。
【図9】
図9は、本発明の実施例にしたがって処理されたウェーハの断面図である。
【図10】
図10は、本発明の実施例にしたがって処理されたウェーハの断面図である。
【図11】
図11は、本発明の実施例にしたがって処理されたウェーハの断面図である。
【手続補正書】
【提出日】平成14年10月8日(2002.10.8)
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 ハラハン、パトリック
アメリカ合衆国カリフォルニア州94403・
サンマテオ・カサノバ 3932
(72)発明者 サバスティオク、サーギー
アメリカ合衆国カリフォルニア州95125・
サンノゼ・スパークリングウェイ 1627
Fターム(参考) 5F004 AA06 BA20 DA01 DB01
Claims (22)
- 【請求項1】 半導体ウェーハから1つ以上のチップを得るための方法で
あって、 1つ以上の前記チップの境界に沿って前記半導体ウェーハの第1面に該ウェー
ハを貫通しないような1以上の孔を形成するステップと、 前記ウェーハを非接触型ウェーハホルダー中に配置し、少なくとも前記ウェー
ハの第2面に複数の前記孔が露出するまで該第2面から材料を除去するために前
記ウェーハをドライエッチングによってシンニングするステップとを有すること
を特徴とする方法。 - 【請求項2】 1以上の前記孔が、少なくとも1つのチップの境界全体に
沿って延在するような溝を有することを特徴とする請求項1に記載の方法。 - 【請求項3】 前記ウェーハホルダーは、前記ウェーハを前記ホルダー中
に保持するために各々が前記ウェーハに向かって気体の渦を噴出するような1以
上の渦チャックを有することを特徴とする請求項2に記載の方法。 - 【請求項4】 さらに、1以上の前記孔を形成した後且つ前記ウェーハを
シンニングする前に、前記ウェーハがシンニングされる間前記ウェーハ上に残存
しているような層へ前記ウェーハの前記第1面を取着させることを特徴とする請
求項2に記載の方法。 - 【請求項5】 1以上の前記孔を形成した後に前記第1面上に前記孔を覆
う保護層を形成するステップをさらに有し、前記孔が前記第2面に露出するよう
になったときにエッチング剤が前記第2面から前記孔を通じて侵入し前記第1面
を損傷しないように、前記ドライエッチングの際に前記保護層が前記ウェーハの
第1面を保護するようにしたことを特徴とする請求項2に記載の方法。 - 【請求項6】 前記層が前記ウェーハの前記第1面全体を覆わないように
したことを特徴とする請求項5に記載の方法。 - 【請求項7】 前記層が前記ウェーハの前記第1面全体を覆うようにした
ことを特徴とする請求項5に記載の方法。 - 【請求項8】 前記ドライエッチングが大気圧プラズマエッチングを有す
ることを特徴とする請求項2に記載の方法。 - 【請求項9】 前記第2面から前記溝が露出した後、前記ドライエッチン
グが継続され、前記溝の側壁が平坦化されることを特徴とする請求項2に記載の
方法。 - 【請求項10】 前記半導体ウェーハは前記ウェーハの前記第1面に製造
された回路を有し、前記第2面は前記第1面の反対側の裏面であり、前記溝は前
記第1面上のけがき線に沿って形成されることを特徴とする請求項2に記載の方
法。 - 【請求項11】 前記溝がダイアモンドソー若しくはレーザーで形成され
ることを特徴とする請求項2に記載の方法。 - 【請求項12】 1以上の前記孔が露出したときに前記ウェーハの前記第
2面上に生じる1以上のエッジ及び角を、前記ドライエッチングにより丸めるよ
うにしたことを特徴とする請求項2に記載の方法。 - 【請求項13】 前記ドライエッチングにおいて前記ウェーハから得られ
る各半導体チップの前記第2面上の全ての前記エッジ及び前記角を、前記ドライ
エッチングにより丸めるようにしたことを特徴とする請求項12に記載の方法。 - 【請求項14】 前記シンニングの作業を開始してから前記溝が露出する
まで、前記ドライエッチングが前記ウェーハの前記第2面を均一にエッチングす
るようにしたことを特徴とする請求項2に記載の方法。 - 【請求項15】 前記全体ドライエッチングは、マスクを用いない前記第
2面のエッチングであることを特徴とする請求項2に記載の方法。 - 【請求項16】 請求項1に記載の方法によって得られることを特徴とす
る半導体チップ。 - 【請求項17】 請求項2に記載の方法によって得られることを特徴とす
る半導体チップ。 - 【請求項18】 請求項12に記載の方法によって得られることを特徴と
する半導体チップ。 - 【請求項19】 請求項13に記載の方法によって得られることを特徴と
する半導体チップ。 - 【請求項20】 丸められたエッジ若しくは丸められた角を有するような
第1面を有することを特徴とする半導体チップ。 - 【請求項21】 前記第1面の全ての前記エッジ及び角が丸められている
ことを特徴とする請求項20に記載の半導体チップ。 - 【請求項22】 前記第1面は前記チップの裏面であり、前記チップは前
記裏面の反対側の前面に形成された回路を有していることを特徴とする請求項2
0に記載の半導体チップ。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US49145600A | 2000-01-26 | 2000-01-26 | |
US09/491,456 | 2000-01-26 | ||
PCT/US2001/002544 WO2001056063A2 (en) | 2000-01-26 | 2001-01-25 | Thinning and dicing of semiconductor wafers using dry etch, and obtaining semiconductor chips with rounded bottom edges and corners |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003521120A true JP2003521120A (ja) | 2003-07-08 |
Family
ID=23952296
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001555120A Pending JP2003521120A (ja) | 2000-01-26 | 2001-01-25 | ドライエッチングを用いた半導体ウェーハのシンニング及びダイシング、並びに半導体チップの底部のエッジ及び角を丸める方法 |
Country Status (3)
Country | Link |
---|---|
EP (1) | EP1266399B1 (ja) |
JP (1) | JP2003521120A (ja) |
WO (1) | WO2001056063A2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010521303A (ja) * | 2007-03-23 | 2010-06-24 | マーレ インターナショナル ゲゼルシャフト ミット ベシュレンクテル ハフツング | フィルタ装置 |
US8623703B2 (en) | 2011-01-13 | 2014-01-07 | Seiko Epson Corporation | Silicon device and silicon device manufacturing method |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6573156B1 (en) | 2001-12-13 | 2003-06-03 | Omm, Inc. | Low defect method for die singulation and for structural support for handling thin film devices |
DE10258509B4 (de) * | 2002-12-14 | 2005-10-20 | Infineon Technologies Ag | Verfahren zur Herstellung eines dünnen bruchfesten Halbleiterwafers |
US7456035B2 (en) | 2003-07-29 | 2008-11-25 | Lumination Llc | Flip chip light emitting diode devices having thinned or removed substrates |
JP4954712B2 (ja) | 2003-12-24 | 2012-06-20 | ジーイー ライティング ソリューションズ エルエルシー | 窒化物フリップチップからのサファイヤのレーザ・リフトオフ |
US7125734B2 (en) | 2005-03-09 | 2006-10-24 | Gelcore, Llc | Increased light extraction from a nitride LED |
US7989319B2 (en) | 2007-08-07 | 2011-08-02 | Semiconductor Components Industries, Llc | Semiconductor die singulation method |
US8012857B2 (en) | 2007-08-07 | 2011-09-06 | Semiconductor Components Industries, Llc | Semiconductor die singulation method |
US8859396B2 (en) | 2007-08-07 | 2014-10-14 | Semiconductor Components Industries, Llc | Semiconductor die singulation method |
GB2459301B (en) * | 2008-04-18 | 2011-09-14 | Xsil Technology Ltd | A method of dicing wafers to give high die strength |
US8384231B2 (en) | 2010-01-18 | 2013-02-26 | Semiconductor Components Industries, Llc | Method of forming a semiconductor die |
US9165833B2 (en) | 2010-01-18 | 2015-10-20 | Semiconductor Components Industries, Llc | Method of forming a semiconductor die |
US9299664B2 (en) | 2010-01-18 | 2016-03-29 | Semiconductor Components Industries, Llc | Method of forming an EM protected semiconductor die |
US8815706B2 (en) * | 2012-01-20 | 2014-08-26 | Infineon Technologies Ag | Methods of forming semiconductor devices |
US9484260B2 (en) | 2012-11-07 | 2016-11-01 | Semiconductor Components Industries, Llc | Heated carrier substrate semiconductor die singulation method |
US9136173B2 (en) | 2012-11-07 | 2015-09-15 | Semiconductor Components Industries, Llc | Singulation method for semiconductor die having a layer of material along one major surface |
US9418894B2 (en) | 2014-03-21 | 2016-08-16 | Semiconductor Components Industries, Llc | Electronic die singulation method |
US9171786B1 (en) | 2014-07-02 | 2015-10-27 | Freescale Semiconductor, Inc. | Integrated circuit with recess for die attachment |
US9385041B2 (en) | 2014-08-26 | 2016-07-05 | Semiconductor Components Industries, Llc | Method for insulating singulated electronic die |
US10366923B2 (en) | 2016-06-02 | 2019-07-30 | Semiconductor Components Industries, Llc | Method of separating electronic devices having a back layer and apparatus |
US10373869B2 (en) | 2017-05-24 | 2019-08-06 | Semiconductor Components Industries, Llc | Method of separating a back layer on a substrate using exposure to reduced temperature and related apparatus |
US10818551B2 (en) | 2019-01-09 | 2020-10-27 | Semiconductor Components Industries, Llc | Plasma die singulation systems and related methods |
CN113471069A (zh) * | 2021-05-10 | 2021-10-01 | 中国电子科技集团公司第十一研究所 | 红外探测器、混成芯片及其背减薄划痕处理方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03270156A (ja) * | 1990-03-20 | 1991-12-02 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
JPH05206268A (ja) * | 1991-11-13 | 1993-08-13 | Nec Corp | 半導体装置 |
JPH06326541A (ja) * | 1993-05-11 | 1994-11-25 | Seiko Epson Corp | 弾性表面波素子の分割方法 |
JPH11284057A (ja) * | 1998-03-10 | 1999-10-15 | Trusi Technol Llc | 処理中の物品を保持するのに適したホルダ及び物品処理方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3739463A (en) * | 1971-10-18 | 1973-06-19 | Gen Electric | Method for lead attachment to pellets mounted in wafer alignment |
JPS5157283A (en) * | 1974-11-15 | 1976-05-19 | Nippon Electric Co | Handotaikibanno bunkatsuhoho |
DE4317721C1 (de) * | 1993-05-27 | 1994-07-21 | Siemens Ag | Verfahren zur Vereinzelung von Chips aus einem Wafer |
DE19505906A1 (de) * | 1995-02-21 | 1996-08-22 | Siemens Ag | Verfahren zum Damage-Ätzen der Rückseite einer Halbleiterscheibe bei geschützter Scheibenvorderseite |
KR100222299B1 (ko) * | 1996-12-16 | 1999-10-01 | 윤종용 | 웨이퍼 레벨 칩 스케일 패키지 및 그의 제조 방법 |
US5910687A (en) * | 1997-01-24 | 1999-06-08 | Chipscale, Inc. | Wafer fabrication of die-bottom contacts for electronic devices |
JP3955659B2 (ja) * | 1997-06-12 | 2007-08-08 | リンテック株式会社 | 電子部品のダイボンディング方法およびそれに使用されるダイボンディング装置 |
DE19962763C2 (de) * | 1999-07-01 | 2001-07-26 | Fraunhofer Ges Forschung | Verfahren zum Vereinzeln eines Wafers |
-
2001
- 2001-01-25 JP JP2001555120A patent/JP2003521120A/ja active Pending
- 2001-01-25 EP EP01906698A patent/EP1266399B1/en not_active Expired - Lifetime
- 2001-01-25 WO PCT/US2001/002544 patent/WO2001056063A2/en active Application Filing
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03270156A (ja) * | 1990-03-20 | 1991-12-02 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
JPH05206268A (ja) * | 1991-11-13 | 1993-08-13 | Nec Corp | 半導体装置 |
JPH06326541A (ja) * | 1993-05-11 | 1994-11-25 | Seiko Epson Corp | 弾性表面波素子の分割方法 |
JPH11284057A (ja) * | 1998-03-10 | 1999-10-15 | Trusi Technol Llc | 処理中の物品を保持するのに適したホルダ及び物品処理方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010521303A (ja) * | 2007-03-23 | 2010-06-24 | マーレ インターナショナル ゲゼルシャフト ミット ベシュレンクテル ハフツング | フィルタ装置 |
US8623703B2 (en) | 2011-01-13 | 2014-01-07 | Seiko Epson Corporation | Silicon device and silicon device manufacturing method |
Also Published As
Publication number | Publication date |
---|---|
WO2001056063A2 (en) | 2001-08-02 |
EP1266399B1 (en) | 2012-08-29 |
EP1266399A2 (en) | 2002-12-18 |
EP1266399A4 (en) | 2007-04-25 |
WO2001056063A3 (en) | 2002-01-03 |
WO2001056063A9 (en) | 2002-10-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6448153B2 (en) | Thinning and dicing of semiconductor wafers using dry etch, and obtaining semiconductor chips with rounded bottom edges and corners | |
JP2003521120A (ja) | ドライエッチングを用いた半導体ウェーハのシンニング及びダイシング、並びに半導体チップの底部のエッジ及び角を丸める方法 | |
US6498074B2 (en) | Thinning and dicing of semiconductor wafers using dry etch, and obtaining semiconductor chips with rounded bottom edges and corners | |
US8198705B2 (en) | Ultra-thin die and method of fabricating same | |
TWI664668B (zh) | 用於單一化半導體晶圓之方法 | |
JP5128897B2 (ja) | ウエーハの分割方法 | |
US9847219B2 (en) | Semiconductor die singulation method | |
US20050098887A1 (en) | Using backgrind wafer tape to enable wafer mounting of bumped wafers | |
KR20010029981A (ko) | 웨이퍼의 분할 방법 및 반도체 장치의 제조 방법 | |
JP2006344816A (ja) | 半導体チップの製造方法 | |
WO2009155247A2 (en) | Semiconductor die separation method | |
KR101116944B1 (ko) | 집적 회로의 제조 방법 | |
US7846776B2 (en) | Methods for releasably attaching sacrificial support members to microfeature workpieces and microfeature devices formed using such methods | |
JP2001093864A (ja) | 半導体ウェーハ固定治具及び半導体装置の製造方法 | |
US7518240B2 (en) | Deposition pattern for eliminating backside metal peeling during die separation in semiconductor device fabrication | |
JP3514712B2 (ja) | 半導体ウエハの裏面研削装置 | |
US11024542B2 (en) | Manufacturing method of device chip | |
JP2004119468A (ja) | ウエーハレベルパッケージの分割方法 | |
JP4046645B2 (ja) | 半導体デバイス及びその製造方法 | |
US6440859B1 (en) | Method for etching passivation layer of wafer | |
US11791212B2 (en) | Thin die release for semiconductor device assembly | |
KR20070022355A (ko) | 초박형 다이 및 이를 제조하는 방법 | |
JP2004186255A (ja) | 薄膜構造体形成基板のダイシング方法 | |
KR100378571B1 (ko) | 웨이퍼 마운팅 테이프의 분리 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071031 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100903 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100907 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110222 |