JPH03263131A - Fault detecting method - Google Patents

Fault detecting method

Info

Publication number
JPH03263131A
JPH03263131A JP2062293A JP6229390A JPH03263131A JP H03263131 A JPH03263131 A JP H03263131A JP 2062293 A JP2062293 A JP 2062293A JP 6229390 A JP6229390 A JP 6229390A JP H03263131 A JPH03263131 A JP H03263131A
Authority
JP
Japan
Prior art keywords
address
data
bus
specific
mpu
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2062293A
Other languages
Japanese (ja)
Inventor
Shigeru Saito
茂 斎藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2062293A priority Critical patent/JPH03263131A/en
Publication of JPH03263131A publication Critical patent/JPH03263131A/en
Pending legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)
  • Debugging And Monitoring (AREA)

Abstract

PURPOSE:To easily detect the fault of an address bus and a data bus by reading specific data from a specific address, writing the specific data to the specific address, and observing a waveform of the address bus and the data bus. CONSTITUTION:An address bus 4 for sending out an address, a data bus for sending out data, a storage means 3 which is connected to an MPU 2 through the address bus 4 and the data bus 5 and stores specific data in a specific address, the MPU 2 for executing a read operation to the storage means 3 after a power source is turned on, and a waveform observing device 6 for observing a waveform of the address bus 4 and the data bus 5 are provided. In such a state, the specific data is read from the specific address, or the specific data is written to the specific address, and the waveform of the address bus and the data bus is observed. In such a way, the fault of a printed board can be detected easily.

Description

【発明の詳細な説明】 [概要] 電源投入時の初期自己診断でプリント板の故障箇所を検
出する故障検出方法に関し、 特定のアドレスより特定のデータをリードし、または特
定のデータを特定のアドレスにライトしてアドレスバス
およびデータバスの波形を観測することにより、プリン
ト基板の故障を容易に検出する故障検出方法を提供する
ことを目的とし、MPUにアドレスバスおよびデータバ
スを介して接続した記憶手段の特定のアドレスに特定の
データを格納しておき、電源投入後前記MPUにより前
記記憶手段に対してリード動作を行なって、前記アドレ
スバスおよび前記データバスの波形を波形観測用装置で
観測することにより前記アドレスバスおよび前記データ
バスの故障を検出するように構成した。
[Detailed Description of the Invention] [Summary] Regarding a failure detection method for detecting a failure location on a printed circuit board during initial self-diagnosis when power is turned on, there is a method for reading specific data from a specific address or directing specific data to a specific address. The purpose of the present invention is to provide a failure detection method that easily detects failures in printed circuit boards by writing data to the MPU and observing the waveforms of the address bus and data bus. Specific data is stored in a specific address of the means, and after power is turned on, the MPU performs a read operation on the storage means, and the waveforms of the address bus and the data bus are observed with a waveform observation device. Accordingly, a failure of the address bus and the data bus is detected.

[産業上の利用分野コ 本発明は、電源投入時の初期自己診断でプリント板の故
障箇所を検出する故障検出方法に関する。
[Industrial Field of Application] The present invention relates to a failure detection method for detecting a failure location on a printed board through initial self-diagnosis when power is turned on.

近年、コンピュータシステムの大量生産および処理スピ
ードの高速化の要求に伴い、プリント板の実装技術の高
度化およびハードウェア(プリント板)のコストダウン
化が要求されている。このため、複数のチップをワンチ
ップ化にしたり、1枚のプリント板に沢山のチップを実
装するようになり、かなり複雑なものになってきている
。このため、検査や試験などで故障箇所を探し出すのに
多大な時間と技術が必要となっているが、短時間で故障
箇所を探し出す必要がある。
2. Description of the Related Art In recent years, with demands for mass production of computer systems and faster processing speeds, there has been a demand for more sophisticated printed board mounting technology and lower costs for hardware (printed boards). For this reason, multiple chips have been combined into one chip, and many chips have been mounted on a single printed board, making them quite complex. For this reason, it takes a great deal of time and skill to find faulty locations through inspections and tests, but it is now necessary to find faulty locations in a short amount of time.

[従来の技術] 従来のプリント基板の故障箇所を検出する方法にあって
は、電源投入後、自己診断プログラムに従って、MPU
が゛暴走せず動作するものと仮定して、LSIやRAM
のリードライトテストを行ない、LSIやRAMの機能
を確認し、また、チップがプリント板から浮いていない
か否かの診断を行なっていた。
[Prior art] In the conventional method of detecting a failure location on a printed circuit board, after turning on the power, the MPU
Assuming that it operates without running out of control, LSI and RAM
They conducted read/write tests to check the functionality of LSI and RAM, and also to diagnose whether the chips were floating off the printed circuit board.

[発明が解決しようとする課題] しかしながら、このような従来の故障検出方法にあって
は、アドレスバスとデータバスはコモンバス(ワイヤー
ドオア接続)になっており、アドレスバスあるいはデー
タバスのどこか1ビツトがハイ(High)またはロー
(Low )に固定され、故障すると、MPUは全く動
作しないという障害が発生した場合には、これを検出す
ることができないという問題点があった。
[Problems to be Solved by the Invention] However, in such conventional failure detection methods, the address bus and the data bus are a common bus (wired-or connection), and if one of the address buses or data buses There is a problem in that if a bit is fixed at high or low and a failure occurs, the MPU will not operate at all, and if a failure occurs, it cannot be detected.

これを具体的な例を挙げて説明すると、アドレスバスの
障害のため、MPUが外部メモリからマイクロプログラ
ムをフェッチすることができず、違ったデータをフェッ
チしたり、また、データバスの障害のため、外部メモリ
からマイクロプログラムをフェッチすることができると
しても、データが違うためMPUが暴走してしまう。
To explain this using a specific example, due to a failure in the address bus, the MPU may be unable to fetch the microprogram from external memory and may fetch the wrong data, or due to a failure in the data bus. Even if the microprogram can be fetched from external memory, the MPU will run out of control because the data is different.

本発明は、このような従来の問題点に鑑みてなされたも
のであって、特定のアドレスより特定のデータをリード
し、または特定のデータを特定のアドレスにライトして
アドレスバスおよびデータバスの波形を観測することに
より、プリント基板の故障を容易に検出する故障検出方
法を提供することを目的としている。
The present invention has been made in view of such conventional problems, and it reads specific data from a specific address or writes specific data to a specific address to control the address bus and data bus. The present invention aims to provide a failure detection method that easily detects failures in printed circuit boards by observing waveforms.

[課題を解決するための手段] 第1図は本発明の原理説明図である。[Means to solve the problem] FIG. 1 is a diagram explaining the principle of the present invention.

第1図において、4はアドレスを送出するアドレスバス
、5はデータを送出するデータバス、3はMPU2にア
ドレスバス4およびデータバス5を介して接続され特定
のアドレスに特定のデータを格納した記憶手段、2は電
源投入後前記記憶手段3に対してリード動作を行なうM
PU、6は前記アドレスバス4および前記データバス5
の波形を観測する波形観測装置である。
In FIG. 1, 4 is an address bus for sending out addresses, 5 is a data bus for sending data, and 3 is a memory connected to the MPU 2 via address bus 4 and data bus 5 and storing specific data at specific addresses. Means 2 is M for performing a read operation on the storage means 3 after power is turned on.
PU, 6 is connected to the address bus 4 and the data bus 5.
This is a waveform observation device that observes the waveform of .

[作用] 本発明においては、MPUは記憶手段に対して特定のア
ドレスより特定のデータをリードして、アドレスバス上
およびデータバス上の波形を波形観測用装置を用いて観
測する。
[Operation] In the present invention, the MPU reads specific data from a specific address from the storage means, and observes the waveforms on the address bus and the data bus using a waveform observation device.

アドレスバスおよびデータバス上の波形が所定の波形と
異なるときは、アドレスバスまたはデータバスに故障が
発生していることを容易に検出することかできる。
When the waveforms on the address bus and data bus differ from predetermined waveforms, it can be easily detected that a failure has occurred in the address bus or data bus.

その結果、MPUの暴走を未然に防止することができる
As a result, runaway of the MPU can be prevented.

[実施例コ 以下、本発明の実施例を図面に基づいて説明する。[Example code] Embodiments of the present invention will be described below based on the drawings.

第2図〜第5図は本発明の一実施例を示す図である。2 to 5 are views showing one embodiment of the present invention.

第2図において、1はプリント基板に搭載されたLSI
であり、LSIIはMPU2により制御される。3はR
OMよりなる外部メモリ(記憶手段)であり、外部メモ
リ3はMPU2がフェッチするマイクロプログラムを格
納している。
In Figure 2, 1 is an LSI mounted on a printed circuit board.
The LSII is controlled by the MPU2. 3 is R
The external memory 3 is an external memory (storage means) consisting of OM, and stores microprograms fetched by the MPU 2.

4はアドレス信号を送出するためのアドレスバス、5は
データを送出したり、データを入力したりするためのデ
ータバスであり、アドレスバス4およびデータバス5を
介してMPU2は外部メモリ3およびLSllにそれぞ
れ接続されている。
4 is an address bus for sending address signals, and 5 is a data bus for sending and inputting data. Via the address bus 4 and data bus 5, the MPU 2 is connected to the external memory 3 and the LS11. are connected to each.

6はロジックアナライザなどの波形観測用装置であり、
この波形観測用装置6を用いて、アドレスバス4および
データバス5の各波形をMPU2のリセット信号をトリ
ガにして観測する。
6 is a waveform observation device such as a logic analyzer;
Using this waveform observation device 6, each waveform of the address bus 4 and data bus 5 is observed using the reset signal of the MPU 2 as a trigger.

外部メモリ3は、第3図に示すように、スタートアドレ
スから数バイトの特定領域7を有し、この特定領域7の
特定のアドレス(XOOOOH〜X0OO3H)にX0
55H(01010101)、X0AAH(10101
010) 、X0FFH(11111111) 、X0
OOH(00000000)という特定のデータが格納
されている。
As shown in FIG. 3, the external memory 3 has a specific area 7 of several bytes from the start address, and a specific address (XOOOOH to X0OO3H) of this specific area 7 has X0
55H (01010101), X0AAH (10101
010), X0FFH(11111111), X0
Specific data OOH (00000000) is stored.

また、外部メモリ3はMPU2にフェッチされるマイク
ロプログラムを格納するプログラムコード領域8を有し
ている。
Further, the external memory 3 has a program code area 8 that stores a microprogram to be fetched by the MPU 2.

また、MPU2はその内部にMPU内部ラム(RAM)
領域9を有し、LSIIは外部レジスタ領域10を有し
、他のLSIはワーク領域11を有している。
In addition, MPU2 has an MPU internal RAM (RAM) inside.
LSII has an external register area 10, and other LSIs have a work area 11.

次に、動作を説明する。Next, the operation will be explained.

第4図は動作を示すフローチャートである。第4図にお
いて、ステップS1で電源投入し、ステップS2でMP
U2のリセットが解除され、ステップS3でMPU2は
外部メモリ3のスタートアドレス(XOOOH)をアド
レスバス4に送出する。次に、ステップS4でデータバ
ス5にはX055Hのデータが外部メモリ3より送出さ
れるので、MPU2はこの送出されたX055Hのデー
タをフェッチする。そして、波形観測用装置6でアドレ
スバス4上のX0OOHの波形やデータバス5上のX0
55Hの波形をみて、アドレスバス4およびデータバス
5の故障の有無を検出する。
FIG. 4 is a flowchart showing the operation. In FIG. 4, the power is turned on in step S1, and the MP is turned on in step S2.
The reset of U2 is released, and the MPU 2 sends the start address (XOOOH) of the external memory 3 to the address bus 4 in step S3. Next, in step S4, the data X055H is sent from the external memory 3 to the data bus 5, so the MPU 2 fetches the sent data X055H. Then, the waveform observation device 6 detects the waveform of X0OOH on the address bus 4 and the waveform of X0OOH on the data bus 5.
The presence or absence of a failure in the address bus 4 and data bus 5 is detected by looking at the waveform of 55H.

以下、同様に、ステップS5でアドレスバス4にアドレ
スX0OOIHを送出し、ステップS6でデータバス5
にデータX0AAHを送出し、ステップS7でアドレス
バス4にアドレスX0002Hを送出し、ステップS8
でデータバス5にデータX0FFHを送出し、ステップ
S9でアドレスバス4にアドレスX0OO3Hを送出し
、ステップSIOでデータバス5にデータX0OOHを
送出し、その後ステップSllでアドレスバス4にLS
IIのアドレスXFFFFHを送出し、ステップS12
でデータバス5からLSIIにデータXOOIHを送出
する。
Similarly, the address X0OOIH is sent to the address bus 4 in step S5, and the address X0OOIH is sent to the data bus 5 in step S6.
Sends data X0AAH to address bus 4 in step S7, sends address X0002H to address bus 4, and in step S8
Sends data X0FFH to data bus 5 in step S9, sends address X0OO3H to address bus 4 in step SIO, sends data X0OOH to data bus 5 in step SIO, and then sends LS to address bus 4 in step Sll.
Send the address XFFFFH of II, and step S12
The data XOOIH is sent from the data bus 5 to the LSII.

第5図に示すように、データD1〜D7がX055Hか
らX0AAHに変化するとき、また、X0FFHからX
0OHに変化するとき、いずれも“1”から“0”また
、“0”から“1“へ変化する。これによりデータバス
5がハイまたはローに固定されていないことを確認する
ことができる。
As shown in FIG. 5, when data D1 to D7 change from X055H to X0AAH,
When changing to 0OH, both change from "1" to "0" and from "0" to "1". This makes it possible to confirm that the data bus 5 is not fixed at high or low.

データバス5にX0IHを送出するには、パリティビッ
トDPが“1″に固定されていないことを確認するため
である。
The purpose of sending X0IH to the data bus 5 is to confirm that the parity bit DP is not fixed at "1".

また、LSllの特定のアドレスに特定のデータを送出
することで、アドレスバス4の故障の有無を検出するこ
とができ、また、*R/Wの信号が“1″に固定されて
いないことを確認することができる。アドレスバス4に
スタートアドレスと全く逆の信号(X OF F F 
F H)を送出することで、アドレスバス4が“0″に
固定されていないことを確認することができる。
In addition, by sending specific data to a specific address of LSll, it is possible to detect whether there is a failure in the address bus 4, and also to check that the *R/W signal is not fixed at "1". It can be confirmed. A signal completely opposite to the start address (X OF F F
By sending FH), it can be confirmed that the address bus 4 is not fixed at "0".

なお、第5図中*RESETはMPU2がリセットする
信号、*ROM5LはMPU2が外部メモリ(ROM)
3をセレクトする信号、*R/WはMPU2が外部メモ
リ3をリード/ライトするとき使用する信号をそれぞれ
示す。なお、斜線部はデータの不定を示す。
In addition, *RESET in Figure 5 is a signal that MPU2 resets, and *ROM5L is a signal that MPU2 uses as an external memory (ROM).
3 and *R/W indicate the signals used when the MPU 2 reads/writes the external memory 3, respectively. Note that the shaded area indicates that the data is undefined.

[発明の効果] 以上説明してきたように11本発明によれば、特定のア
ドレスより特定のデータをリードし、特定のアドレスに
特定のデータをライトして、アドレスバスおよびデータ
バスの波形を観測するようにしたため、アドレスバスお
よびデータバスの故障を容易に検出することができる。
[Effects of the Invention] As explained above, according to the present invention, it is possible to read specific data from a specific address, write specific data to a specific address, and observe the waveforms of the address bus and data bus. Therefore, failures in the address bus and data bus can be easily detected.

その結果、MPUの暴走を未然に防止することができる
As a result, runaway of the MPU can be prevented.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の原理説明図、 第2図は本発明の一実施例を示す図、 第3図はアドレスマツプを示す図、 第4図はフローチャート、 第5図はタイムチャートである。 図中、 1・・・LSI。 2・・・MPU。 3・・・外部メモリ(記憶手段) 4・・・アドレスバス、 5・・・データバス、 6・・・波形観測用装置、 7・・・特定領域、 8・・・プログラムコード領域、 9・・・MPU内部ラム領域、 10・・・外部レジスタ領域、 11・・・ワーク領域。 FIG. 1 is a diagram explaining the principle of the present invention, FIG. 2 is a diagram showing an embodiment of the present invention; Figure 3 is a diagram showing the address map. Figure 4 is a flowchart, FIG. 5 is a time chart. In the figure, 1...LSI. 2...MPU. 3...External memory (storage means) 4...address bus, 5...data bus, 6... Waveform observation device, 7...Specific area, 8...Program code area, 9...MPU internal ram area, 10...external register area, 11...Work area.

Claims (1)

【特許請求の範囲】[Claims] MPU(2)にアドレスバス(4)およびデータバス(
5)を介して接続した記憶手段(3)の特定のアドレス
に特定のデータを格納しておき、電源投入後前記MPU
(2)により前記記憶手段(3)に対してリード動作を
行なって、前記アドレスバス(4)および前記データバ
ス(5)の波形を波形観測用装置(6)で観測すること
により前記アドレスバス(4)および前記データバス(
5)の故障を検出することを特徴とする故障検出方法。
The MPU (2) is connected to an address bus (4) and a data bus (
Specific data is stored in a specific address of the storage means (3) connected via the MPU 5), and after the power is turned on, the
(2) performs a read operation on the storage means (3), and observes the waveforms of the address bus (4) and the data bus (5) with a waveform observation device (6). (4) and the data bus (
5) A fault detection method characterized by detecting the fault.
JP2062293A 1990-03-13 1990-03-13 Fault detecting method Pending JPH03263131A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2062293A JPH03263131A (en) 1990-03-13 1990-03-13 Fault detecting method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2062293A JPH03263131A (en) 1990-03-13 1990-03-13 Fault detecting method

Publications (1)

Publication Number Publication Date
JPH03263131A true JPH03263131A (en) 1991-11-22

Family

ID=13195926

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2062293A Pending JPH03263131A (en) 1990-03-13 1990-03-13 Fault detecting method

Country Status (1)

Country Link
JP (1) JPH03263131A (en)

Similar Documents

Publication Publication Date Title
KR940002904B1 (en) Memory card resident diagnostic testing
JPH03263131A (en) Fault detecting method
JP3576978B2 (en) Memory port, storage device, information processing system
JP2729126B2 (en) Address trace circuit of debug system
JP2006277133A (en) Semiconductor integrated circuit and memory data checking method
JPH079636B2 (en) Bus diagnostic device
JPH06110721A (en) Memory controller
KR100538486B1 (en) Error detecting circuit for storing data in system memory
JPH0793225A (en) Memory check system
JPH04115339A (en) Memory error processing system
JPS6252649A (en) Hard error detector for memory element
JPS6237748A (en) Triagger signal generating system by firmware
JPS6073757A (en) History acquisition method for operational processing unit
JP2009140011A (en) Inspection method for memory
JPS60116043A (en) Data processing device
JPS59121451A (en) Information processor
JPH03265037A (en) Large capacity memory initial diagnostic control system
JPH09198274A (en) Method for testing device having processor and ram
JPH0498555A (en) Bus interface check system
JPS5922319B2 (en) Logic circuit diagnosis method for main memory controller
JPH06208479A (en) Diagnostic system for information processor
JPH0368035A (en) Information processor
JPH01233642A (en) Memory printing board
JPS6029978B2 (en) Check device
JPH0981420A (en) Error log device