JPH03262055A - Storage device for extension of main storage device - Google Patents
Storage device for extension of main storage deviceInfo
- Publication number
- JPH03262055A JPH03262055A JP6186290A JP6186290A JPH03262055A JP H03262055 A JPH03262055 A JP H03262055A JP 6186290 A JP6186290 A JP 6186290A JP 6186290 A JP6186290 A JP 6186290A JP H03262055 A JPH03262055 A JP H03262055A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- storage device
- capacity
- switch
- motherboard
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
Abstract
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
本発明は、主記憶装置の記憶容量を増設するために用い
られる主記憶装置増設用記憶装置に関する。DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Industrial Application Field) The present invention relates to a main storage expansion storage device used to increase the storage capacity of a main storage device.
（従来の技術）
コンピュータ等のように莫大な量のメモリ素子が用いら
れる電子機器には、これらメモリ素子を一括に実装した
プリント配線基板が収容される。(Prior Art) Electronic devices such as computers that use a huge amount of memory elements house a printed wiring board on which these memory elements are collectively mounted.
ところで、このようなプリント配線基板には、メモリ素
子が実装された基板（メモリマザーボードと呼ぶ。）上
に、さらにメモリ素子が実装された基板（メモリドータ
ボードと呼ぶ。）を着脱可能に実装するようにしたもの
がある。このようなプリント配線基板によれば、メモリ
容量の増大が要求された場合に、メモリドータボードを
さらにメモリ容量の大きなものに交換することで、柔軟
に対処し得るからである。By the way, such a printed wiring board has a board on which memory elements are mounted (called a memory motherboard), and a board on which memory elements are further mounted (called a memory daughter board) is removably mounted. There is something I did. According to such a printed wiring board, when an increase in memory capacity is required, it can be flexibly handled by replacing the memory daughter board with one having a larger memory capacity.
第５図にこのようなプリント配線基板の従来例を示す。FIG. 5 shows a conventional example of such a printed wiring board.
同図において、１はメモリマザーボードを示している。In the figure, 1 indicates a memory motherboard.
このメモリマザーボード１上には、メモリ制御回路２が
形成されるとともに、多数の基本メモリ素子３が実装さ
れ、さらに複数のメモリドータボード４が着脱可能に実
装されている。尚、５はスタートアドレス設定用のＤＩ
Ｐスイッチ、６はエンドアドレス設定用のＤＩＰスイッ
チである。On this memory motherboard 1, a memory control circuit 2 is formed, a large number of basic memory elements 3 are mounted, and a plurality of memory daughter boards 4 are also mounted removably. Furthermore, 5 is the DI for setting the start address.
The P switch 6 is a DIP switch for setting the end address.
また、メモリドータボード４には、第６図に示すように
、メモリ制御回路７が形成されるとと″もに、多数のメ
モリ素子８が実装され、さらにメモリマザーボード１と
の接続を行うコネクタ９が形設されている。Further, as shown in FIG. 6, the memory daughter board 4 has a memory control circuit 7 formed thereon, a large number of memory elements 8 mounted thereon, and a connector 9 for connection with the memory motherboard 1. is formed.
そして、メモリドータボード４をメモリマザーボード１
上に実装する場合、第７図に示すように、メモリドータ
ボード４上に形設されたコネクタ９をメモリマザーボー
ド１上に形設されたコネクタ１０に接続することにより
行う。Then, connect the memory daughter board 4 to the memory motherboard 1.
When mounting on the memory motherboard 1, the connector 9 formed on the memory daughter board 4 is connected to the connector 10 formed on the memory motherboard 1, as shown in FIG.
ところで、メモリマザーボード１上に実装されるメモリ
ドータボード４のメモリ容量が増設された場合、全体の
メモリ容量が変わるため、スタートアドレス及びエンド
アドレスを再設定する必要がある。このため、従来では
、変更されたメモリ容量に基づきスタートアドレス及び
エンドア５ドレスを人手により計算し、スタートアドレ
ス設定用のＤＩＰスイッチ５及びエンドアドレス設定用
のＤＩＰスイッチ６にそれらの値を設定することが行わ
れていた。By the way, when the memory capacity of the memory daughter board 4 mounted on the memory motherboard 1 is increased, the entire memory capacity changes, so it is necessary to reset the start address and end address. For this reason, conventionally, the start address and end address 5 address are calculated manually based on the changed memory capacity, and those values are set in the DIP switch 5 for setting the start address and the DIP switch 6 for setting the end address. was being carried out.
しかしながら、この場合、メモリ容量に基づくスタート
アドレス及びエンドアドレスを人手による計算により求
めていたため、計算ミスによりスタートアドレス及びエ
ンドアドレスが誤って設定される虞れがあった。また、
こうしたスタートアドレス及びエンドアドレスの設定は
手間を要し、面倒であるという問題もあった。However, in this case, since the start address and end address were calculated manually based on the memory capacity, there was a risk that the start address and end address would be set incorrectly due to a calculation error. Also,
There is also the problem that setting such a start address and end address requires time and effort and is troublesome.
（発明が解決しようとする課題）
このようにメモリドータボードを用いることでメモリ容
量の増大に対して柔軟に対処できるようにされた従来の
メモリ素子実装用のプリント配線基板においては、スタ
ートアドレス及びエンドアドレスの再設定を、変更され
たメモリ容量に基づきスタートアドレス及びエンドアド
レスを人手により計算し、スタートアドレス設定用のＤ
ＩＰスイッチ及びエンドアドレス設定用のＤＩＰスイッ
チにそれらの値を設定することにより行ってぃた。この
ため、計算ミスによりスタートアドレス及びエンドアド
レスが誤って設定される虞れがあった。また、こうした
スタートアドレス及びエンドアドレスの設定は手間を要
し、面倒であるという問題もあった。(Problem to be Solved by the Invention) In the conventional printed wiring board for mounting memory elements, which can flexibly cope with an increase in memory capacity by using a memory daughter board, the start address and end To reset the address, manually calculate the start address and end address based on the changed memory capacity, and
This was done by setting these values in the IP switch and the DIP switch for end address setting. Therefore, there was a risk that the start address and end address would be set incorrectly due to a calculation error. Further, there is a problem that setting the start address and end address is time-consuming and troublesome.
本発明は、このような事情に基づき成されたもので、ス
タートアドレス及びエンドアドレスの設定を正確かつ簡
単に行うことができる主記憶装置増設用記憶装置を提供
することを目的としている。The present invention was made based on the above circumstances, and an object of the present invention is to provide a main memory expansion storage device in which the start address and end address can be set accurately and easily.
［発明の構成］
（Ｒ８を解決するための手段）
本発明は、上述した課題を解決するために、少なくとも
制御回路を有する主記憶装置に着脱可能に実装され、こ
の主記憶装置の記憶容量を増設するために用いられる記
憶装置において、この記憶装置の記憶容量を設定するた
めのスイッチと、このスイッチにより設定された記憶容
量に関する信号を前記主記憶装置に対して伝送するコネ
クタとを具備するものである。[Structure of the Invention] (Means for Solving R8) In order to solve the above-mentioned problem, the present invention is removably mounted on a main storage device having at least a control circuit, and reduces the storage capacity of the main storage device. A storage device used for expansion, comprising a switch for setting the storage capacity of the storage device, and a connector for transmitting a signal regarding the storage capacity set by the switch to the main storage device. It is.
（作 用）
本発明では、記憶装置の記憶容量をスイッチにより設定
すると、このスイッチにより設定された記憶容量に関す
る信号は、コネクタを介し主記憶装置に対して伝送され
る。そして、主記憶装置は、上記信号に基づき制御回路
によりスタートアドレス及びエンドアドレスを設定する
。従って、スタートアドレス及びエンドアドレスの設定
を正確かつ簡単に行うことができる。(Function) In the present invention, when the storage capacity of the storage device is set by a switch, a signal related to the storage capacity set by the switch is transmitted to the main storage device via the connector. Then, the main memory device sets a start address and an end address by a control circuit based on the above signal. Therefore, the start address and end address can be set accurately and easily.
（実施例） 以下、本発明の実施例の詳細を図面に基づき説明する。(Example) Hereinafter, details of embodiments of the present invention will be explained based on the drawings.
第１図は本発明の一実施例に係るメモリ素子実装用のプ
リント配線基板を示す図である。FIG. 1 is a diagram showing a printed wiring board for mounting a memory element according to an embodiment of the present invention.
同図において、１１はメモリマザーボードを示している
。このメモリマザーボード１１上には、メモリ制御回路
１２が形成されるとともに、多数の基本メモリ素子１３
が実装され、さらに複数のメモリドータボード１４が着
脱可能に実装されている。尚、１５は基本メモリ素子１
３のメモリ容量設定用のスイッチである。In the figure, 11 indicates a memory motherboard. A memory control circuit 12 is formed on this memory motherboard 11, and a large number of basic memory elements 13
is mounted, and a plurality of memory daughter boards 14 are also removably mounted. In addition, 15 is the basic memory element 1
This is a switch for setting the memory capacity of No. 3.
また、メモリドータボード１４上には、第２図に示すよ
うに、メモリ制御回路１６カく形成されるとともに、多
数のメモリ素子１７カ（実装され、さらにメモリマザー
ボード１１との接続を行うコネクタ１８が形設されてい
る。尚、１９は当該メモリドータボード１４のメモリ容
量設定用のスイッチである。Further, as shown in FIG. 2, on the memory daughter board 14, 16 memory control circuits are formed, a large number of memory elements 17 are mounted, and a connector 18 for connection with the memory motherboard 11 is also formed. Note that 19 is a switch for setting the memory capacity of the memory daughter board 14.
上述したメモリ容量設定用のスイッチ１５．１９は、例
えば第３図に示すように、ボード側に形設された少なく
とも３本のピン２ｏａ、２０ｂ％２０ｃと、隣接する２
本のピン（ピン２０ａとピン２０ｂまたはピン２０ｂと
２０Ｃ）間を短絡させるプラグ２１とから構成される。The above-mentioned memory capacity setting switch 15.19 has at least three pins 2oa, 20b% 20c formed on the board side, and two adjacent
The plug 21 short-circuits between two pins (pins 20a and 20b or pins 20b and 20C).
そして、例えばメモリマザーボード１１側のメモリ容量
設定用のスイッチ１５においては、プラグ２１によりピ
ン２０ａとピン２０ｂとを短絡させた場合、各基本メモ
リ素子１３のメモリ容量がＬＭ ｂｉｔである設定がな
されたことになる。一方、プラグ２１によりピン２０ｂ
とピン２０ｃとを短絡させた場合、各基本メモリ素子１
３のメモリ容量が４Ｍｂｉｔである設定がなされたこと
になる。For example, in the memory capacity setting switch 15 on the memory motherboard 11 side, when pins 20a and 20b are shorted by the plug 21, the memory capacity of each basic memory element 13 is set to LM bit. It turns out. On the other hand, the plug 21 causes the pin 20b to
and pin 20c, each basic memory element 1
This means that the memory capacity of No. 3 has been set to 4 Mbit.
また、メモリドータボード１４側のメモリ容量設定用の
スイッチ１９においては、プラグ２１によりピン２０ａ
とピン２０ｂとを短絡させた場合、当該メモリドータボ
ー ド１４のメモリ容量がＬＭｂｙｔｅである設定がな
されたことになる。一方、プラグ２１によりピン２０ｂ
とピン２０ｃとを短絡させた場合、当該メモリドータボ
ード１４のメモリ容量が４Ｍ ｂｙｔｅである設定がな
されたことになる。そして、このメモリ容量設定用のス
イッチ１９により設定されたメモリ容量に関する信号は
、コネクタ１８を介しメモリマザーボード１１側に送出
されるようになっている。In addition, in the memory capacity setting switch 19 on the memory daughter board 14 side, the plug 21 connects the pin 20a.
If the terminal and pin 20b are short-circuited, the memory capacity of the memory daughter board 14 is set to LMbyte. On the other hand, the plug 21 causes the pin 20b to
If the terminal and pin 20c are short-circuited, the memory capacity of the memory daughter board 14 is set to 4 Mbytes. A signal regarding the memory capacity set by the memory capacity setting switch 19 is sent to the memory motherboard 11 via the connector 18.
このようなメモリドータボード１４をメモリマザーボー
ド１１上に実装する場合、まずメモリ容量設定用のスイ
ッチ１９により当該メモリドータボード１４のメモリ容
量を設定する。When mounting such a memory daughter board 14 on the memory motherboard 11, first the memory capacity of the memory daughter board 14 is set using the memory capacity setting switch 19.
次に、第４図に示すように、メモリドータボード１４上
に形設されたコネクタ１８をメモリマザーボード１１上
に形設されたコネクタ２２に接続する。Next, as shown in FIG. 4, the connector 18 formed on the memory daughter board 14 is connected to the connector 22 formed on the memory motherboard 11.
すると、このメモリ容量設定用のスイッチ１９により設
定されたメモリ容量に関する信号は、コネクタ１８及び
コネクタ２２を介しメモリマザーボード１１上に形成さ
れたメモリ制御回路１２に送出される。Then, a signal regarding the memory capacity set by the memory capacity setting switch 19 is sent to the memory control circuit 12 formed on the memory motherboard 11 via the connector 18 and the connector 22.
また、メモリマザーボード１１上の基本メモリ素子１３
をメモリ容量の異なるものに交換する場合、メモリ容量
設定用のスイッチ１５により当該基本メモリ素子１３の
メモリ容量を設定する。In addition, the basic memory element 13 on the memory motherboard 11
When replacing the basic memory element 13 with one having a different memory capacity, the memory capacity of the basic memory element 13 is set using the memory capacity setting switch 15.
すると、このメモリ容量設定用のスイッチ１５により設
定されたメモリ容量に関する信号も、同様にメモリ制御
回路１２に送出される。Then, a signal related to the memory capacity set by this memory capacity setting switch 15 is also sent to the memory control circuit 12 in the same way.
メモリ制御回路１２は、上述したメモリ容量に関する信
号を受けると、全てのメモリドータボード１４のメモリ
容量及び全ての基本メモリ素子１３を加算し、当該プリ
ント配線基板の全メモリ容量を算出する。そして、この
全メモリ容量に基づきスタートアドレス及びエンドアド
レスの再設定を行う。When the memory control circuit 12 receives the signal regarding the memory capacity described above, it adds the memory capacities of all the memory daughter boards 14 and all the basic memory elements 13 to calculate the total memory capacity of the printed wiring board. Then, the start address and end address are reset based on this total memory capacity.
従って、本実施例によれば、メモリマザーボード１１上
に実装されるメモリドータボード１４のメモリ容量が増
設された場合、メモリドータボード１４に設けられたメ
モリ容量設定用のスイッチ１９を切替えるだけで、当該
プリント配線基板のスタートアドレス及びエンドアドレ
スが再設定される。このため、スタートアドレス及びエ
ンドアドレスを再設定を確実かつ簡単に行うことができ
る。即ち、従来のようにスタートアドレス及びエンドア
ドレスを人手により計算することが不要となり、またス
タートアドレス及びエンドアドレスの設定を直接行う必
要がなくなるからである。Therefore, according to this embodiment, when the memory capacity of the memory daughter board 14 mounted on the memory motherboard 11 is increased, simply by switching the memory capacity setting switch 19 provided on the memory daughter board 14, the memory capacity of the memory daughter board 14 mounted on the memory motherboard 11 can be increased. The start address and end address of the wiring board are reset. Therefore, the start address and end address can be reset reliably and easily. That is, there is no need to manually calculate the start address and end address as in the past, and there is no need to directly set the start address and end address.
尚、メモリ容量設定用のスイッチ１９により設定された
メモリ容量に関する信号をメモリマザーボード１１側に
送出するために用いられたコネクタ１８には、−船釣に
使用されていない空きのピンが存在する。従って、この
空きのピンを利用して上記信号を送出するようにすれば
、部品点数を増大させることなく本発明を実現すること
ができる。Note that the connector 18 used to send a signal regarding the memory capacity set by the memory capacity setting switch 19 to the memory motherboard 11 side has an empty pin that is not used for boat fishing. Therefore, if the above-mentioned signals are sent out using these empty pins, the present invention can be realized without increasing the number of parts.
［発明の効果］
以上説明したように本発明によれば１、記憶装置の記憶
容量をスイッチにより設定するだけでスタートアドレス
及びエンドアドレスが設定されるので、スタートアドレ
ス及びエンドアドレスの設定を正確かつ簡単に行うこと
ができる。[Effects of the Invention] As explained above, according to the present invention, 1. The start address and end address are set simply by setting the storage capacity of the storage device with a switch, so the start address and end address can be set accurately and It can be done easily.
第１図は本発明の一実施例に係るメモリ素子実装用のプ
リント配線基板の斜視図、第２図は第１図に示すメモリ
ドータボードの斜視図、第３図は第１図及び第２図に示
すメモリ容量設定用のスイッチの斜視図、第４図は本実
施例のメモリドータボードをメモリマザーボード上に実
装する場合の説明図、第５図は従来のメモリ素子実装用
のプリント配線基板の斜視図、第６図は第５図に示すメ
モリドータボードの斜視図、第７図は従来のメモリドー
タボードをメモリマザーボード上に実装する場合の説明
図である。
１１・・・メモリマザーボード、１２・・・メモリ制御
回路、１３・・・基本メモリ素子、１４・・・メモリド
ータボード、１５．１９・・・メモリ容量設定用のスイ
ッチ、１６・・・メモリ制御回路、１７・・・メモリ素
子、１８・・・コネクタ。FIG. 1 is a perspective view of a printed wiring board for mounting a memory element according to an embodiment of the present invention, FIG. 2 is a perspective view of a memory daughter board shown in FIG. 1, and FIG. 3 is a perspective view of the memory daughter board shown in FIGS. 4 is an explanatory diagram of the case where the memory daughter board of this embodiment is mounted on a memory motherboard, and FIG. 5 is a perspective view of a conventional printed wiring board for mounting memory elements. 6 is a perspective view of the memory daughter board shown in FIG. 5, and FIG. 7 is an explanatory diagram of the case where a conventional memory daughter board is mounted on a memory motherboard. DESCRIPTION OF SYMBOLS 11...Memory motherboard, 12...Memory control circuit, 13...Basic memory element, 14...Memory daughter board, 15.19...Switch for memory capacity setting, 16...Memory control circuit , 17... memory element, 18... connector.
Claims (1)
装され、この主記憶装置の記憶容量を増設するために用
いられる記憶装置において、この記憶装置の記憶容量を
設定するためのスイッチと、 このスイッチにより設定された記憶容量に関する信号を
前記主記憶装置に対して伝送するコネクタと を具備することを特徴とする主記憶装置増設用記憶装置
。[Scope of Claims] In a storage device that is removably mounted on a main storage device having at least a control circuit and used to increase the storage capacity of the main storage device, a method for setting the storage capacity of the storage device is provided. A storage device for expanding a main storage device, comprising: a switch; and a connector that transmits a signal regarding the storage capacity set by the switch to the main storage device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6186290A JPH03262055A (en) | 1990-03-12 | 1990-03-12 | Storage device for extension of main storage device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6186290A JPH03262055A (en) | 1990-03-12 | 1990-03-12 | Storage device for extension of main storage device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03262055A true JPH03262055A (en) | 1991-11-21 |
Family
ID=13183350
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6186290A Pending JPH03262055A (en) | 1990-03-12 | 1990-03-12 | Storage device for extension of main storage device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03262055A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06348588A (en) * | 1992-05-19 | 1994-12-22 | Sun Microsyst Inc | Single in-line memory module |
| US6199150B1 (en) | 1997-07-15 | 2001-03-06 | Matsushita Electric Industrial Co., Ltd. | Data memory apparatus forming memory map having areas with different access speeds |
-
1990
- 1990-03-12 JP JP6186290A patent/JPH03262055A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06348588A (en) * | 1992-05-19 | 1994-12-22 | Sun Microsyst Inc | Single in-line memory module |
| US6199150B1 (en) | 1997-07-15 | 2001-03-06 | Matsushita Electric Industrial Co., Ltd. | Data memory apparatus forming memory map having areas with different access speeds |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4079440A (en) | Printed circuit board capable of being inserted and withdrawn on on-line status | |
| CA2016546A1 (en) | Modular computer memory circuit board | |
| US5065141A (en) | Expanded register rack for a programmable logic controller | |
| CN109962786A (en) | Interface card module and its adapter | |
| JPH03262055A (en) | Storage device for extension of main storage device | |
| US6516377B1 (en) | Self-configuring modular electronic system | |
| JP2963812B2 (en) | Automatic identification number setting circuit card mounting shelf device | |
| JPS6227409B2 (en) | ||
| JP2000284873A (en) | Memory circuit board | |
| JPS6015359Y2 (en) | signal connection device | |
| US5142157A (en) | High density modular power switch drivers | |
| CA2071447A1 (en) | Crossbar switch and parallel processing system using the same | |
| JP2850790B2 (en) | Wiring system using wiring housing | |
| JPS5940866U (en) | Wiring connection failure detection device | |
| JPH0567080B2 (en) | ||
| KR0136436B1 (en) | Ioph integration method of rasm in tdx-10 | |
| JPS62281492A (en) | Electronic circuit | |
| JPH0546291A (en) | Mounting/dismounting method for terminating resistor | |
| DE102004019622A1 (en) | Data management system and method with multiple gate processor | |
| JPH10144088A (en) | Write-in method for electrically erasable programmable rom | |
| JP2603869Y2 (en) | Bus line equipment | |
| JP3157876B2 (en) | Remote monitoring control device | |
| JPS6130100A (en) | Electric construction unit | |
| JPH0595572A (en) | Extended circuit substrate | |
| JPH0668942A (en) | Card edge connector |