JPH0326096A - 被監視制御装置のｃｐｕリセット方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 所定対象の監視情報を監視ｉｉｌＩＩＩＩｌ装詔へ通知
し、監視ＩＩＩＩｌｌ装置によりｔｉＩＪＩｌＩされる
被監視！＋３１０装置内のＣＰＵを監視制御装置から遠
隔リセットする方式に関し、 監視ＩＩＩＩｌｌ装置と被監視ＩＩＩ田装冒との同の通
信伝送路を共用して被監視ｖＩａｉｎｔをリセットする
ことを目的とし、 中央処理装置を備えた主局用監視８１１１１１部から送
受信部を介して伝送路へ送信信号を送出するＣ視υｍｌ
ｌｌ装置と、該伝送路を経た送信信号を送受信部で受信
し、中央処理装置を備えた従局用監視Ｉｌｌｗ部が外部
入出力部を介して得た監視情報を上記受信信号に応じて
該送受信部及び伝送路を介して該監視ｔｓｗｉｓ”ａへ
送信して該監視詞御装置の表示操作部に表示させる被監
視制御装置とよりなる監視システムにおいて、前記伝送
路で伝送される信号の正常時に存在しない予め定めたパ
ターンのリセット信号を発生するリセットパターン発生
器と、前記被監視制御装置から応答が無い時に前記リセ
ットパターン発生器からのリセット信号を前記主局用監
？Ｊ！ＩＩＩＩＩ１部からの送信信号に代えて前記伝送
路へ切替出力する切替出力手段とを前記監視．Ｉｌｌ！
ＩＩ装冒内に具備し、前記伝送路を経て入力された該リ
セット信号を検出するリセットパターン検出器と、該リ
セットパターン発生器からの検出信号により前記従局用
監視制御部内の中央処叩装置を強制的にリセットするリ
セットコントロール部とを前記被監視制ｍ装置内に具備
するよう構成する。

〔産業上の利用分野〕

本発明は被監視ｔｓｍ装置のＣＰＬＪリセット方式に係
り、特に所定対象の監視情報を監視’ｌＩ’ｌｌＪ装置
へ通知し、監？Ｊ２　ｉｌｌ　ｌｉｔ装置により制御さ
れる被監視υＩｍ装置内のＣＰＵｔｉ−監視１ｉ１Ｊ御
装置から遠隔リセットする方式に関する。

監視ＩＩＪｉｍ装置（以下、「主局」ともいう〉が遠隔
地にある１台又は２台以上の被監視制１ｍ装置（以下、
「従局」ともいう〉による監視対象の監視情報をポーリ
ング等で収集し、これにより従局の動作を６１３１１１
するような監視システムにおいて、従局内のＣＰＵが潜
在するソフトウエアバグにより機能停止等となった場合
は、外部から従局内のＣＰＵを強１ｔｌＪリセットし、
復旧させる必要がある．〔従来の技術〕 主局である監視Ｍｗ装置は人間によって操作され、一方
、被監視ｉｌｗ装置は主局に対して遠隔地にある、無人
の従局であり、従局が所定の監視対象を監視し、それに
より得た監視情報を主局からのポーリングによって送信
する。主局はこの監視情報を表示解析すると共に、従局
自体の動作をも監視しており、その解析結果に応じて従
局をＩｉ１ｗする。

主局及び従局の夫々には中央処理装置（ＣＰＵ）が搭載
されており、夫々の主要部である監視制御部を構成して
いるが、潜在するソフトウェアバグにより機能停止とな
る場合がある。そのような場合には、従局からの応答が
無くなるので、主局は従局のＣＰＵを強制的にリセット
するための信号を送信するようにしている。

〔発明が解決しようとする課題〕

しかるに、従来は上記のリセット信号を、主局と従局間
で通常使用している伝送路とは別の専用の伝送路を用い
て主局から従局へ伝送しており、監視１１ＷＪ装置とは
別にｃＰＵリセットのための遠隔制Ｉｌｌ装置及びリセ
ット信号用伝送路が必要で監視システムを高価なものに
している。

本発明は上記の点に鑑みてなされたもので、監視１１Ｊ
ＩＩｉ装置と被監視Ｉｌｌ御装置との間の通信伝送路を
共用して被監視ｉＩＩＩＩＩ装置をリセットする被監視
ｖＩＷＪ′ｓＷｌのＣＰＵリセット方式を提供すること
を目的とする。

〔課題を解決するための手段〕

８ｌ！１図は本発明の原理構成図を示す。同図中、１　
１　Ｌｔｌｌｉ？ＱＩｌｊｌｌｌｌｌ　１　２ハ被監視
υ１御装ｍｒ、これらは伝送路１３を介して接続されて
いる。監Ｗ４ＩｌｊｗＪ装置１１内の主局用監視制御部
１４は中央処Ｉ！！装置を備えており、これより送信ｉ
！ｌ１５及び伝送路１３を介して被監視制Ｉｌｌ装置１
２へ信号を送信する。また、１６は表示操作部で、被監
視糾ｍ装置１２からの監視情報を表示したり、被監視Ｉ
ＩＪＩＤ装Ｗ１１２の！１１１９情報の出力の操作など
を行なう。

被監視ｓｌｌＩＩ）装置１２は送受信部１７．中央処理
装置を搭載した従局用監視制御部１８．外部入出力部１
９などからなり、外部入出力部１９を介して得た監視情
報を受信信号に応じて監視制ＩＩｌ装置１１へ送信する
。

このような構成の監視システムにおいて、本発明は監視
ｔｓｍ装１２１１にリセットパターン発生器２０と、ス
イッチ２１．２３及びスイッチ制御部２２よりなる切替
出力手段とを備え、一方、被監視ｔＡＩＩｌ装置１２に
リセットパターン検出器２４とリセットコントロール部
２５とを備えた点に特徴を有する。

上記のパターン発生器２０は伝送路１３で伝送される信
号の正常時に存在しない予め定めたパターンのリセット
信号を発生する。また、切替出力手段は被監視ｍｓ装置
１２からの応答が無いときに送受信部１５の送信信号に
代えてパターン発生１２０からのリセット信弓を伝送路
１３へ切替出力する。

一方、前記リセットパターン検出器２４は前記リセット
信号を検出する。また、リセットコントＯ−ル部２５は
リセットパターン検出器２４から検出信号が供給される
と、従局用監視υ１御部１８内の中央処理ＩＩを強制的
にリセットする。

（作用〕 主局監視ｓＩＪｉＩ１部１４はソフトウェアにより送受
信部１５及び伝送路１３を介して従局用監視制御部１８
に対してポーリングを行なう。すると、従局用監？ｌＩ
Ｉ＋１１部１８はソフトウエアにより送受信部１７を介
して上記のポーリングに応答し、監視情報の収集及び制
御情報の送出等を外部入出力部１９に対して行なうと共
に、伝送路１３を介して監視ｔｓｍ装１１１へ監視情報
等を送信する。

これにより、正常時には表示操作部１６には被監視ｔＳ
Ｗ部１２からの監視情報が表示され、また操作部により
操作された情報に基づき被監視ａｌｌ御装１２１２の制
御が行なわれる。

一方、従局用監視ＩＩｌｗ１部１８のソフトウェアバグ
等によりその中央処理装置（ＣＰＵ）が機能停止となっ
た場合には、主局用監視制御部１４はポーリング応答が
できなくなり、その旨を表示操作部１６に表示して保守
者に知らせる。

この表示により保守者は被監視ｕｌ’ｔｌＪ装１１１２
の異常発生をＷｔ瀾し、スイッヂ２１を操作する。これ
により、スイッチ６１１１１１部２２を介してスイッチ
２３が送受信部１５からリセットパターン発生器２０側
への替接続され、所定パターンのリセットｊｒＡ号をス
イツヂ２３及び伝送路１３を介して被監視糾一装置１２
へ送出する。

リセットパターン検出器２４はこのリセット信号を検出
すると、その検出信号をリセットコントロール部２５へ
出力し、これより従局用監視ｔｓｍ部１８内のＣＰＵを
強糾的にリセットする。

〔実施例〕

第２図は本発明の要部をなす監視１１ｊ’ｌｌｌ装置１
１の一実浦例の回路図を示す。同図中、第１図と同一構
成部分には同一符号を付してある。第２図において、送
受信部１５は通信用ＩＣ（ＵＲＴ：Ｕｎｆｖｅｒｓａｔ
　　Ｒｅｃｅｉｖｅｒ　Ｔｒａｎｓｍｉｔｔｅｒ）　３
　０と、ク０ツク発生器３１とからなり、通信用ＩＣ３
０は主局用監視ＩｌｌＷＪ部１４のソフトウェアにより
制御され、例えば公知の目Ｄ　Ｌ．　Ｃ　（　Ｈ　ｉｏ
ｈ　ｉｅｖｅｌＤａｔａ　Ｌｉｎｋ　Ｃｏｎｔｒｏｌ）
手順で定められたフォーマットのデータの送受信を行な
う。また、クロツク発生器３１はこのデータの１タイム
スロットに等しい周期のクＯツクを発生する。

すなわち、通信用ＩＣ３０は第３図（Ａ）に示す如く、
８ビットのフラグパターンＦ．８ビットのアドレスフィ
ールドＡ．８ビットのコントロールフィールドＣ．任息
長の■１〜１■で丞される情報フィールド．１６ビット
のチェックピット及び８ピットのフラグパターンＦから
なる１フレーム構成のＨＤＬＧフォーマットの送信デー
タ「ＸＤを送信し、また同じフレームフォーマットの受
信データＴＸＲを受信する。ここで、フラグシーケンス
Ｆは「０１１１１１１０Ｊという８ビットのビット列で
固定パターンであり、他のフレーム中このパターンが出
ないようにするために、″１″が５個続いたとぎは“Ｏ
”を自動的に挿入するようになされている。

なお、クロツク発生器３１からのクロックは第３図（Ａ
）にＴＸＣで示す如く、１タイムスロット周期の対称方
形波である。

また、第２図中、１６ａは前記表示操作部１６中の要部
の表示操作部で、ラッチ回路３２，発光ダイオード３３
，リセットスイッヂ２１，インバータ３４などからなる
。発光ダイオード３３は被監視ｔｓｍｖｌｗからの応答
が無いときに点灯せしめられる。

３５は主局リセットｓＩＪｌ１部で、１６ビットカウン
タ３６及び３７，及びＤＩＭフリツプフロツプ３８より
なる。カウンタ３６は前記リセットパターン発生器２０
を構成しており、またカウンタ３７及びフリツプ７ロツ
プ３８は前記スイッチ制諏部２０を構成している。この
フリップフ０ツブ３８のＱ出力信号がスイッチ２３を構
成するセレクタ３９ヘセレクト信号として印加される。

次に本実施例の動作について説明するに、従局（被監ｍ
ｉｌｌｉ！Ｉ装置〉からの応答が無いものとすると、ラ
ッチ回路３２にローレベルのデータがラッチされ、発光
ダイオード３３が点灯する。これにより、保守者が手動
により、又は自動的にスイッチ２１が第３図（Ｃ）に示
す如く、時刻ｔ１がらｔ３までの謂闇オンとされる。

一方、カウンタ３６はクロツク発生器３１からのク０ツ
クＴＸＣを到数しており、そのＱ４出力端子よりク０ツ
ク「ｘＣを８個計数する毎にレベルが反転する第３図（
Ｂ）に示す方形波をリセット信号として出力する。従っ
て、このリセット信号は８ビット連続して“ＯＮと８ビ
ット連続して“１″が交互に現われる１６ビット周期の
固定パターンであり、これは前記したＨＤＬＣフォーマ
ットにおいて存在しないパターンである。このように、
リセットパターンをＨＤＬＣにおいて存在しないパター
ンとしたのは、正常時に使用する伝送路を共用するため
、従局の送受信部１７″Ｃ′データとして誤って受信し
てしまわないようにするためである。

上記のカウンタ３６のキャリイ出力はクロックＴＸＣを
１６個１数する毎に第３図（Ｄ）に示す姐く出力され、
フリップフロップ３８のクロック端子に印加される一方
、カウンタ３７のク０ツク端子に印加される。ここで、
フリップ７ロツプ３８のデータ入力端子にはインバータ
３４を介して第３図（Ｃ）と逆相の信号が入力されるか
ら、第３図（Ｅ）に示す如く時刻ｔ！直後の上記キャリ
イ出力時点ｔ２でハイレベルとなる信号がフリップフ０
ツプ３８のＱ出力端子から取り出される。

このフリップ７０ツプ３８のＱ出力Ｍ号がハイレベルの
期間はセレクタ３９はカウンタ３６のＱ４出力端子から
の第３図（Ｂ）に示したリセット信号を送信データとし
て選択出力する。

そして、カウンタ３７がカウンタ３６のキャリイ出力を
第３図（Ｄ）にｔ４で示す時刻で８個計数すると、その
０４出力端子からハイレベルの信号を出力し、フリップ
フ０ツプ３８をリセットする。これにより、このフリッ
プ７ロツブ３８のＱ出力信号（セレクト信＠）は第３図
（Ｅ）に示す如く時刻ｔ４で０−レベルとなり、セレク
タ３９を通信用ＩＣ３０側にの替ｔＩ１１１１する。

このようにして、第２図に示す監視ｔｓｍ装置１１のセ
レクタ３９からは１６ビットのリセットパターンのリセ
ット信号が、８回繰り返して出力される。

なお、第４図は第３図と時間軸を変えて図示し直したも
ので、第４図（Ａ）は第３図＜Ｃ＞に示す信号、第４図
（Ｂ）は第３図（Ｅ）に示したセレクト信号、第４図（
Ｃ）は第３図＜８）に示したリセット信号及び送信デー
タを大々示す。

次に本発明の他の要部をなす被監視制御装置１２の一実
施例の構成及び動作について第５図及び第６図と共に説
明する。第５図は被監視制御装置１２の一実施例の回Ｆ
Ｍ図で、第１図と同・一構成部分には同一符号を付して
ある。第５図において、送受信部１７は前記送受信部１
５と同様に、通信用ｆｃ（ＬＪＲ丁〉４１とクロツク発
生器４２とから構成ざれている。

また、４３は従局リセット制費部で、リセットパターン
検出器２４．４ｍ！続照合回路４４及び１秒タイマ４５
よりなる。４運統照合回路４４は問一ｍが４回Ｉ！統し
て入力されると、その時点で例えばハイレベルの信号を
出力する回路である。

更に従局用監視ｌＩｌ御ｔｇ！ｈ１８は通信用１０４１
に接続されたドライバ／レシーバ４６．ＣＰＵ４７．ド
ライバ／レシーバ４８．ＯＲ回路４９などから構成され
ている。ＣＰＬｌ４７はＯＲ回路４９の出力信号でリセ
ットされる構成とされている。また、ドライバ／レシー
バ４８は外部入出力部１９に接続されている。

次に第５図に示す構成の被監視！ｉＩＪＩｆｔ装置１２
の動作について説明するに、監視ＩｌｉＩＩｌ装置（主
局）１１で第６図（Ａ）に示す如く時刻ｔ１でリセット
ＩＩＩＩｌが行なわれ、これにより同図（Ｂ）に示す如
く主８１１からリセット信号が送信されてきたものとす
ると、第５図に示したリセットパターン検出Ｂ２４が１
６ビットの所定リセットパターンを検出サる毎に第６図
（Ｃ）に示す如く検出信号を出力する。

前記したようにリセットパターンは８回連続し・で送信
されてくるから、リセツ１〜パターン検出器２４からは
１６タイムスロット毎に８＠検出信号が取り出される。

４連統照合回路４４は上記の検出信号が４　１７Ｊ連続
して入力ざれた時刻ｔ４で第６図（Ｄ）に示す如くハイ
レベルの照合信弓を出力し、１秒タイマ４５を起動する
。検出信号を４回連続するまでは１秒タイマ４５を起動
しないのは、ノイズ等によるＷ４ｉｌＪ作を防止するた
めである。

１秒タイマは上記の起動時刻ｔ４から１秒間、第６図（
Ｅ）に示す如くハイレベルのリセット信号を発生し、こ
れをＯＲ＠路４９を通してＣＰＵ４７のリセット端子に
印加し、ＣＰＵ４７を強制的にリセットする。リセット
信号を１秒間保持したのは、ＣＰυ４７の種類によって
リセットに要する時間が異なるが、１秒間あれば十分リ
セットできるからである。

なお、本発明は上記の実施例に限定されるものではなく
、例えばリセットパターンは正常時に存在しない固定パ
ターンであればよく、ようて符号化方式（データ変調方
式〉で定められていないような変化パターンをリセット
パターンとすることもできる，また、従局１２はｌ！数
あるのが通常であるのに対し、異常発生は通常同時に２
つ以上発生プることはないが、それらに同時にリセット
信号を供給できるようにすることも可能である（例えば
、従局対応に割当てた固有’Ｉｔ＠をヘッダとして付加
する、又はリセットパターンを従局毎に変えるなど）。

（発明の効果） 上述の如く、本発明によれば、遠隔地に設置された無人
の被監視ＩＩｉＩｌ装置のＣＰＵに対して、別の遠隔ｔ
ＳＷ装置や専用の伝送路を使用しなくとも、簡単な回路
を付加するだけで、正常時に使用している伝送路を共用
してリセットをかけることができ、従来にくらべてシス
テムコストを低減することができる等の特長を有するも
のである。

【図面の簡単な説明】

第１図は本発明のＷｉ理構成図、 第２図は本発明の要部の一実施例の回路図、第３徳及び
第４図は夫々第２８！！の動作説明用タイムチャート、 第５図は本発明の他の要部の・一実施例の回路図、第６
図は第５図の動作説明用タイムチャートである。 図において、 １１は監視１１１１１訳、 １２は被監視制ｍ＊ａ、 １３は伝送路、 １４は主局用監視制御部、 １５．１７は送受信部、 １６は表示操作部、 １８は従局用監視ｔ．ｌＪ　Ｉｎ　Ｉ、１９は外部入出
力部、 ２０はリセットパターン発生器、 ２１．２３はスイッチ、 ２２はスイッチυＩＩＩ）部、 ２４はリセットパターン検出器、 ２５はリセットコントロール部 を示す。

Claims (1)

1. 【特許請求の範囲】 中央処理装置を備えた主局用監視制御部（１４）から送
   受信部（１５）を介して伝送路（１３）へ送信信号を送
   出する監視制御装置（１１）と、該伝送路（１３）を経
   た送信信号を送受信部（１７）で受信し、中央処理装置
   を備えた従局用監視制御部（１８）が外部入出力部（１
   ９）を介して得た監視情報を上記受信信号に応じて該送
   受信部（１７）及び伝送路（１３）を介して該監視制御
   装置（１１）へ送信して該監視制御装置（１１）の表示
   操作部（１６）に表示させる被監視制御装置（１２）と
   よりなる監視システムにおいて、前記伝送路（１３）で
   伝送される信号の正常時に存在しない予め定めたパター
   ンのリセット信号を発生するリセットパターン発生器（
   ２０）と、前記被監視制御装置（１２）から応答が無い
   時に前記リセットパターン発生器（２０）からのリセッ
   ト信号を前記主局用監視制御部（１４）からの送信信号
   に代えて前記伝送路（１３）へ切替出力する切替出力手
   段（２１，２２，２３）とを前記監視制御装置（１１）
   内に具備し、 前記伝送路（１３）を経て入力された該リセット信号を
   検出するリセットパターン検出器（２４）と、 該リセットパターン発生器（２４）からの検出信号によ
   り前記従局用監視制御部（１８）内の中央処理装置を強
   制的にリセットするリセットコントロール部（２５）と
   を前記被監視制御装置（１２）内に具備するよう構成し
   たことを特徴とする被監視制御装置のＣＰＵリセット方
   式。