JPH03259561A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH03259561A
JPH03259561A JP2058924A JP5892490A JPH03259561A JP H03259561 A JPH03259561 A JP H03259561A JP 2058924 A JP2058924 A JP 2058924A JP 5892490 A JP5892490 A JP 5892490A JP H03259561 A JPH03259561 A JP H03259561A
Authority
JP
Japan
Prior art keywords
resistance
elements
same
semiconductor device
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2058924A
Other languages
English (en)
Inventor
Masaki Okada
雅樹 岡田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu VLSI Ltd
Fujitsu Ltd
Original Assignee
Fujitsu VLSI Ltd
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu VLSI Ltd, Fujitsu Ltd filed Critical Fujitsu VLSI Ltd
Priority to JP2058924A priority Critical patent/JPH03259561A/ja
Priority to EP19910103397 priority patent/EP0445765A3/en
Priority to US07/666,765 priority patent/US5146113A/en
Priority to KR1019910003803A priority patent/KR950007574B1/ko
Publication of JPH03259561A publication Critical patent/JPH03259561A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11898—Input and output buffer/driver structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0802—Resistors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［概要］ 半導体装置に係り、詳しくは半導体装置上に形成される
抵抗素子に関し、 半導体装置上に形成される複数の入力回路又は出力回路
における抵抗素子を同一抵抗値とすることを目的とし、 同一抵抗値の抵抗素子を含んで構成される複数の入力回
路又は出力回路を形成した半導体装置において、各入力
回路又は各出力回路における前記同一抵抗値の抵抗素子
の配置方向が同一となるように形成した。
［産業上の利用分野］ 本発明は半導体装置に係り、詳しくは半導体装置上に形
成される抵抗素子に関するものである。
近年の半導体装置では、複数の入力回路又は出力回路を
構成する際、その入力又は出力特性を均一化するために
、各入力回路又は出力回路に同一抵抗値の抵抗素子を内
蔵することが要求されている。そのため、半導体装置上
に同一抵抗値の複数個の抵抗素子を形成する必要がある
。
［従来の技術］ 従来、半導体装置上に同一抵抗値の抵抗素子を含んで構
成される複数の入力回路又は出力回路を形成する場合に
は、同一形状のものを複数形成していた。
即ち、第３図に示す半導体装置では、チップ１の周縁に
平行に設けられた電源ラインＶｃｃ及び電源ラインＶｓ
ｓ間に第１及び第２の出力回路２，３が設けられている
。出力回路２は出力パッド４と、同パッド４を挟むよう
に配設されたＰチャネル及びＮチャネルトランジスタ５
，６と、Ｐチャネル及びＮチャネルトランジスタ５，６
と出力パッド４とを接続する同一形状をなす抵抗素子Ｒ
１゜Ｒ２とから構成され、抵抗素子Ｒ１，Ｒ２の配置方
向は同一となっている。そして、Ｐチャネルトランジス
タ５は電源ラインＶｃｃに接続され、Ｎチャネルトラン
ジスタ６は電源ラインＶｓｓに接続されている。
又、出力回路３も前記出力回路２と同様に、出力パッド
４、電源ラインＶｃｃに接続されたＰチャネルトランジ
スタ５、電源ラインＶｓｓに接続されたＮチャネルトラ
ンジスタ６、及び前記抵抗素子Ｒ１，Ｒ２と同一形状を
なす抵抗素子Ｒ３，Ｒ４とから構成され、両抵抗素子Ｒ
３，Ｒ４と出力回路２における抵抗素子Ｒ１，Ｒ２とは
それらの配置方向のみが異なっている。
［発明が解決しようとする課題］ しかしながら、従来ではレイアウト設計データに従って
チップ上に実際にこれらの抵抗素子を形成する場合、ウ
ェハが完全な平板ではなく若干湾曲していたり、製造装
置の影響等を受け、形成上の誤差が発生する。
即ち、レイアウト設計データにおいて例えば長辺を５０
μｍ、短辺を２０μｍとし、長辺方向に使用される抵抗
素子ＲをＸＹ直交座標系に配置する場合、第４図（ａ）
に示すように長辺がＸ軸と平行となるように配置した抵
抗素子Ｒｘと、第４図（Ｃ）に示すように長辺がＹ軸と
平行となるように配置した抵抗素子Ｒｙとにおいて、そ
の理論抵抗値はいずれも （但し、ｒは単位面積当たりの抵抗値）となる。
ところが、チップ上に実際に抵抗素子を形成する際、チ
ップのＸ軸方向に１０％、Ｙ軸方向に５％の形成上の誤
差が生じるものとすると、第４図（ａ）に示す抵抗素子
Ｒｘの設計データに基づいて形成される抵抗素子Ｒｘｌ
は、第４図（ｂ）に示すように長辺が５５μｍ、短辺が
２１μｍとなり、その長辺方向における抵抗値は となる。
又、第４図（Ｃ）に示す抵抗素子Ｒｙの設計データに基
づいて形成される抵抗素子Ｒｙｌは、第４図（ｄ）に示
すように長辺が５２，５μｍ、短辺が２２μｍとなり、
その長辺方向における抵抗値はとなる。
このように、従来ではレイアウト設計データにおいて同
一抵抗値となるように同一形状とした抵抗素子Ｒｘ、Ｒ
ｙであっても、抵抗素子ＲｘとＲＹとの配置方向が異な
ると、実際に形成された各抵抗素子Ｒｘｌ、Ｒｙｌの抵
抗値が異なる。
このため、ＩＣチップの入出力回路を介して信号が人出
力する場合、この抵抗値の差により入出力信号にバラツ
キが生じる。入出力信号のバラツキを許容するように回
路を構成していれば、このバラツキには対応できるが、
近年は半導体装置内部、及び周辺回路自体、許容できる
範囲は小さくなってきている。又、通信のインターフェ
ースをとる場合、出力インピーダンスが例えば３００Ω
のように規格化されている場合、トランジスタで抵抗を
作ったのでは抵抗バラツキが大きく、一方、抵抗素子で
作ったのではバラツキがあり、３００Ωという規格に合
った抵抗値を得ることは難しかった。
これとは別に、ＬＳＩ設計者にしてみれば、上記のよう
に抵抗値がバラライたのでは、自分の設計とのくい違い
が生じてしまい、このくい違いを考慮して設計するとい
った面倒があった。
本発明は上記問題点を解決するためになされたものであ
って、その目的は半導体装置上に形成される複数の入力
回路又は出力回路における抵抗素子を同一抵抗値とする
ことができる半導体装置を提供することにある。
［課題を解決するための手段］ 本発明は上記目的を達成するため、同一抵抗値の抵抗素
子を含んで構成される複数の入力回路又は出力回路を形
成した半導体装置において、各入力回路又は各出力回路
における前記同一抵抗値の抵抗素子の配置方向が同一と
なるように形成した。
［作用］ ウェハの湾曲、製造装置の影響等により複数の異なる方
向における誤差が異なっていたとしても、各入力回路又
は各出力回路に含まれる同一抵抗値の抵抗素子の配置方
向を同一にしたので、各方向について各抵抗素子の誤差
は同一となるため、その配置方向における抵抗値は同一
となる。
［実施例コ 以下、本発明を半導体装置の出力回路に具体化した一実
施例を第１，２図に従って説明する。
尚、説明の便宜上、第３図と同様の構成については同一
の符号を付してその説明を一部省略する。
第２図はチップ上に形成される出力回路の回路図を示し
ている。
そして、第１図に示すように、チップ１上において、出
力回路２の抵抗素子Ｒ１，Ｒ２、及び出力回路３の抵抗
素子Ｒ３，Ｒ４はポリシリコンにより同一形状に形成さ
れるとともに、その配置方向が同一となるように配置さ
れている。このため、各抵抗素子Ｒ１−Ｒ４の抵抗値は
同一となる。
即ち、各抵抗素子Ｒ１−Ｒ４は同一方向に配置されてい
るので、ウェハの湾曲、製造装置の影響等により第４図
（ｂ）で示したように複数の異なる方向（Ｘ軸方向、Ｙ
軸方向）における誤差が異なっていたとしても、各方向
（Ｘ軸方向、Ｙ軸方向）について各抵抗素子Ｒ１−Ｒ４
の誤差は同一となる。このため、各抵抗素子Ｒ１〜Ｒ４
の抵抗値を同一とすることができ、各出力回路２，３の
精度を向上することができる。
尚、ＬＳＩ内ですべての入出力回路の抵抗素子を同一方
向に向けておくこともできる。又、規格等により出力、
又は入力するときのインピーダンスが規定された箇所等
、正確な抵抗値を必要とする場所を選んで抵抗素子を同
一方向にしてもよい。
又、本実施例では出力回路２，３に実施したが、チップ
１上に形成される複数の入力回路に実施してもよい。
［発明の効果］ 以上詳述したように、本発明によれば半導体装置上に形
成される複数の入力回路又は出力回路における抵抗素子
を同一抵抗値とすることができる優れた効果がある。
第２図は出力回路の回路図、 第３図は従来における半導体装置の出力回路の一部を示
す図、 第４図（ａ）、　（Ｃ）はレイアウト設計データにおけ
る抵抗素子を示す図、 第４図（ｂ）、　（ｄ）は半導体装置上に形成された抵
抗素子を示す図である。
図において、 ■はチップ、 ２．３は出力回路、 Ｒ１−Ｒ４は抵抗素子である。
【図面の簡単な説明】
第１図は本発明を半導体装置の出力回路に具体化した一
実施例の要部を示す図、 第 １ 図 第３図 従、ｉＵｌおける半Ｓ＃装雪の出力回路の一部を示す図
図面その１ 第　２　図 出力回路の回ＶＡ図 図面その２ 図面その３ 螢図面無し 第 図 （ａ） （ｂ） し くＣ） （ｄ） × ×

Claims (1)

  1. 【特許請求の範囲】 同一抵抗値の抵抗素子を含んで構成される複数の入力回
    路又は出力回路を形成した半導体装置において、 各入力回路又は各出力回路における前記同一抵抗値の抵
    抗素子を配置方向が同一となるように形成したことを特
    徴とする半導体装置。
JP2058924A 1990-03-09 1990-03-09 半導体装置 Pending JPH03259561A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2058924A JPH03259561A (ja) 1990-03-09 1990-03-09 半導体装置
EP19910103397 EP0445765A3 (en) 1990-03-09 1991-03-06 Semiconductor integrated circuit having an oriented resistance pattern
US07/666,765 US5146113A (en) 1990-03-09 1991-03-08 Semiconductor integrated circuit having an oriented resistance pattern
KR1019910003803A KR950007574B1 (ko) 1990-03-09 1991-03-09 방향처리된 저항패턴을 갖춘 반도체 집적회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2058924A JPH03259561A (ja) 1990-03-09 1990-03-09 半導体装置

Publications (1)

Publication Number Publication Date
JPH03259561A true JPH03259561A (ja) 1991-11-19

Family

ID=13098376

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2058924A Pending JPH03259561A (ja) 1990-03-09 1990-03-09 半導体装置

Country Status (4)

Country Link
US (1) US5146113A (ja)
EP (1) EP0445765A3 (ja)
JP (1) JPH03259561A (ja)
KR (1) KR950007574B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0430567A (ja) * 1990-05-28 1992-02-03 Fuji Electric Co Ltd 駆動用多出力半導体集積回路
JP2013229509A (ja) * 2012-04-26 2013-11-07 Renesas Electronics Corp 半導体装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3184298B2 (ja) * 1992-05-28 2001-07-09 沖電気工業株式会社 Ｃｍｏｓ出力回路
DE4301552A1 (de) * 1993-01-21 1994-07-28 Telefunken Microelectron Integrierte Leistungswiderstandsanordnung
SE504521C2 (sv) * 1995-06-01 1997-02-24 Ericsson Telefon Ab L M Multiplexor, skyddskopplingsenhet, telekommunikationsnät samt förfarande vid multiplexering
SE504533C2 (sv) * 1995-06-01 1997-03-03 Ericsson Telefon Ab L M Demultiplexor, skyddsomkopplingsenhet, telekommunikationsnät samt förfarande vid demultiplexering
CN104094403B (zh) 2011-12-23 2017-03-22 英特尔公司 具有使用者可选值的工艺可调式电阻器

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5662352A (en) * 1979-10-26 1981-05-28 Hitachi Ltd Semiconductor integrated circuit device for acoustic amplification circuit
US4426658A (en) * 1980-12-29 1984-01-17 Sprague Electric Company IC With protection against reversed power supply
US4413271A (en) * 1981-03-30 1983-11-01 Sprague Electric Company Integrated circuit including test portion and method for making
JPS58190036A (ja) * 1982-04-23 1983-11-05 Fujitsu Ltd ゲ−ト・アレイ大規模集積回路装置
JPH061833B2 (ja) * 1982-11-11 1994-01-05 株式会社東芝 Ｍｏｓ形半導体装置
JPS6153761A (ja) * 1984-08-24 1986-03-17 Hitachi Ltd 半導体装置
JPH0638468B2 (ja) * 1984-12-18 1994-05-18 三洋電機株式会社 半導体集積回路装置
JPH065749B2 (ja) * 1986-05-22 1994-01-19 日本電気株式会社 半導体装置
US4724356A (en) * 1986-10-10 1988-02-09 Lockheed Missiles & Space Co., Inc. Infrared display device
US4890019A (en) * 1988-09-20 1989-12-26 Digital Equipment Corporation Bilingual CMOS to ECL output buffer

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0430567A (ja) * 1990-05-28 1992-02-03 Fuji Electric Co Ltd 駆動用多出力半導体集積回路
JP2013229509A (ja) * 2012-04-26 2013-11-07 Renesas Electronics Corp 半導体装置

Also Published As

Publication number Publication date
US5146113A (en) 1992-09-08
KR950007574B1 (ko) 1995-07-12
EP0445765A2 (en) 1991-09-11
KR910017638A (ko) 1991-11-05
EP0445765A3 (en) 1992-07-22

Similar Documents

Publication Publication Date Title
JPH01289138A (ja) マスタースライス型半導体集積回路
US6667561B2 (en) Integrated circuit capable of operating in multiple orientations
JPH03259561A (ja) 半導体装置
TW452964B (en) Semiconductor integrated circuit device and method of arranging functional cell
CN115954337A (zh) 公共基板上的镜像芯片
CN112466848B (zh) 电路结构和电子器件
JP2007207933A (ja) 半導体装置
JPS58209158A (ja) マスタスライス半導体装置
US6833286B2 (en) Semiconductor device with variable pin locations
JP4237611B2 (ja) 半導体集積回路のレイアウト設計方法及びレイアウト設計装置
US7701041B2 (en) Chip-packaging with bonding options having a plurality of package substrates
WO1985000468A1 (en) A semiconductor die having undedicated input/output cells
JPH0120538B2 (ja)
JPH03203363A (ja) 半導体装置
US20040165471A1 (en) Semiconductor device
JPH058576B2 (ja)
JPH05166931A (ja) 半導体集積回路
JP2727994B2 (ja) 半導体集積回路
JPS6126940Y2 (ja)
JP2605040Y2 (ja) Ｉｃのピン切替え回路
JPH04291951A (ja) 半導体集積回路
JPH04277652A (ja) 半導体集積回路
JPH03227039A (ja) 半導体集積回路
JPS5921041A (ja) 半導体集積回路
JPH0125227B2 (ja)