JPH03259531A - 半導体装置の金属配線構造 - Google Patents
半導体装置の金属配線構造Info
- Publication number
- JPH03259531A JPH03259531A JP5840690A JP5840690A JPH03259531A JP H03259531 A JPH03259531 A JP H03259531A JP 5840690 A JP5840690 A JP 5840690A JP 5840690 A JP5840690 A JP 5840690A JP H03259531 A JPH03259531 A JP H03259531A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- film
- metal wiring
- melting point
- high melting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 101
- 239000002184 metal Substances 0.000 title claims abstract description 101
- 230000008018 melting Effects 0.000 claims abstract description 36
- 238000002844 melting Methods 0.000 claims abstract description 36
- 239000004065 semiconductor Substances 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 description 10
- 229910021417 amorphous silicon Inorganic materials 0.000 description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 239000000956 alloy Substances 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000002994 raw material Substances 0.000 description 3
- 239000003870 refractory metal Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- NXHILIPIEUBEPD-UHFFFAOYSA-H tungsten hexafluoride Chemical compound F[W](F)(F)(F)(F)F NXHILIPIEUBEPD-UHFFFAOYSA-H 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 230000003197 catalytic effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は半導体装置の金属配線構造に係り、詳しくは
、金属配線の全面を覆う高融点金属膜の膜厚構成に関す
る。
、金属配線の全面を覆う高融点金属膜の膜厚構成に関す
る。
従来から、通常の半導体装置においては、その金属配線
の断線を招くヒロフク（ｈｉｌｌｏｃｋ ）が発生する
のを防止するため、第３図（ｃ）で示すように、半導体
基板１０を覆う絶縁膜１１上に形成された金属配線１２
の表面を高融点金属膜１３で全面的に覆ってなる構成の
金属配線構造が採用されている。
の断線を招くヒロフク（ｈｉｌｌｏｃｋ ）が発生する
のを防止するため、第３図（ｃ）で示すように、半導体
基板１０を覆う絶縁膜１１上に形成された金属配線１２
の表面を高融点金属膜１３で全面的に覆ってなる構成の
金属配線構造が採用されている。
そして、この金属配線構造の構成にあたっては、以下の
ような形成手順が採用されている。
ような形成手順が採用されている。
まず、第３図（ａ）で示すように、半導体基板１０の主
表面上に熱酸化法、ＣＶＤ法やスパッタ法などによって
シリコン酸化膜などの絶縁膜１１を形成する。つぎに、
この絶縁ｌＩ！ｌｌ上にスパッタ法、蒸着法やＣＶＤ法
などによってアルミニウム（ＡＩ）合金膜などのような
金属膜１４を形成したのち、この金＠Ｗ！１４を写真製
版及びエツチング法の組み合わせでパターニングするこ
とによって第３図（ｂ）で示すような金属配線１２を形
成する。
表面上に熱酸化法、ＣＶＤ法やスパッタ法などによって
シリコン酸化膜などの絶縁膜１１を形成する。つぎに、
この絶縁ｌＩ！ｌｌ上にスパッタ法、蒸着法やＣＶＤ法
などによってアルミニウム（ＡＩ）合金膜などのような
金属膜１４を形成したのち、この金＠Ｗ！１４を写真製
版及びエツチング法の組み合わせでパターニングするこ
とによって第３図（ｂ）で示すような金属配線１２を形
成する。
そののち、金属配線１２の表面上にＣＶＤ法によってタ
ングステン（Ｗ）のような高融点金属膜１３を形成する
ことにより、第３図（ｃ）で示すように、この金属膜＆
１１２の全面を高融点金ｒＩＩ＆膜１３によって覆う、
そして、このとき、ＣＶＤ法を用いれば、金属表面の触
媒作用によって高融点金属の戊辰が活発となるため、高
融点金属膜１３は金属膜＆＊１２の表面のみに対して自
己整合的に形成されることになり、この金属配線１２を
覆う高融点金属膜１３の膜厚は金属膜！１２のいずれの
部分に対しても同一となる。
ングステン（Ｗ）のような高融点金属膜１３を形成する
ことにより、第３図（ｃ）で示すように、この金属膜＆
１１２の全面を高融点金ｒＩＩ＆膜１３によって覆う、
そして、このとき、ＣＶＤ法を用いれば、金属表面の触
媒作用によって高融点金属の戊辰が活発となるため、高
融点金属膜１３は金属膜＆＊１２の表面のみに対して自
己整合的に形成されることになり、この金属配線１２を
覆う高融点金属膜１３の膜厚は金属膜！１２のいずれの
部分に対しても同一となる。
ところで、金属配線に発生するヒロックは、その成長開
始点の周囲から供給される金属量の多少に応して戊辰す
るものであり、高さ寸法よりも幅寸法の方が大きい一般
的な形状の金属配線１２では、その側面よりも上面にお
けるヒロックの発生頻度の方が高く、しかも、その形状
が大きくなってしまう。そこで、前記従来構成の金属配
線構造においては、その高融点金属膜１３の膜厚を金属
膜＆ｉ１２の上面に発生するヒロックと対応させたうえ
、同一の膜厚とされた高融点金属膜１３によって金属配
線１２の側面までを一括的に覆うようにしていた。
始点の周囲から供給される金属量の多少に応して戊辰す
るものであり、高さ寸法よりも幅寸法の方が大きい一般
的な形状の金属配線１２では、その側面よりも上面にお
けるヒロックの発生頻度の方が高く、しかも、その形状
が大きくなってしまう。そこで、前記従来構成の金属配
線構造においては、その高融点金属膜１３の膜厚を金属
膜＆ｉ１２の上面に発生するヒロックと対応させたうえ
、同一の膜厚とされた高融点金属膜１３によって金属配
線１２の側面までを一括的に覆うようにしていた。
しかしながら、同一膜厚の高融点金属膜１３を形成した
場合には、金属配線１２の側面が必要以上に厚い膜厚の
高融点金属膜１３で覆われてしまうことになる結果、こ
の金属配線１２の実質的な配線幅が拡がってしまう。そ
して、このことが・近年、特に要望の強まっている配線
の微細化に対する大きな障害となっていた。
場合には、金属配線１２の側面が必要以上に厚い膜厚の
高融点金属膜１３で覆われてしまうことになる結果、こ
の金属配線１２の実質的な配線幅が拡がってしまう。そ
して、このことが・近年、特に要望の強まっている配線
の微細化に対する大きな障害となっていた。
本発明は、このような不都合に鑑みて創案されたもので
あって、ヒロックの発生を防止しつつ、金属配線の実質
的な配線幅を縮小することによって配線の微細化を図る
ことが可能な半導体装置の金属配線構造を提供すること
を目的としている。
あって、ヒロックの発生を防止しつつ、金属配線の実質
的な配線幅を縮小することによって配線の微細化を図る
ことが可能な半導体装置の金属配線構造を提供すること
を目的としている。
本発明は、このような目的を達成するために、半導体基
板上に形成された金属配線の全面を覆う高融点金属膜の
うち、金属配線の側面を覆う高融点金属膜の膜厚を金属
配線の上面を覆う膜厚よりも薄く形成したことを特徴と
するものである。
板上に形成された金属配線の全面を覆う高融点金属膜の
うち、金属配線の側面を覆う高融点金属膜の膜厚を金属
配線の上面を覆う膜厚よりも薄く形成したことを特徴と
するものである。
上記構成によれば、金属配線の上面を覆う高融点金属膜
の膜厚がヒロックの発生を防止しうる厚い膜厚とされる
一方、ヒロックの発生頻度が低く、しかも、その形状が
小さくなる金属配線の側面を覆う高融点金属膜はより薄
い膜厚で形成されている。そこで、この金属配線におけ
る実質的な配線幅の拡がりは有効に防止されることにな
り、配線の微細化が可能となる。
の膜厚がヒロックの発生を防止しうる厚い膜厚とされる
一方、ヒロックの発生頻度が低く、しかも、その形状が
小さくなる金属配線の側面を覆う高融点金属膜はより薄
い膜厚で形成されている。そこで、この金属配線におけ
る実質的な配線幅の拡がりは有効に防止されることにな
り、配線の微細化が可能となる。
以下、この発明の実施例を図面に基づいて説明する。
第１図（ａ）〜（ｄ）は金属配線構造の形成手順及び概
略構成を示す工程断面図であり、本実施例に係る半導体
装置は、第１図（ｄ）で示すように、半導体基板１を覆
う絶縁膜２上に形成された金属配線３の表面を高融点金
属膜４で全面的に覆った構成となっている。そして、こ
の高融点金属膜４は、金属配線３の上面を覆う部分の膜
厚ｔ、よりも、その側面を覆う部分の膜厚ｔ２の方が薄
く形成されている。すなわち、この高融点金属１！４の
膜厚Ｌｌ＋ ｔ！は、高さ寸法よりも幅寸法の方が大
きい一般的な形状の金属配線３では、その側面よりも上
面におけるヒロックの発生頻度の方が高く、しかも、そ
の形状が大きいことに対応して設定されている。
略構成を示す工程断面図であり、本実施例に係る半導体
装置は、第１図（ｄ）で示すように、半導体基板１を覆
う絶縁膜２上に形成された金属配線３の表面を高融点金
属膜４で全面的に覆った構成となっている。そして、こ
の高融点金属膜４は、金属配線３の上面を覆う部分の膜
厚ｔ、よりも、その側面を覆う部分の膜厚ｔ２の方が薄
く形成されている。すなわち、この高融点金属１！４の
膜厚Ｌｌ＋ ｔ！は、高さ寸法よりも幅寸法の方が大
きい一般的な形状の金属配線３では、その側面よりも上
面におけるヒロックの発生頻度の方が高く、しかも、そ
の形状が大きいことに対応して設定されている。
つぎに、この金属配線構造の形成手順を、第１図（ａ）
〜（ｄ）に基づいて説明する。
〜（ｄ）に基づいて説明する。
まず、第１図（ａ）で示すように、半導体基板１の主表
面上に熱酸化法、ＣＶＤ法やスパッタ法などによってシ
リコン酸化膜などの絶縁膜２を形成したのち、この絶縁
膜２上にスパッタ法、蒸着法やＣＶＤ法などによってア
ルミニウム（Ａｆ）合金膜などのような金属膜５を形成
する。そして、引き続き、第１図（ｂ）で示すように、
この金属膜５上にスパッタ法、蒸着法やＣＶＤ法などに
よってアモルファスシリコン膜６を形成する。つぎに、
積層形成された金属膜５及びアモルファスシリコン膜６
を共に写真製版及びエツチング法の組み合わせでパター
ニングし、第１図（ｃ）で示すように、金属配線３とア
モルファスシリコン腹膜＆ｌｉ７とからなる積層配＆Ｉ
８を形成する。
面上に熱酸化法、ＣＶＤ法やスパッタ法などによってシ
リコン酸化膜などの絶縁膜２を形成したのち、この絶縁
膜２上にスパッタ法、蒸着法やＣＶＤ法などによってア
ルミニウム（Ａｆ）合金膜などのような金属膜５を形成
する。そして、引き続き、第１図（ｂ）で示すように、
この金属膜５上にスパッタ法、蒸着法やＣＶＤ法などに
よってアモルファスシリコン膜６を形成する。つぎに、
積層形成された金属膜５及びアモルファスシリコン膜６
を共に写真製版及びエツチング法の組み合わせでパター
ニングし、第１図（ｃ）で示すように、金属配線３とア
モルファスシリコン腹膜＆ｌｉ７とからなる積層配＆Ｉ
８を形成する。
引き続き、原材料として六ふっ化タングステン（ＷＦ６
＞ 、シラン（ＳｉＨ，）及び水素（Ｈｚ）を用いた
ＣＶＤ法により、積層配線８の表面上にタングステン（
Ｗ）のような高融点金属膜４を全面的に形成することに
なるが、この高融点金属膜４を形成する初期段階におけ
る積層配線８の上面及び側面に対する高融点金属膜４の
形成開始時点は互いに異なってくる。すなわち、具体的
にいうと、アモルファスシリコン膜配線７からなる積層
配＆ｉ１８の上面では原材料ガスの導入と略同時に高融
点金属膜４の成長が始まるのに対し、金属配線３からな
る積層配線８の側面における高融点金属膜４の成長は原
材料ガスを導入して若干の時間が経過したのち、ある程
度の「時間のずれ」をもって始まることになる。
＞ 、シラン（ＳｉＨ，）及び水素（Ｈｚ）を用いた
ＣＶＤ法により、積層配線８の表面上にタングステン（
Ｗ）のような高融点金属膜４を全面的に形成することに
なるが、この高融点金属膜４を形成する初期段階におけ
る積層配線８の上面及び側面に対する高融点金属膜４の
形成開始時点は互いに異なってくる。すなわち、具体的
にいうと、アモルファスシリコン膜配線７からなる積層
配＆ｉ１８の上面では原材料ガスの導入と略同時に高融
点金属膜４の成長が始まるのに対し、金属配線３からな
る積層配線８の側面における高融点金属膜４の成長は原
材料ガスを導入して若干の時間が経過したのち、ある程
度の「時間のずれ」をもって始まることになる。
その結果、積層配ｖＡ８の上面及び側面における高融点
金属膜４の膜厚’Ｉ＋ ｔ！は「時間のずれ」に応し
て互いに相違することになり、第１図（ｄ）で示すよう
に、金属配線３の上面を覆う高融点金Ｅｉｌ１４の膜厚
１．よりも、その側面を覆う高融点金属膜４の膜厚ｔ、
の方が薄く形成されることになる。そして、このときの
「時間のずれ」は、高融点金属膜４の形成温度などによ
って制御可能であるから、必要に応して金属膜ｗＡ３の
上面及び側面における高融点金属膜４の膜厚ｊ＋＋
”ｔそれぞれを独立して設定できることはいうまでもな
い。
金属膜４の膜厚’Ｉ＋ ｔ！は「時間のずれ」に応し
て互いに相違することになり、第１図（ｄ）で示すよう
に、金属配線３の上面を覆う高融点金Ｅｉｌ１４の膜厚
１．よりも、その側面を覆う高融点金属膜４の膜厚ｔ、
の方が薄く形成されることになる。そして、このときの
「時間のずれ」は、高融点金属膜４の形成温度などによ
って制御可能であるから、必要に応して金属膜ｗＡ３の
上面及び側面における高融点金属膜４の膜厚ｊ＋＋
”ｔそれぞれを独立して設定できることはいうまでもな
い。
なお、第１図（ｄ）においては、積層配線８を構成する
アモルファスシリコン膜配線７が消失しているが、これ
は、ＷＦｂと反応したアモルファスシリコン膜配線７が
Ｓ ｉ Ｆａガスとなってしまうためである。
アモルファスシリコン膜配線７が消失しているが、これ
は、ＷＦｂと反応したアモルファスシリコン膜配線７が
Ｓ ｉ Ｆａガスとなってしまうためである。
ところで、以上の説明においては、金属膜５上にアモル
ファスシリコン膜６を形成するものとしているが、この
アモルファスシリコン膜６に代わる高融点金属、その合
金もしくは金属シリサイドからなる金属膜を利用して本
発明に係る金属配線構造を構成することもできる。そし
て、このような金属膜を利用した場合には、第１図（ｄ
）と対応する第２図で示すように、積層配線８は２層の
金属配線３，９によって構成されることになる。
ファスシリコン膜６を形成するものとしているが、この
アモルファスシリコン膜６に代わる高融点金属、その合
金もしくは金属シリサイドからなる金属膜を利用して本
発明に係る金属配線構造を構成することもできる。そし
て、このような金属膜を利用した場合には、第１図（ｄ
）と対応する第２図で示すように、積層配線８は２層の
金属配線３，９によって構成されることになる。
以上説明したように、本発明に係る半導体装置の金属配
線構造においては、半導体基板上に形成された金属配線
の全面を覆う高融点金属膜のうち、金属配線の側面を覆
う高融点金属膜の膜厚を金属配線の上面を覆う膜厚より
も薄く形成している。
線構造においては、半導体基板上に形成された金属配線
の全面を覆う高融点金属膜のうち、金属配線の側面を覆
う高融点金属膜の膜厚を金属配線の上面を覆う膜厚より
も薄く形成している。
すなわち、ヒロックの発生頻度が高く、しかも、その形
状が大きくなる金属配線の上面を覆う高融点金属膜の膜
厚は厚くする一方、ヒロックの発生頻度が低く、しかも
、その形状が小さくなる金属配線の側面を覆う高融点金
属膜はより薄い膜厚で形成されている。
状が大きくなる金属配線の上面を覆う高融点金属膜の膜
厚は厚くする一方、ヒロックの発生頻度が低く、しかも
、その形状が小さくなる金属配線の側面を覆う高融点金
属膜はより薄い膜厚で形成されている。
したがって、本発明によれば、高融点金属膜で覆われた
金属配線の実質的な配線幅が従来例のように拡がること
を有効に防止することが可能となり、この配線幅を縮小
することによって配線の微細化を図ることができるとい
う優れた効果が得られる。
金属配線の実質的な配線幅が従来例のように拡がること
を有効に防止することが可能となり、この配線幅を縮小
することによって配線の微細化を図ることができるとい
う優れた効果が得られる。
第１図（ａ）〜（ｄ）及び第２図は本発明の実施例に係
り、第１図（ａ）〜（ｄ）は金属配線構造の形成手順及
び概略構成を示す工程断面図であり、第２図はその変形
例を示す工程断面図である。また、第３図（ａ）〜（ｃ
）は、従来例に係る金属配線構造の形成手順及び概略構
成を示す工程断面図である。 図における符号工は半導体基板、３は金属配線、４は高
融点金属膜であり、１．．１２は高融点金属膜４の膜厚
を示している。 なお、図中の同一符号は、互いに同一もしくは相当する
部分を示している。
り、第１図（ａ）〜（ｄ）は金属配線構造の形成手順及
び概略構成を示す工程断面図であり、第２図はその変形
例を示す工程断面図である。また、第３図（ａ）〜（ｃ
）は、従来例に係る金属配線構造の形成手順及び概略構
成を示す工程断面図である。 図における符号工は半導体基板、３は金属配線、４は高
融点金属膜であり、１．．１２は高融点金属膜４の膜厚
を示している。 なお、図中の同一符号は、互いに同一もしくは相当する
部分を示している。
Claims (1)
- （１）半導体基板上に形成された金属配線の全面を高融
点金属膜で覆ってなる半導体装置の金属配線構造であっ
て、 金属配線の側面を覆う高融点金属膜の膜厚を、この金属
配線の上面を覆う膜厚よりも薄く形成したことを特徴と
する半導体装置の金属配線構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5840690A JPH03259531A (ja) | 1990-03-08 | 1990-03-08 | 半導体装置の金属配線構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5840690A JPH03259531A (ja) | 1990-03-08 | 1990-03-08 | 半導体装置の金属配線構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03259531A true JPH03259531A (ja) | 1991-11-19 |
Family
ID=13083482
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5840690A Pending JPH03259531A (ja) | 1990-03-08 | 1990-03-08 | 半導体装置の金属配線構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03259531A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008205239A (ja) * | 2007-02-21 | 2008-09-04 | Fujitsu Ltd | 半導体装置及びその製造方法 |
-
1990
- 1990-03-08 JP JP5840690A patent/JPH03259531A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008205239A (ja) * | 2007-02-21 | 2008-09-04 | Fujitsu Ltd | 半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2845788B2 (ja) | コンタクトホールのプラグ形成方法 | |
| JP3122845B2 (ja) | 半導体装置の金属配線形成方法 | |
| US5434098A (en) | Double poly process with independently adjustable interpoly dielectric thickness | |
| JPH03259531A (ja) | 半導体装置の金属配線構造 | |
| US6083830A (en) | Process for manufacturing a semiconductor device | |
| JP2803297B2 (ja) | 半導体装置の製造方法 | |
| JP2602688B2 (ja) | 半導体装置用金属配線の製造方法 | |
| JPH05129281A (ja) | 半導体装置の製造方法 | |
| JPH05129226A (ja) | 半導体装置の製造方法 | |
| KR100228275B1 (ko) | 반도체 장치의 제조 방법 | |
| JP3357456B2 (ja) | 半導体集積回路装置の製造方法および半導体集積回路装置 | |
| JPH05226333A (ja) | 半導体装置の製造方法 | |
| JPH0244143B2 (ja) | Handotaisochinoseizohoho | |
| JP2702293B2 (ja) | 半導体装置の製造方法 | |
| JPH0487328A (ja) | 半導体装置の製造方法 | |
| JP2950620B2 (ja) | 半導体装置 | |
| JPH0536628A (ja) | 半導体装置およびその製造方法 | |
| JPS6213032A (ja) | 半導体装置の製造方法 | |
| JP2984383B2 (ja) | 半導体装置の製造方法 | |
| JPH0888278A (ja) | 半導体装置の製造方法 | |
| JPH03156956A (ja) | 半導体装置の製造方法 | |
| JPS6079711A (ja) | 半導体装置の製造方法 | |
| JP2001007112A (ja) | アルミ配線の形成方法 | |
| JPS59189657A (ja) | 半導体装置の製造方法 | |
| JPS5827368A (ja) | 半導体装置 |