JPH03251912A - システムクロック切替え機能を持つ電子機器 - Google Patents
システムクロック切替え機能を持つ電子機器Info
- Publication number
- JPH03251912A JPH03251912A JP2049966A JP4996690A JPH03251912A JP H03251912 A JPH03251912 A JP H03251912A JP 2049966 A JP2049966 A JP 2049966A JP 4996690 A JP4996690 A JP 4996690A JP H03251912 A JPH03251912 A JP H03251912A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- cpu
- system clock
- temperature
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 14
- 238000001514 detection method Methods 0.000 description 9
- 239000013078 crystal Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 5
- 230000002159 abnormal effect Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000007613 environmental effect Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の目的]
(産業上の利用分野)
この発明はシステムクロックに同期して動作する電子機
器に係り、特に周囲温度の変化に対する機器性能と信頼
性とを両立させるのに好適なシステムクロック切替え方
式に関する。
器に係り、特に周囲温度の変化に対する機器性能と信頼
性とを両立させるのに好適なシステムクロック切替え方
式に関する。
(従来の技術)
従来より、電子機器、例えば電子計算機の処理速度を向
上させるため、アーキテクチャ−の工夫と共に電子回路
の高速化が図られている。この高速化を実現するのに、
一般には高速の半導体素子を使用し、極めて高周波のシ
ステムクロックに同期して動く回路が組まれている。
上させるため、アーキテクチャ−の工夫と共に電子回路
の高速化が図られている。この高速化を実現するのに、
一般には高速の半導体素子を使用し、極めて高周波のシ
ステムクロックに同期して動く回路が組まれている。
ところで、半導体、とりわけ電子計算機の中枢であるI
C(集積回路)は各種の要因により動作特性が変動する
。そのため、メーカは製品の安定性、信頼性を保証する
ために、電子計算機が使用される環境条件の中の最悪値
を想定して、その条件下でも正常動作するようにマージ
ンを盛込んだ設計を行う。例えば、最も身近な環境条件
として温度がある。温度が高いとICは動作速度がやや
低下し、温度が低いとより高速で動作可能である。これ
を加味せずに常温のときの特性をもとにして、タイミン
グマージンを持たせない設計を行うと、温度が変化して
高温状態となったときにエラーを発生させてしまう。そ
れを防止するために、電子計算機の許容温度範囲の上限
でのIC特性をもとにして各種のタイミングを計算をす
るなかで、確実に動作が保証できるシステムクロックの
周波数の値を決めて回路を設計するということか行われ
る。即ちシステムクロックの周波数は正規状態での稼動
を前提に、成る値に固定されている。
C(集積回路)は各種の要因により動作特性が変動する
。そのため、メーカは製品の安定性、信頼性を保証する
ために、電子計算機が使用される環境条件の中の最悪値
を想定して、その条件下でも正常動作するようにマージ
ンを盛込んだ設計を行う。例えば、最も身近な環境条件
として温度がある。温度が高いとICは動作速度がやや
低下し、温度が低いとより高速で動作可能である。これ
を加味せずに常温のときの特性をもとにして、タイミン
グマージンを持たせない設計を行うと、温度が変化して
高温状態となったときにエラーを発生させてしまう。そ
れを防止するために、電子計算機の許容温度範囲の上限
でのIC特性をもとにして各種のタイミングを計算をす
るなかで、確実に動作が保証できるシステムクロックの
周波数の値を決めて回路を設計するということか行われ
る。即ちシステムクロックの周波数は正規状態での稼動
を前提に、成る値に固定されている。
(発明か解決しようとする課題)
上記したように、電子計算機などシステムクロックに同
期して動作する電子回路を内蔵する従来の電子機器では
、このシステムクロックの周波数は正規状態での稼動を
前提に、成る値に固定されており、周囲温度が高温であ
ろうと低温であろうと、ある一定の処理能力を有してい
る。ところか、IC等の実力をそのまま反映した回路を
組むことができるならば、電子機器の処理能力としては
、例えば常温での処理能力を100とすると、高温での
処理能力は95となるものの、低温での処理能力は10
5とすることが可能となる。つまり、従来の電子機器は
、高温での安定動作を保証するために、常温や低温では
実力値よりも低い処理能力に甘んじており、信頼性は確
保できても機器性能の点で問題があった。
期して動作する電子回路を内蔵する従来の電子機器では
、このシステムクロックの周波数は正規状態での稼動を
前提に、成る値に固定されており、周囲温度が高温であ
ろうと低温であろうと、ある一定の処理能力を有してい
る。ところか、IC等の実力をそのまま反映した回路を
組むことができるならば、電子機器の処理能力としては
、例えば常温での処理能力を100とすると、高温での
処理能力は95となるものの、低温での処理能力は10
5とすることが可能となる。つまり、従来の電子機器は
、高温での安定動作を保証するために、常温や低温では
実力値よりも低い処理能力に甘んじており、信頼性は確
保できても機器性能の点で問題があった。
この発明は上記事情に鑑みてなされたものでその目的は
、システムクロックの周波数を周囲温度の変化に追従し
て自動的に切替えることにより、良好な温度環境(常温
以下)のもとでは機器の処理能力を上げて稼動でき、温
度環境が悪化した場合には、エラーを発生させない安定
稼動を優先し、処理能力をやや落として稼動することか
できるシステムクロック切替え機能を持つ電子機器を提
供することにある。
、システムクロックの周波数を周囲温度の変化に追従し
て自動的に切替えることにより、良好な温度環境(常温
以下)のもとでは機器の処理能力を上げて稼動でき、温
度環境が悪化した場合には、エラーを発生させない安定
稼動を優先し、処理能力をやや落として稼動することか
できるシステムクロック切替え機能を持つ電子機器を提
供することにある。
[発明の構成]
(i題を解決するための手段)
この発明は、システムクロックに同期して動作する電子
機器において、周波数の異なる複数のクロック信号を生
成するクロック生成回路と、このクロック生成回路によ
り生成される複数のクロック信号の1つをシステムクロ
ックの生成出力用に選択信号に応じて選択する選択回路
と、周FM温度を検出し、その検出温度に応じて上記選
択信号の状態を設定する手段とを偏え、温度変化に追従
してシステムクロックの周波数を切替えるようにしたこ
とを特徴とするものである。上記クロック生成回路とし
ては、それぞれ異なる周波数のクロック信号を生成する
複数の発振回路を有するもの、或は発振器出力によりカ
ウント動作する複数ビットのバイナリカウンタであって
、その複数ビット出力の少なくとも一部がクロック信号
として用いられバイナリカウンタと、このバイナリカウ
ンタの出力をデコードし、その出力値か上記選択他号の
状態で決まる値となった場合に同カウンタを初期化する
ための信号を出力するデコード回路とを有するもので構
成することか可能である。
機器において、周波数の異なる複数のクロック信号を生
成するクロック生成回路と、このクロック生成回路によ
り生成される複数のクロック信号の1つをシステムクロ
ックの生成出力用に選択信号に応じて選択する選択回路
と、周FM温度を検出し、その検出温度に応じて上記選
択信号の状態を設定する手段とを偏え、温度変化に追従
してシステムクロックの周波数を切替えるようにしたこ
とを特徴とするものである。上記クロック生成回路とし
ては、それぞれ異なる周波数のクロック信号を生成する
複数の発振回路を有するもの、或は発振器出力によりカ
ウント動作する複数ビットのバイナリカウンタであって
、その複数ビット出力の少なくとも一部がクロック信号
として用いられバイナリカウンタと、このバイナリカウ
ンタの出力をデコードし、その出力値か上記選択他号の
状態で決まる値となった場合に同カウンタを初期化する
ための信号を出力するデコード回路とを有するもので構
成することか可能である。
(作用)
上記の構成によれば、周波数の異なる複数のクロック信
号のうちの1つが選択信号の状態に応じて選択回路から
選択され、そのままシステムクロックとして、或は選択
されたクロック信号に対応する周波数のシステムクロッ
クの生成用に用いられる。上記選択信号の状態は周囲温
度に追従して切替え設定されるので、システムクロック
の周波数が温度変化に追従して切替えられる。この結果
、例えば周囲温度か常温以下の状態では高めの周波数の
システムクロックにより電子機器の処理能力を上げて稼
動し、高温下では低めのシステムクロックに切替えて、
エラーを発生させない安定稼働を優先し、処理能力を落
として稼動させることが可能となる。
号のうちの1つが選択信号の状態に応じて選択回路から
選択され、そのままシステムクロックとして、或は選択
されたクロック信号に対応する周波数のシステムクロッ
クの生成用に用いられる。上記選択信号の状態は周囲温
度に追従して切替え設定されるので、システムクロック
の周波数が温度変化に追従して切替えられる。この結果
、例えば周囲温度か常温以下の状態では高めの周波数の
システムクロックにより電子機器の処理能力を上げて稼
動し、高温下では低めのシステムクロックに切替えて、
エラーを発生させない安定稼働を優先し、処理能力を落
として稼動させることが可能となる。
また、周波数の異なる複数のクロック信号を生成するの
に、クロック信号数分の発振回路を用いた構成以外に、
複数ビットのバイナリカウンタを用いた構成とすること
により、クロック生成回路の簡略化を図ることかできる
。このバイナリカウンタを用いた構成では、同カウンタ
の8カをデコードし、その出力値(カウント値)が選択
信号の状態で決まる値になったときに同カウンタを初期
化することで、同カウンタを所望のn進カウンタとして
動作させることができ、同カウンタの各出力ビツト位置
から選択信号の状態に応した種々の周波数のクロック信
号を出力させることが可能となる。
に、クロック信号数分の発振回路を用いた構成以外に、
複数ビットのバイナリカウンタを用いた構成とすること
により、クロック生成回路の簡略化を図ることかできる
。このバイナリカウンタを用いた構成では、同カウンタ
の8カをデコードし、その出力値(カウント値)が選択
信号の状態で決まる値になったときに同カウンタを初期
化することで、同カウンタを所望のn進カウンタとして
動作させることができ、同カウンタの各出力ビツト位置
から選択信号の状態に応した種々の周波数のクロック信
号を出力させることが可能となる。
(実施例)
第1図はこの発明の一実施例に係る電子計算機のブロッ
ク構成を示す。同図において、10は計算機の中枢を成
し、システムクロック11に同期して演算や各種の処理
を行うCPU、12はCPUI(1カ部で使用するシス
テムクロックIIを発生するシステムクロック発生回路
である。システムクロック発生回路12は、周囲温度か
常温以下の状態のときに処理能力を上げるために使用す
るやや高めの周波数のシステムクロック発生用のクロッ
ク信号を生成する発振回路13、周囲温度が高温の状態
のときに安定稼動のために使用するやや低めの周波数の
システムクロック発生用のクロック信号を生成する発振
回路14、および選択回路15を備えている。選択回路
15は、発振回路13.14によって生成されるクロッ
ク信号のいずれか一方をCPUl0からの選択信号(ク
ロック切替え信号)16に応じてシステムクロック11
として選択するものである。
ク構成を示す。同図において、10は計算機の中枢を成
し、システムクロック11に同期して演算や各種の処理
を行うCPU、12はCPUI(1カ部で使用するシス
テムクロックIIを発生するシステムクロック発生回路
である。システムクロック発生回路12は、周囲温度か
常温以下の状態のときに処理能力を上げるために使用す
るやや高めの周波数のシステムクロック発生用のクロッ
ク信号を生成する発振回路13、周囲温度が高温の状態
のときに安定稼動のために使用するやや低めの周波数の
システムクロック発生用のクロック信号を生成する発振
回路14、および選択回路15を備えている。選択回路
15は、発振回路13.14によって生成されるクロッ
ク信号のいずれか一方をCPUl0からの選択信号(ク
ロック切替え信号)16に応じてシステムクロック11
として選択するものである。
ここでは選択信号1Gが“0”の場合には発1振回路1
3からのクロック信号か、“1“の場合には発振回路1
4からのクロック信号か、それぞれ選択されるようにな
っている。17は周囲温度の検出機能を有する警報モジ
ュールである。警報モジュール17は、検出した周囲温
度か設定温度より高温か低温かを比較判定し、その結果
をCPUl0に通知するようになっている。CPUl0
は、警報モジュール17の温度比較結果に応じて選択信
号16の状態を設定する機能を有する。
3からのクロック信号か、“1“の場合には発振回路1
4からのクロック信号か、それぞれ選択されるようにな
っている。17は周囲温度の検出機能を有する警報モジ
ュールである。警報モジュール17は、検出した周囲温
度か設定温度より高温か低温かを比較判定し、その結果
をCPUl0に通知するようになっている。CPUl0
は、警報モジュール17の温度比較結果に応じて選択信
号16の状態を設定する機能を有する。
次に、第1図の構成の動作を、高温時のシステムクロッ
ク11か60n s周期、低温時(常温以下の場合)の
システムクロック11が50n s周期の場合を例に説
明する。
ク11か60n s周期、低温時(常温以下の場合)の
システムクロック11が50n s周期の場合を例に説
明する。
ます、第1図の電子計算機の電源が投入された立上げ時
(初期状態)では、CPUl0はシステムクロック発生
回路12内の選択回路15に対する選択信号(クロック
切替え信号)16を論理“1″に設定する。選択回路1
5は、論理“1”の選択信号16に応じて発振回路14
からの周期60n sのクロック信号を選択する。この
選択回路15によって選択された周期60nsのり0ツ
ク信号は、システムクロック11としてCPUl0に1
共給される。これによりCPUl0は、周期60nsの
システムクロック11に同期して動作を開始することに
なり、このやや低めの周波数のシステムクロック11に
よりCPUl0が正常に機能し始めるまでの期間に対す
る動作が保証される。
(初期状態)では、CPUl0はシステムクロック発生
回路12内の選択回路15に対する選択信号(クロック
切替え信号)16を論理“1″に設定する。選択回路1
5は、論理“1”の選択信号16に応じて発振回路14
からの周期60n sのクロック信号を選択する。この
選択回路15によって選択された周期60nsのり0ツ
ク信号は、システムクロック11としてCPUl0に1
共給される。これによりCPUl0は、周期60nsの
システムクロック11に同期して動作を開始することに
なり、このやや低めの周波数のシステムクロック11に
よりCPUl0が正常に機能し始めるまでの期間に対す
る動作が保証される。
さて、CP U 10か正常に機能し始めると、CP
U 10は警報モジュール17の温度比較結果に応じて
選択信号16の状態を切替え設定する。まず周囲温度が
設定温度より高くなる高温時には、警報モジュールI7
からCPUl0に対して温度高を示す温度比較結果か通
知される。警報モジュール17の温度比較結果が温度高
を示している場合、CPU1Oは、選択回路15に対す
る選択信号16を上記の立上げ時と同様に論理“1″に
設定する。この場合、選択回路15は、発振回路14か
らの周期60nsのクロック信号をシステムクロック1
1としてCPU1(+に選択出力する。これによりCP
Ul0は、上記の立上げ時と同様に、周期60n sの
やや低めの周波数のシステムクロック11に同期して動
作を行う。この状態では、動作が低速となるために処理
能力は低下するものの、タイミング的に余裕が生じるの
で、高温下であっても安定稼動か望める。
U 10は警報モジュール17の温度比較結果に応じて
選択信号16の状態を切替え設定する。まず周囲温度が
設定温度より高くなる高温時には、警報モジュールI7
からCPUl0に対して温度高を示す温度比較結果か通
知される。警報モジュール17の温度比較結果が温度高
を示している場合、CPU1Oは、選択回路15に対す
る選択信号16を上記の立上げ時と同様に論理“1″に
設定する。この場合、選択回路15は、発振回路14か
らの周期60nsのクロック信号をシステムクロック1
1としてCPU1(+に選択出力する。これによりCP
Ul0は、上記の立上げ時と同様に、周期60n sの
やや低めの周波数のシステムクロック11に同期して動
作を行う。この状態では、動作が低速となるために処理
能力は低下するものの、タイミング的に余裕が生じるの
で、高温下であっても安定稼動か望める。
一方、周囲温度が設定温度より低くなる低温時には、警
報モジュール17からCPUl0に対して温度低を示す
温度比較結果が通知される。警報モジュール17の温度
比較結果が温度低を示している場合、CPUl0は、選
択回路15に対する選択信号1Bを上記の立上げ時、或
は高温時とは逆に論理“0”に設定する。この場合、選
択回路15は、発振回路13からの周期50n sのク
ロック信号をシステムクロック11としてCPUl0に
選択出力する。
報モジュール17からCPUl0に対して温度低を示す
温度比較結果が通知される。警報モジュール17の温度
比較結果が温度低を示している場合、CPUl0は、選
択回路15に対する選択信号1Bを上記の立上げ時、或
は高温時とは逆に論理“0”に設定する。この場合、選
択回路15は、発振回路13からの周期50n sのク
ロック信号をシステムクロック11としてCPUl0に
選択出力する。
この結果、CPUl0は周期50nsのやや高めの周波
数のシステムクロック11に同期して、処理能力を上げ
て動作することができる。
数のシステムクロック11に同期して、処理能力を上げ
て動作することができる。
このように第1図の構成によれば、周囲温度が低温(常
温以下)の良好な温度環境ではシステムクロック11の
周波数を高めに切替えることで、電子計算機(CPUI
O)の処理能力を上げて稼動させることができ、高温下
の悪環境ではシステムクロック11の周波数を低めに切
替えることで、タイミング的に余裕のある安定稼動を図
ることかできる。ところで、ミニコン(ミニコンピユー
タ)クラス以上の電子計算機では、温度を含め良く管理
された環境で使用されることが多い。このため、製品仕
様の上限温度として記述されるような温度になるのは、
空調が故障した場合くらいであり、このような異常状態
は度々発生するものではない。
温以下)の良好な温度環境ではシステムクロック11の
周波数を高めに切替えることで、電子計算機(CPUI
O)の処理能力を上げて稼動させることができ、高温下
の悪環境ではシステムクロック11の周波数を低めに切
替えることで、タイミング的に余裕のある安定稼動を図
ることかできる。ところで、ミニコン(ミニコンピユー
タ)クラス以上の電子計算機では、温度を含め良く管理
された環境で使用されることが多い。このため、製品仕
様の上限温度として記述されるような温度になるのは、
空調が故障した場合くらいであり、このような異常状態
は度々発生するものではない。
したがって、このような異常状態での安定稼動を想定し
て従来のように通常状態でも処理能力を落として動作さ
せるのは無駄である。これに対して第1図の構成では、
通常状態では処理能力を上げて稼動し、空調が故障して
温度環境が悪くなったときだけ、空調の修理が終わって
良好な温度環境に戻るまでの期間、処理能力を落として
安定稼動優先の使用を図ることかできる。したがって、
ユーザにとっては、より高度な処理能力を持った電子計
算機を導入したのと等価となり、メーカとしては温度変
動に強い高信頼性の計算機を提供したことと等価な効果
を得ることができる。
て従来のように通常状態でも処理能力を落として動作さ
せるのは無駄である。これに対して第1図の構成では、
通常状態では処理能力を上げて稼動し、空調が故障して
温度環境が悪くなったときだけ、空調の修理が終わって
良好な温度環境に戻るまでの期間、処理能力を落として
安定稼動優先の使用を図ることかできる。したがって、
ユーザにとっては、より高度な処理能力を持った電子計
算機を導入したのと等価となり、メーカとしては温度変
動に強い高信頼性の計算機を提供したことと等価な効果
を得ることができる。
なお、第1図の構成では、警報モジュールI7の温度比
較結果に応じてCPUl0が選択信号16の状態を切替
え設定するようにしているが、第2図に示すようにCP
Ul0とは独立の温度検出回路21を設け、この温度検
出回路21が直接に選択回路15に対する選択信号16
の状態を切替え設定することも可能である。即ち第2図
の構成では、周囲温度の検出が温度検出回路21におい
て行われる。温度検出回路21は、検出した周囲温度が
設定温度より高温か低温かを比較判定し、その判定結果
により高温であれば論理“1”の、低温であれば論理“
0”の、選択信号16を選択回路I5に出力する。
較結果に応じてCPUl0が選択信号16の状態を切替
え設定するようにしているが、第2図に示すようにCP
Ul0とは独立の温度検出回路21を設け、この温度検
出回路21が直接に選択回路15に対する選択信号16
の状態を切替え設定することも可能である。即ち第2図
の構成では、周囲温度の検出が温度検出回路21におい
て行われる。温度検出回路21は、検出した周囲温度が
設定温度より高温か低温かを比較判定し、その判定結果
により高温であれば論理“1”の、低温であれば論理“
0”の、選択信号16を選択回路I5に出力する。
以降の動作は、第1図の構成、と同様である。なお、第
2図においては、第1図と同一部分には同一符号を付し
である。また説明の便宜上、CPUについても同一符号
を付しである。
2図においては、第1図と同一部分には同一符号を付し
である。また説明の便宜上、CPUについても同一符号
を付しである。
さて、第1図および第2図の構成では、異なる周波数の
クロック信号がそれぞれ独立の発振回路(13,14)
によって生成される場合について説明したか、1つのバ
イナリカウンタにより、周波数の異なる複数のクロック
信号を生成することも可能である。このバイナリカウン
タを用いたシステムクロック発生回路について、第3図
および第4図を参照して説明する。なお、第3図は第1
図の構成に、第4図は第2図の構成に、それぞれ対応す
るもので、第1図および第2図と同一部分には同一符号
を付して詳細な説明を省略する。
クロック信号がそれぞれ独立の発振回路(13,14)
によって生成される場合について説明したか、1つのバ
イナリカウンタにより、周波数の異なる複数のクロック
信号を生成することも可能である。このバイナリカウン
タを用いたシステムクロック発生回路について、第3図
および第4図を参照して説明する。なお、第3図は第1
図の構成に、第4図は第2図の構成に、それぞれ対応す
るもので、第1図および第2図と同一部分には同一符号
を付して詳細な説明を省略する。
第3図および第4図において、30は第1図のシステム
クロック発生回路12に相当するシステムクロック発生
回路である。システムクロック発生回路30は、水晶発
振器31、および水晶発振器31からの出力パルス信号
をもとに周波数の異なる2種類のクロック信号を生成す
るクロック生成回路32を備えている。このクロック生
成回路32は、水晶発振器31からの出力パルス信号を
カウントする例えば3ビツトのバイナリカウンタ33と
、同カウンタ33の出力Q2 (MSB)、Ql、Q
O(LSB)をデコードし、選択信号1B(第3図では
CPUl0からの選択信号16、第4図では温度検出回
路2Iからの選択信号16)の状態(0または1)で決
まる値となった場合に、同カウンタ33に例えば値「0
」をプリセットするためのプリセット信号34を出力す
るデコーダ35とを有している。この実施例においてデ
コーダ35は、選択信号16か“0”であれば“Q2
QI QO’ −“111”のときに、“1“であれば
“Q2 QI QO″−“100”のときに、それぞれ
アクティブなプリセット信号34を出力するようになっ
ている。システムクロック発生回路30は更に、バイナ
リカウンタ33のQ1出力およびQ2出力のいずれか一
方を選択信号16に応して選択する選択回路36、およ
び選択回路36によって選択された信号(クロック信号
)を2倍周期のクロックに整形するためのフリップフロ
ップ(以下、F/Fと称する)37を備えている。
クロック発生回路12に相当するシステムクロック発生
回路である。システムクロック発生回路30は、水晶発
振器31、および水晶発振器31からの出力パルス信号
をもとに周波数の異なる2種類のクロック信号を生成す
るクロック生成回路32を備えている。このクロック生
成回路32は、水晶発振器31からの出力パルス信号を
カウントする例えば3ビツトのバイナリカウンタ33と
、同カウンタ33の出力Q2 (MSB)、Ql、Q
O(LSB)をデコードし、選択信号1B(第3図では
CPUl0からの選択信号16、第4図では温度検出回
路2Iからの選択信号16)の状態(0または1)で決
まる値となった場合に、同カウンタ33に例えば値「0
」をプリセットするためのプリセット信号34を出力す
るデコーダ35とを有している。この実施例においてデ
コーダ35は、選択信号16か“0”であれば“Q2
QI QO’ −“111”のときに、“1“であれば
“Q2 QI QO″−“100”のときに、それぞれ
アクティブなプリセット信号34を出力するようになっ
ている。システムクロック発生回路30は更に、バイナ
リカウンタ33のQ1出力およびQ2出力のいずれか一
方を選択信号16に応して選択する選択回路36、およ
び選択回路36によって選択された信号(クロック信号
)を2倍周期のクロックに整形するためのフリップフロ
ップ(以下、F/Fと称する)37を備えている。
次に第3図および第4図の構成の動作を、水晶発振器3
1からの出力パルス信号か10ns周期、高温時のシス
テムクロック11が100ns周期、低温時のシステム
クロック11か80ns周期である場合を例に、第5図
(a)、(b)のタイミングチャートを参照して説明す
る。なお、第5図(a)は選択信号16か“0°の場合
、第5図(b)は選択信号16か“1”の場合のタイミ
ングチャートである。
1からの出力パルス信号か10ns周期、高温時のシス
テムクロック11が100ns周期、低温時のシステム
クロック11か80ns周期である場合を例に、第5図
(a)、(b)のタイミングチャートを参照して説明す
る。なお、第5図(a)は選択信号16か“0°の場合
、第5図(b)は選択信号16か“1”の場合のタイミ
ングチャートである。
まずクロック生成回路32内の3ピツトノ1イナリカウ
ンタ33は、水晶発振器31からの10ns周期の出力
パルス信号によりカウント動作を行う。
ンタ33は、水晶発振器31からの10ns周期の出力
パルス信号によりカウント動作を行う。
バイナリカウンタ33のカウント値を示す3ビツト出力
、即ちQ2〜QO出力はデコーダ35に供給される。こ
のデコーダ35には選択信号16(第3図ではCPUl
0からの選択信号16、第4図では温度検出回路21か
らの選択信号16)も供給される。選択信号16は、低
温時には、前記実施例で明らかなように“0′である。
、即ちQ2〜QO出力はデコーダ35に供給される。こ
のデコーダ35には選択信号16(第3図ではCPUl
0からの選択信号16、第4図では温度検出回路21か
らの選択信号16)も供給される。選択信号16は、低
温時には、前記実施例で明らかなように“0′である。
デコーダ35は、選択信号16か“0”の場合には、バ
イナリカウンタ33のQ2〜Q1出力が“Q2 QI
QO−一“111”のとき(カウント値か7のとき)た
け、アクティブなプリセット信号34をバイナリカウン
タ33に出力する。
イナリカウンタ33のQ2〜Q1出力が“Q2 QI
QO−一“111”のとき(カウント値か7のとき)た
け、アクティブなプリセット信号34をバイナリカウン
タ33に出力する。
これによりバイナリカウンタ33には値「0」かプリセ
ットされる。即ちバイナリカウンタ33は、選択信号I
6か“0”となる低温時には、第5図(a)に示スよう
に8進カウンタとして動作する。この場合、バイナリカ
ウンタ33のQl比出力、水晶発振器31の出力パルス
信号の4倍の周期、即ち40nsとなる。
ットされる。即ちバイナリカウンタ33は、選択信号I
6か“0”となる低温時には、第5図(a)に示スよう
に8進カウンタとして動作する。この場合、バイナリカ
ウンタ33のQl比出力、水晶発振器31の出力パルス
信号の4倍の周期、即ち40nsとなる。
低温時において8進カウンタとして動作するバイナリカ
ウンタ33のQlおよびQ2出力は選択回路36に供給
される。選択回路36は、上記選択信号16が本実施例
のように“0”の場合には、第5図(a)に示すように
バイナリカウンタ33のQ1出力、即ち周期4Qnsの
クロック信号を選択する。選択回路36によって選択さ
れた周期40n sのクロック信号(バイナリカウンタ
33のQ1出力)はF / F 37に供給され、第5
図(a)に示すように2倍周期のクロック信号、即ち8
0ns周期のクロック信号に整形され、低温時用のシス
テムクロックIIとしてCP U IQに供給される。
ウンタ33のQlおよびQ2出力は選択回路36に供給
される。選択回路36は、上記選択信号16が本実施例
のように“0”の場合には、第5図(a)に示すように
バイナリカウンタ33のQ1出力、即ち周期4Qnsの
クロック信号を選択する。選択回路36によって選択さ
れた周期40n sのクロック信号(バイナリカウンタ
33のQ1出力)はF / F 37に供給され、第5
図(a)に示すように2倍周期のクロック信号、即ち8
0ns周期のクロック信号に整形され、低温時用のシス
テムクロックIIとしてCP U IQに供給される。
−力、高温時には、選択信号16(第3図ではCPUl
0からの選択信号16、第4図では温度検出回路21か
らの選択信号16)は1″となる。デコダ35は、選択
信号16か“1′の場合には、/\イナリカウンタ33
のQ2〜Q1出力か“Q2 QIQO”−“100”の
とき(カウント値か4のとき)たけ、アクティブなプリ
セット信号34をl・イナリカウンタ33に出力する。
0からの選択信号16、第4図では温度検出回路21か
らの選択信号16)は1″となる。デコダ35は、選択
信号16か“1′の場合には、/\イナリカウンタ33
のQ2〜Q1出力か“Q2 QIQO”−“100”の
とき(カウント値か4のとき)たけ、アクティブなプリ
セット信号34をl・イナリカウンタ33に出力する。
これによりバイナリカウンタ33には値「0」かプリセ
ットされる。即ちバイナリカウンタ33は、選択信号1
6か“1”となる低温時には、第5図(b)に示すよう
に5進カウンタとして動作する。この場合、バイナリカ
ウンタ33のQ2出力は、水晶発振器31の出力パルス
信号の5倍の周期、即ち50nsとなる。
ットされる。即ちバイナリカウンタ33は、選択信号1
6か“1”となる低温時には、第5図(b)に示すよう
に5進カウンタとして動作する。この場合、バイナリカ
ウンタ33のQ2出力は、水晶発振器31の出力パルス
信号の5倍の周期、即ち50nsとなる。
高温時において5進カウンタとして動作するバイナリカ
ウンタ33のQlおよびQ2出力は選択回路36に供給
される。選択回路36は、上記選択(5号16が本実施
例のように“1″の場合には、第5図(b)に示すよう
にバイナリカウンタ33のQ2出力、即ち周期50n
sのクロック信号を選択する。選択回路36によって選
択された周期50n sのクロック信号(バイナリカウ
ンタ33のQ2出力)はF / F 37に供給され、
第5図(b)に示すように2倍周期のクロック信号、即
ち100ns周期のクロック信号に整形され、低温動作
時に比べてタイミング的に余裕を持てるやや低い周波数
の高温時用システムクロックItとしてCPUl0に供
給される。
ウンタ33のQlおよびQ2出力は選択回路36に供給
される。選択回路36は、上記選択(5号16が本実施
例のように“1″の場合には、第5図(b)に示すよう
にバイナリカウンタ33のQ2出力、即ち周期50n
sのクロック信号を選択する。選択回路36によって選
択された周期50n sのクロック信号(バイナリカウ
ンタ33のQ2出力)はF / F 37に供給され、
第5図(b)に示すように2倍周期のクロック信号、即
ち100ns周期のクロック信号に整形され、低温動作
時に比べてタイミング的に余裕を持てるやや低い周波数
の高温時用システムクロックItとしてCPUl0に供
給される。
以上は、1つの設定温度を基準に、周囲温度がその設定
温度より高温か低温かで周波数の異なる2種類のクロッ
ク信号を切替えてシステムクロックを出力する場合につ
いて説明したが、これに限るものではない。例えば3つ
以上の温度範囲を設定し、周囲温度がいずれの温度範囲
にあるかにより、周波数の異なる3種類以上のクロック
信号を切替えてシステムクロックを出力することも可能
である。また本発明は、電子計算機に限らず、クロック
に同期して動作する電子回路を有する電子機器一般に適
用可能である。
温度より高温か低温かで周波数の異なる2種類のクロッ
ク信号を切替えてシステムクロックを出力する場合につ
いて説明したが、これに限るものではない。例えば3つ
以上の温度範囲を設定し、周囲温度がいずれの温度範囲
にあるかにより、周波数の異なる3種類以上のクロック
信号を切替えてシステムクロックを出力することも可能
である。また本発明は、電子計算機に限らず、クロック
に同期して動作する電子回路を有する電子機器一般に適
用可能である。
[発明の効果コ
以上詳述したようにこの発明によれば、システムクロッ
クの周波数を周囲温度の変化に追従して自動的に切替え
ることにより、良好な温度環境(常温以下)のもとでは
機器の処理能力を上げて効率的に稼動させることができ
、温度環境か悪化した場合には、エラーを発生させない
安定稼動を優先し、処理能力をやや落として稼動するこ
とかできる。
クの周波数を周囲温度の変化に追従して自動的に切替え
ることにより、良好な温度環境(常温以下)のもとでは
機器の処理能力を上げて効率的に稼動させることができ
、温度環境か悪化した場合には、エラーを発生させない
安定稼動を優先し、処理能力をやや落として稼動するこ
とかできる。
【図面の簡単な説明】
第1図はこの発明の一実施例を示すブロック構成図、第
2図はこの発明の他の実施例を示すブロック構成図、第
3図は第1図の構成にバイナリカウンタ利用のシステム
クロック発生回路を適用した場合の実施例を示すブロッ
ク構成図、第4図は第2図の構成にバイナリカウンタ利
用のシステムクロック発生回路を適用した場合の実施例
を示すブロック構成図、第5図は第3図および第4図の
構成の動作を説明するためのタイミングチャートである
。 lO・・・CPU511・・・システムクロック、12
.30・・・システムクロック発生回路、13.14・
・・発振回路、15、36・・・選択回路、16・・・
選択信号、17・・・警報モジュール、21・・・温度
検出回路、31・・・水晶発振器、32・・・クロック
生成回路、33・・・パイナリカウンク、35・・・デ
コーダ、37・・・フリップフロップ(F/F)。 Wll 区
2図はこの発明の他の実施例を示すブロック構成図、第
3図は第1図の構成にバイナリカウンタ利用のシステム
クロック発生回路を適用した場合の実施例を示すブロッ
ク構成図、第4図は第2図の構成にバイナリカウンタ利
用のシステムクロック発生回路を適用した場合の実施例
を示すブロック構成図、第5図は第3図および第4図の
構成の動作を説明するためのタイミングチャートである
。 lO・・・CPU511・・・システムクロック、12
.30・・・システムクロック発生回路、13.14・
・・発振回路、15、36・・・選択回路、16・・・
選択信号、17・・・警報モジュール、21・・・温度
検出回路、31・・・水晶発振器、32・・・クロック
生成回路、33・・・パイナリカウンク、35・・・デ
コーダ、37・・・フリップフロップ(F/F)。 Wll 区
Claims (3)
- (1)システムクロックに同期して動作する電子機器に
おいて、 周波数の異なる複数のクロック信号を生成するクロック
生成回路と、 このクロック生成回路により生成される複数のクロック
信号の1つを上記システムクロックの生成出力用に選択
信号に応じて選択する選択回路と、 周囲温度を検出し、その検出温度に応じて上記選択信号
の状態を設定する手段と、 を具備し、温度変化に追従して上記システムクロックの
周波数を切替えるようにしたことを特徴とするシステム
クロック切替え機能を持つ電子機器。 - (2)上記クロック生成回路が、それぞれ異なる周波数
の上記クロック信号を生成する複数の発振回路を有して
いることを特徴とする第1請求項記載のシステムクロッ
ク切替え機能を持つ電子機器。 - (3)上記クロック生成回路が、発振器出力によりカウ
ント動作する複数ビットのバイナリカウンタであって、
その複数ビット出力の少なくとも一部が上記クロック信
号として用いられるバイナリカウンタと、このバイナリ
カウンタの出力をデコードし、その出力値が上記選択信
号の状態で決まる値となった場合に同カウンタを初期化
するための信号を出力するデコード回路とを有している
ことを特徴とする第1請求項記載のシステムクロック切
替え機能を持つ電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2049966A JPH03251912A (ja) | 1990-03-01 | 1990-03-01 | システムクロック切替え機能を持つ電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2049966A JPH03251912A (ja) | 1990-03-01 | 1990-03-01 | システムクロック切替え機能を持つ電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03251912A true JPH03251912A (ja) | 1991-11-11 |
Family
ID=12845767
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2049966A Pending JPH03251912A (ja) | 1990-03-01 | 1990-03-01 | システムクロック切替え機能を持つ電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03251912A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0598682A1 (de) * | 1992-11-19 | 1994-05-25 | Liechti Ag | Verfahren zur Ermittlung von Radiohörerverhalten und Vorrichtung dazu |
EP0655838A2 (de) * | 1993-11-26 | 1995-05-31 | TEMIC TELEFUNKEN microelectronic GmbH | Verfahren zum Betrieb eines digitalen Logik-Halbleiterbauelements |
US7454649B2 (en) | 2005-03-17 | 2008-11-18 | Fujitsu Limited | Marginless status determination circuit |
JP2015527013A (ja) * | 2012-08-21 | 2015-09-10 | アルカテル−ルーセント | システム・クロックを発生させるためのシステム、および温度勾配検出システム |
-
1990
- 1990-03-01 JP JP2049966A patent/JPH03251912A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0598682A1 (de) * | 1992-11-19 | 1994-05-25 | Liechti Ag | Verfahren zur Ermittlung von Radiohörerverhalten und Vorrichtung dazu |
EP0655838A2 (de) * | 1993-11-26 | 1995-05-31 | TEMIC TELEFUNKEN microelectronic GmbH | Verfahren zum Betrieb eines digitalen Logik-Halbleiterbauelements |
EP0655838A3 (de) * | 1993-11-26 | 1995-12-06 | Telefunken Microelectron | Verfahren zum Betrieb eines digitalen Logik-Halbleiterbauelements. |
US7454649B2 (en) | 2005-03-17 | 2008-11-18 | Fujitsu Limited | Marginless status determination circuit |
JP2015527013A (ja) * | 2012-08-21 | 2015-09-10 | アルカテル−ルーセント | システム・クロックを発生させるためのシステム、および温度勾配検出システム |
US9537446B2 (en) | 2012-08-21 | 2017-01-03 | Alcatel Lucent | System for producing a system clock and temperature gradient detection system |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4931748A (en) | Integrated circuit with clock generator | |
EP2278432B1 (en) | Adaptive temperature dependent feedback clock control system and method | |
US6889332B2 (en) | Variable maximum die temperature based on performance state | |
US5572719A (en) | Clock control system for microprocessors including a delay sensing circuit | |
US5233613A (en) | Reliable watchdog timer | |
US6839654B2 (en) | Debug interface for an event timer apparatus | |
US20130047007A1 (en) | Dynamic voltage transitions | |
JP5432676B2 (ja) | マイクロコンピュータ、ヒステリシスコンパレータ回路、及び電圧監視装置 | |
US20070019770A1 (en) | Microprocessor programmable clock calibration system and method | |
EP1237282B1 (en) | Circuit for the detection of clock signal period abnormalities | |
JP2008278482A (ja) | マルチスピードリングオシレータ | |
US9342097B2 (en) | Microcontroller and method of controlling the same | |
JPH03251912A (ja) | システムクロック切替え機能を持つ電子機器 | |
EP2247992B1 (en) | Clock switching circuits and methods | |
JP2001184234A (ja) | ウォッチドッグタイマ | |
US6675249B2 (en) | Information processing equipment and information processing system | |
JPS61267136A (ja) | 情報処理システムにおける割込方式 | |
JPH02112008A (ja) | クロック発生器回路を有する集積回路 | |
US7167996B2 (en) | Micro controller unit | |
JPH04270383A (ja) | 表示制御装置 | |
US7135939B2 (en) | Semiconductor device including an external oscillation circuit | |
JP2004343291A (ja) | 位相調整回路 | |
JP2856715B2 (ja) | クロックの周波数多段階変更制御装置および周波数多段階変更制御方法 | |
TWI655577B (zh) | 運算速度補償電路及其補償方法 | |
KR940008853B1 (ko) | 워치독 타이밍 회로 |