JPH03250995A

JPH03250995A - 画像信号のｄｐｃｍ符号化装置

Info

Publication number: JPH03250995A
Application number: JP2048557A
Authority: JP
Inventors: Ichiro Tamiya; 一郎民谷
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1990-02-28
Filing date: 1990-02-28
Publication date: 1991-11-08

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明は、複数個の信号処理装置を用いて画像信号のフ
レーム内ＤＰＣＭ符号化を行う画像信号のＤＰＣＭ符号
化装置に関する。

（従来の技術）画像信号のフレーム内ＤＰＣＭ符号化処理は、画像信号
の空間的な相関を利用して信号の帯域圧縮を行なう符号
化方式であり、予測信号の生成処理と、入力する画像信
号と予測信号との差である予測誤差信号の量子化処理か
ら成る。予測信号の生成処理や予測誤差信号の量子化処
理については、例えば、“画像のディジタル信号処理”
　（吹抜著、日刊工業社列、昭和５６年）の第９章に種
々の方式の説明がある。同文献の説明によれば、符号化
ループ内で量子化誤差が蓄積することを避けるなめに、
予測信号は復号化信号を用いて生成する方式が一般的で
ある。即ち、既に符号化処理を終え、復号化によって得
られた値を用いて予測信号を計算する。このとき、相関
の高い隣接画素値を用いるが、画面上で左隣に位置する
画素や、真上、右上、左上に接する画素を使う場合がほ
とんどである。

画像信号に対してＤＰＣＭ符号化を行うＤＰＣＭ符号化
装置はいくつか実用化されている。これらのＤＰＣＭ符
号化装置では、１台の符号化器を用いて入力する画像信
号の走査順に、１画素づつ符号化するもので、他の画像
信号処理で適用される画面分割に基づく並列処理の導入
は行なわれていない。これは、ＤＰＣＭ符号化では、上
記の様に予測信号生成に周辺領域の復号結果を必要どす
るから、符号化器を複数個用いても、符号化器での待ち
合わせ時間が大きくなって、効率が向上しないと考えら
れていたなめである。

（発明が解決しようとする課題）従来のＤＰＣＭ符号化処理方式を、動画像信号に適用す
る場合は、入力する画像信号の標本化周期内に１画素の
符号化処理を終えることが必須となる。通常、画像信号
の標本化サイクルは、１０ＭＨｚ程度であるから、符号
化器をマイクロプロセッサ等で実現することは困難とな
り、専用設計の信号処理回路が必要となる。ところか、
高精細な画像では、更にサンプリング周期が短かくなり
、例えば、ＨＤＴＶ信号では、５０〜８０ＭＨｚとなる
。この場合、ＴＴＬＲ？ＣＭＯ３を用いた回路による符
号化器の実現も限界に近付くから、高精細な画像信号の
ＤＰＣＭ符号化装置は、回路実現上の制約が大きくなる
。その結果、採用できる符号化アルゴリズムも制約を受
け、十分に符号化効率の向上を測ることができないとい
う問題が生ずる。

そこで本発明の目的は、効率実大の無い並列処理手法の
導入によって、入力する動画像信号のサンプリング周期
の制約を取除いたＤＰＣＭ符号化装置を提供することに
ある。

（課題を解決するための手段）本発明の画像信号のＤＰＣＭ符号化装置は、入力する画
像の１画面を縦方向にＮ個（Ｎは２以上の整数）の部分
画像信号（以下各部分画像信号を第に部分画像信号とす
る。但しに＝１．・・・、Ｎ）に分割し、各部分画像信
号の信号速度を前記画像信号の１／Ｎ倍の速度に時間伸
張して該Ｎ個の部分画像信号を出力する速度変換手段と
、該速度変換手段から出力されるＮ個の部分画像信号を
入力し、ｋの値が２以上である第に部分画像信号に対し
て前記画像信号の（ｋ−１＞ライン周期分の遅延を施し
て該Ｎ個の部分画像信号を出力する遅延手段と、該遅延
手段から出力されるＮ個の部分画像信号をそれぞれ入力
し、該部分画像信号をラスク走査順に予測符号化処理し
てＤＰＣＭ符号化系列信号を出力するＮ個の信号処理手
段と、該Ｎ個の信号処理手段から出力されるＮ個のＤＰ
ＣＭ符号化系列信号を多重化して出力する多重化手段と
、第に部分画像信号を担当する信号処理手段と、第に−
１及び、第に＋１部分信号を担当する信号処理手段とを
それぞれ接続する通信路とを有することを特徴とする。

（作用）本発明による画像信号の並列処理手法を説明する０本発
明では、入力動画像信号の１画面を、幅方向にＮ個に分
割し、分割画面の符号化処理をＮ個の信号処理装置に割
当て、並列処理する。画面分割は、入力画像信号の１ラ
インをＮ個の部分区間に分割して得られる。１ライン周
期毎に分割を行ない、各信号処理装！で、分割された各
部分画像信号の１ライン分の信号に符号化処理を繰り返
せば、実時間の符号化処理が可能となる。このとき、１
画素当たり原信号のＮ倍のサンプル周期分の時間をかけ
ることができる。

第４図に信号処理装置（ＰＥｌ：ｉ＝１．・・・Ｎ）の
割当てと信号処理装置ＰＥ、内での処理方式を示した。

縦方向に分割された各部分画像信号は、左端から順に信
号処理装置ＰＥ１．ＰＥ２と割当てられる。各信号処理
装置内では、ラスク走査順に左側の画素から右に符号化
処理が進められる。

画素値Ｘ１１．に対する予測値Ｘ１．、は、復号信号（
ｙ、、、）に重み糸数α、β、γ１ηをかけた重み付は
和として（１）式で計算される。

ｘＩＩｖ：αｙｌＩ−１．ｗ＋βｙ　、、　ｖ−＋　γ
　ｙ・十ｌ　・−１＋　η　ｙ・−１・−区　　　−＜
　　１　　＞予測誤差信号ｅ５．と復号信号ｙ、２．と
の関係は＜２＞、（３）式で表される。

ｅ　ｕ、ｗ　”　　Ｘ覧、−Ｘ＊、ｗ　　　　　”’　
（２）ｙ、、−＝Ｑ　（ｅ、、、）＋ｘ、、、　　　−
（３）ここでＱ（・）は、予測誤差信号ｅ１１．に量子
化／逆量子化を施した値を与える関数である。第４図の
分割処理で符号化する際、必要な復号信号’ｔ　ｔ−１
，ｖ　　ｌ　　３’１１．ｖ−１１３’ｍ＋１．ｖ−１
１ｙｍ−１，ｖ−１のうち、’Ｉ＊、ｗ−＋は、符号化
する画素の真上に位置するので、縦分割処理では常に同
じ信号処理装置Ｐ　Ｅ　Ｉで計算される。従って、信号
処理装置内に１ライン分のシフトレジスタを設けて復号
信号を蓄えることによって利用できる。ところが、Ｘｌ
、が左端の画素のときには、ｙ、−１３’ｍ−１．ｖ−
１は、左隣の信号処理装置ＰＥ１−＋で得られる復号信
号となる。また、Ｘｌ、が右端の画素のときには、’Ｊ
ｕ＋１．ｗ−１が必要であるが、この結果は、右側の信
号処理装置ＰＥ＋＋１で得られる値である。従って、各
信号処理装置は、隣接領域を担当する信号処理装置と復
号信号（ｙ、、、）を通信しながら処理を進める必要が
ある。

本発明では、各信号処理装置間における後月信号の通信
を効率良く行なうなめに、信号処理装置Ｐ　Ｅ　＋の起
動を左側の部分画面を担当する信号処理装置Ｐ　Ｅ　＋
−＋よりも１ライン周期づつ遅らせる。

このため、信号処理装置ＰＥ、担当領域の左端の画素ｘ
２．に対する予測信号マ１１．の計算に必要な３’ｗ−
１，ｖは、Ｐ　Ｅ　、−、で計算済となり、既に計算さ
れた値を利用できる。また、３’　＊−＋、　ｖ−１は
、既に１ライン周期前に３’＊−１，ｖとして転送され
た値をＰＥ、内のラインメモリに蓄えていれば良いから
、改めて転送する必要はない。従って、Ｐ　Ｅ　１はＰ
Ｒ，−、の処理終了を待ち合わせる必要はない。

一方、信号処理装置Ｐ　Ｅ　ｔが右端の画素を符号化す
る場合は、計算に先立ってＶ　Ｉｌ＋１．　ｗ−＋が転
送されている必要がある。右側部分画面を担当する信号
処理装ｆ　Ｐ　Ｅ　ｌ＋＋は、ＰＥ、よりも１ライン周
期遅れて起動しているので、ｙａ＋１．ｖ−１は、ＰＥ
ｌでｘ、、を符号化するものと同じライン周期内で計算
少れることとなる。ところが、各信号処理装置内ではラ
スク走査順に処理か進められるから、Ｐ　Ｅ　、、、は
、１ライン周期の最初で符号化を終えるのに対し、ＰＥ
、が右端の画素を処理するのは１ライン周期の最後とな
る。従って、右端の処理においても、信号処理装［ＰＥ
、は、ＰＥ、、、の処理終了を待ち合わる必要はなくな
る。

以上の様に、本発明で採用した画面の縦分割に基づく並
列処理では、Ｎ台の信号処理装置は互いに隣接する領域
を担当する信号処理装置との間で、復号化信号を通信す
る機能を持たせることで、信号処理装置間での待ち合わ
せ時間を費やすことなくＤＰＣＭ符号化処理を続行でき
る。

（実施例）次に、図面を参照して本発明の詳細な説明する。

第１図は本発明に係るＤＰＣＭ符号化装置の第１の実施
例を示すブロック図である。本実施例では、説明の簡単
のなめに一般性を損うことなく信号処理装置数Ｎを４と
している。本図において、１０１は入力ビデオ信号の画
像信号を４本の低速な部分ライン画像信号に変換する速
度変換回路であり、１０２，１０３，１０４．１０５は
信号処理装置である。１０６はマルチプレクサ、１０７
゜１０８．１０９は遅延回路である。

速度変換回路１０１には、端子１２１，１２２を介して
入力ビデオ信号の水平同期信号１３１と画像信号１３２
とが入力する。端子１２１に“１”が入力されることに
より、入力ビデオ信号の１ラインの始まりが知らされる
。速度変換回路１０１は、後に詳細に説明するように、
端子１２１に入力づる入力ビデオ信号の画像信号１３２
の各ラインを４つの部分ライン画像信号１４２，１４４
゜１４６．１４８に分割し、各々の部分ライン画像信号
を入力ビデオ信号の１ライン周期にまで時間伸張して、
信号速度を入力ビデオ信号の１／４に変換する。また、
端子１２２に入力する水平同期信号１３１＃Ｊ分割画面
位置に応じた遅延が施されて出力される。このように速
度変換された４本の部分ライン画像信号のうち１本はそ
のまま信号処理装置１０２に出力される。他の３本は、
各々、遅延回路１０７，１０８，１０９によって、遅延
を施された後に信号処理装置１０３，１０４．１０５に
出力される。遅延回路１０７は、１ライン周期の遅延を
、遅延回路１０８，１０９は、各々２ライン及び３ライ
ン周期分の遅延を施す。信号処理装置１０２，１０３，
１０４．１０５は、同じ構成をしており、後に詳細に説
明するように部分領域信号すなわち部分ライン画像信号
のＤＰＣＭ符号化処理を原信号の１／４のレートで実行
し、得られた符号化系列信号を出力する。信号処理装置
１０２，１０３，１０４，１０５には、速度変換回路１
０１の設定により、画面上左から右端に至る順に分割画
面が割当てられる。ＤＰＣＭ符号化処理により得られた
局所復号信号を転送するために、隣接する信号処理装置
の間には、データ転送路が設けられている。但し、画面
の外側の復号信号値は“Ｏ”と考え、画面の左端を担当
する信号処理装置１０２と右端を担当する信号処理装置
１０５への転送路には常に“０”が供給されている。信
号処理装置１０２，１０３，１０４，１０５から得られ
る４つの符号化系列信号１７１，１７２　１７３．１７
４は、マルチプレクサ１０６により多重化されて出力端
子１２３を介して伝送路に送出される。

第２図は速度変換回路１０１の構成を示すブロック図で
ある。端子１２１から入力ビデオ信号の水平同期信号１
３１が供給される。２０１，２０２．２０３，２０４は
時間伸張回路である。第２図では、時間伸張図＃１２０
１の回路構成のみを詳細に描いているが、時間伸張回路
２０２．２０３２０４も２０１と同じ構成である。即ち
、時間伸張回路２０１，２０２，２０３，２０４各々は
、ラインメモリ２１１、遅延器２１２、計数器２１３か
ら成る。

ラインメモリ２１１は、例えばＮＥＣ製のμＰＤ４２１
０２の様なラインバッファを用いて構成されるＦＩＦＯ
メモリで、書き込みと読み出しを非同期に行なうことが
出来る。ラインメモリのＷＥＮに“１″が与えられてい
るときに、入力ビデオ信号の水平同期信号１３１のクロ
ックに同期して、ＤＩＮに与えられた画像信号１３２例
えば８ビツトのデータが書込まれる。このとき、書き込
みと同時に内部の書き込みアドレスカウンタか歩進され
る。この書き込みアドレスカウンタは、Ｒ３ＴＷに１が
与えられたときにリセットされる。

逆に読み出しは、Ｒ３ＴＲに“１”が与えられたときに
内部の読み出しアドレスカウンタがリセットされる。Ｒ
ＥＮが“１°の時に、入力ビデオ信号の水平同期信号１
３１の１／４の速度の読み出しクロックに同期して読み
出される。このとき、読みだしと同時に内部の読みだし
アドレスカウンタが歩進される。

遅延器２１２は、端子１２１に供給される水平同期信号
１３１を、予め定められたクロック数だけ遅延させてラ
インメモリ２１１のＲ３ＴＷ、Ｒ８ＴＲ及び計数器２１
３に出力する。計数器２１３は、遅延器２１２により遅
延された水平同期信号によりリセットされ、予め定めら
れた数値まで入力ビデオ信号の水平同期信号のタロツク
数を計数する。そして該計数器２１３は、計数値か設定
値に満たない間、ラインメモリ２１１のＷＥＮに“１”
を出力し続け、設定値以上になると“０”を出力する。

従ってラインメモリ２１１には、入力ビデオ信号の画像
信号１３２の各ラインの先頭より−遅延路２１２の設定
値だけ遅れた画素から始まり、計数器２１３に設定した
数の部分ライン画像信号が書き込まれる。一方、読み出
しクロックは、入力の４倍の周期であるから、ラインメ
モリ２１１のＲＥＮを常に“１”を与える０以上の様に
して、入力ビデオ信号の画像信号１３２の各ライン信号
から、遅延器２１２及び計数器２１３の設定により定ま
る部分ライン画像信号を入力ビデオ信号の１／４の速度
に変換し、各信号処理装置に供給する。

第５図は遅延器２１２及び計数器２１３の設定値と、時
間伸張されて各信号処理装置に１０２１０３　１０４　
１０５に供給される信号の関係を示す図である。ここで
、分割画面の１ラインに含まれる画素数をＬとする。こ
のとき、時間伸張回路２０１，２０２，２０３，２０４
内の遅延器２１２には、各々、Ｏ，Ｌ、２Ｌ、３１−が
設定され、画像信号１３２の１ラインデータのうち、水
平同期信号１３１の立上がりより各々Ｏ，Ｌ、２Ｌ、３
Ｌだけ遅れた時点からラインメモリ２１１への取り込み
を開始する。また、各計数器２１３には、全てＬが設定
され、ラインメモリ２１１への取り込みを開始する。ま
た、各計数器２１３には、全てＬが設定され、ラインメ
モリ２１１に書き込まれる画素数となる。これ等の設定
により、入力ビデオ信号の画像信号１３２の第にライン
は、第５図の様に、４つの部分ライン画像信号ａ（ｋ）
１４２、ｂ　（ｋ）１４４．ｃ　（ｋ）１４８に分割さ
れ、各時間伸張回１２０１．２０２，２０３゜２０４内
のラインメモリ２１１に格納され、４倍に時間伸張され
て読み出される。また、水平同期信号１３１は、遅延器
２１２の設定値だけ遅延を受けて出力され、各部分画面
信号の１ラインの始りを示す水平同期信号１４１，１４
３．１４５１４７として各信号処理装置１０２，１０３
，１０４．１０５に供給される。

第３図は信号処理装置１０３の四ｆＩ＠構成を示すブロ
ック図である。ここでは、信号処理装置１０３を例に説
明を行なう。３２１．３２２は水平同期信号１４３と部
分ライン画像信号１４４とが各々入力される端子である
。３０１はタイミング制御回路、３０２は量子化器、３
０３は逆量子化器である。３ｏ４はＬ＋１段のシフトレ
ジスタで、Ｌ−１，Ｌ、Ｌ＋１遅延の３つの値を出力す
る。

３０５は予測器で復号信号（ｙｍ、−）を入力し作用の
項の（１）式に対応する計算を行なう。３０６は隣接す
る信号処理装置１０２へ復号信号を転送するデータ転送
用レジスタであり、その値は端子３２５を介して信号処
理装置１０２へ供給される。３０７は隣接する信号処理
装置１０４へ復号信号を転送するデータ転送用レジスタ
であり、その値は端子３２７を介して信号処理装置１０
４へ供給される。３０８は減算器、３０９は加算器、３
１０はパイプラインレジスタ、３１１と３１２は２人力
１出力のセレクタである。

速度変換口Ｆ！＠１０１から遅延回路１０７を介して信
号処理装置１０３の端子３２２に供給される部分ライン
画像信号１４４は、減算器３０８で予測器３０５の出力
である予測信号との差分かとられ、予測誤差信号を得る
。予測誤差信号は量子化器３０２で量子化された後、端
子３２３を介してマルチプレクサ１０６に出力される。

量子化信号は同時に逆量子化器３０３で、逆量子化を施
された後に、加算器３０９により予測器３０５の出力で
ある予測信号と加算されて局所復号信号か得られる。局
所復号色づは信号処理装置の動作周期毎にパイプライン
レジスタ３１０に格納され、次の予測信号の生成に用い
られる。タイミング制御回路３０１は、端子３２１から
入力される水平同期信号１４３をもとに、符号化処理か
施される画素の位置に基づいて、セレクタ３１１を切り
替え、信号処理装置１０２から端子３２４に供給される
値、もしくは、パイプラインレジスタ３１０の値を予測
器３０５とシフトレジスタ３０４に供給する。シフトレ
ジスタ３０４は、１ライン分の記憶容量を持っており、
作用の項（１）式に対応した復号信号を予測器３０５に
与える。但し、タイミング制御部３０１によりセレクタ
３１２が切り替わり、信号処理装置１０４から端子３２
６に供給される値、もしくは、シフトレジスタ３０４で
Ｌ＋１遅延を施された値が選択される。タイミング制御
口８３０１はまた、データ転送用レジスタ３０６．３０
７のデータ更新を制御する。以上信号処理装置１０３に
ついてその構成と動作を説明したが、信号処理装置１０
２及び１０４，１０５も同様な構成、動作となる。

第６図は信号処理装置１０３の動作を中心に示したタイ
ミングチャートである。ここでは、１ラインの画素数を
３２、従って各部分ライン画像信号の１４２，１４４，
１４６，１４８の画素数を８としている。図中、Ｘｌ、
、は、第ＵラインのＶ画素目の画像信号１３２の値を、
ｙｌ、は、Ｘ５．、に対する局所復号信号を示している
。信号処理装置１０３は、左から二番目の部分画面信号
である部分ライン画像信号１４４、すなわち、図中のＸ
　９．　ｖからＸ１６．を担当する。また、信号処理装
置１０２は左端のＸ　（、ｗからＸ　ａ　、　ｖを、信
号処理装置１０４は、左から三番目のＸ１７．、からＸ
２１．を担当する。第６図では、信号処理装置１０３の
端子３２１に入力される水平同期信号１４３のみを示し
ているが、他の信号処理装置は、第５図に示した様な、
各々異なった水平同期信号に同期して動作する。また、
各部分ライン画像信号は、各々遅延回路１０７，１０８
．１０９で１ラインづつ異なる遅延を施されて供給され
ている。

このため、図示した第にラインでは、信号処理装Ｗ１０
２では第にラインのデータが入力され、Ｘｓ、ｍからＸ
ｓ、にの順に処理されるのに対して、信号処理装置１０
３は第に一１ラインのデータであるＸｓ、に−＋からＸ
ｒ＋、に−＋の順に、信号処理装置１０４は第に一２ラ
インのデータであるＸ　９に−ｘからＸ　１６．　ｋ−
２の順にそれぞれ処理か行われる。

信号処理装Ｗ１０３のタイミング制御回路３０１は、第
３図中ａ、ｂと表した２つの制御信号３４１３４２を出
力する。制御信号３４１は、担当領域の左端の処理タイ
ミングに合わせた制御信号で、セレクタ３１１に、Ｘ　
ｇ　、　ｖの処理の期間たけ端子３２４への入力を選択
する。これによって、信号処理装置１０２で既に得られ
ている３’ｅ、ｖがシフトレジスタ３０４と予測器３０
５に供給される。また、データ転送用レジスタ３０６は
、制御信号３４１の立上がりエツジで更新されて、Ｘ　
ｇ　、　ｖの処理の結果加算器３０９の出力として得ら
れた局所復号信号ｙｇ、ｗが格納される。データ転送用
レジスタ３０６の値は後に信号処理装置１０２が信号Ｘ
ａ、ｖ＋＋を計算する際に用いられる。一方、制御信号
３４２は、担当領域の右端の処理タイミングに合わせた
制御信号であり、セレクタ３１２に、Ｘい、Ｖの処理の
期間だけ端子３２６への入力を選択する。これによって
、信号処理装置！ｆｌ　０４で既に得られている３’＋
６．１−１が予測器３０５に供給される。また、データ
転送用レジスタ３０７は、制御信号３４２の立上がりエ
ツジで更新されて、右端であるｘｒ６．ｗの処理の結果
加算器３０９の出力として得られた局所復号信号Ｖ＋ｉ
、ｖが格納される。データ転送用レジスタ３０７の値は
後に信号処理装置１０４か信号Ｘ１７．Ｖを計算する際
に用いられ、信号処理装置１０４では、シフトレジスタ
３０４に格納されて、Ｘ１７．１１＋１の計算に用いら
れる。

第７図は本発明に係るＤＰＣＭ符号化装置の第２の実施
例を示すブロック図である。本実施例も、信号処理装置
数Ｎを４とし、信号処理装置の動作周期は入力ビデオ信
号の標本化周期の４倍で動作するとした。本図において
、７０２，７０３，７０４．７０５は信号処理装置であ
る。速度変換回路１０１、遅延回路１０７，１０８，１
０９、マルチプレクサ１０６は、第１図に示した第１の
実糺例と同じである。第１の実施例との相違は、信号処
理装置の間が１本の共通バス７１０で接続されている点
である。

＆′！８図は信号処理装置７０３の回８＠楕成を示すブ
ロック図である。第３図に示した信号処理装置１０３と
の相違は他の信号処理装置とデータの遺り取りを行うデ
ータ転送用レジスタ３０６．３０７と端子３２４，３２
５，３２６，３２７の構成部にある。すなわち、第３図
の端子３２４．３２５の代りに端子８１１を介して共通
バス７１０からセレクタ３１１３１２に信号か供給され
る。

また、データ転送用レジスタ３０６　３０７の出力は、
バッファ８０２，８０３を介して共通バス７１０に接続
される。このために、データ転送用レジスタ３０６，３
０７の出力タイミングを制御するためのタイミング制御
回路８０１が追加されている。

第９図は第２の実施例の信号処理装置７０３における各
信号のタイミングチャートを示す図である。ここでは、
各信号処理装置のセレクタ３１１３１２が共通バス７１
０を通じて信号を得るタイミングが異なることを用いて
共通バス７１０を時分割利用している。ここでは、共通
バス７１０の伝送レートは、１ライン周期当たり８であ
るから、１ライン周期を８スロツトに時分割多重利用し
て、信号処理装置の動作周期と同じバスレートで実現さ
れている。一般には、予測信号が作用の項の（１）式の
計算では、信号処理装置数Ｎに対して１ライン周期に２
Ｎ画素のデータを信号処理装置間で転送すれは良い。タ
イミング制御回路８０１の制御信号８２１により、デー
タ転送用レジスタ３０６の値ｙ９．．が信号処理装置７
０２でＸａ、ｖ＋＋の計算に用いられるタイミングで出
力され、また、タイミング制御回路８０１の制御信５８
２２により、データ転送用レジスタ３０７の値’１１ｂ
、ｗが信号処理装置７０４でＸ１７．ｖの計算に用いら
れるタイミングで出力される。その結果、第９図の最下
段に示すような信号処理装置！７０２　。

７０３．７０４．７０５間の転送が実現される。

（発明の効果）以上に詳しく説明したように、本発明によれば、入力す
る動画像信号のサンプリング周波数に制約されず高速な
画像信号に対してもＤＰＣＭ符号化処理が行えるＤＰＣ
Ｍ符号化装置を提供できる。

また、本発明のＤＰＣＭ符号化装置は、使用する信号処
理装置数に依存して各信号処理装置の動作周期を設定で
きる。また、画像入出力どＤＰＣＭ符号化処理が１ライ
ン周期内で並行して進むから、人出力バッファ量が最小
で済み、全体の処理遅延か小さい。また、信号処理装置
間の通信は、境界領域の画素のみを１ライン周期内に転
送すれは良いなめ、必要とされる転送容量は小さい。

【図面の簡単な説明】

第１図は本発明に係るＤＰＣＭ符号化装置の第１の実施
例を示すブロック図、第２図は速度変換口Ｆ＃１１０１
の構成を示すブロック図、第３図は信号処理装置１０３
の回路構成を示すブロック図、第４図は各信号処理装置
の画像信号の割当てを示す図、第５図は速度変換口＃１
１０１における各信号のタイムチャートを示す図、第６
図は信号処理装置１０３における各信号のタイムチャー
トを示す図、第７図は本発明に係るＤＰＣＭ符号化装置
の第２の実施例を示すブロック図、第８図は信号処理装
置７０３の回路構成を示すブロック図、第９図は信号処
理装置７０３における各信号のタイムチャートを示す図
である。１０１・・・速度変換回路、１０２，１０３．１０４．
１０５，７０２，７０３，７０４，７０５信号処理数置
、１０６・・・マルチプレクサ、１０７゜１０８．１０
９・・・遅延回路、２０１，２０２，２０３．２０４・
・・時間伸張回路、２１１・・・ラインメモリ、２１２
・・・遅延器、２１３・・・計数器、３０１８０１・・
・タイミング制御回路、３０２・・・量子化器、３０３
・・・逆量子化器、３０４・・・シフトレジスタ、３０
５・・・予測器、３０６．３０７・・・データ転送用レ
ジスタ、３０８・・・減算器、３０９・・・加算器、３
１０・・・パイプラインレジスタ、３１１．３１２・・
・セレクタ、７１０・・・共通バス、８０２，８０３・
・・バッファ。

Claims

【特許請求の範囲】

（１）入力する画像信号の１画面を縦方向にＮ個（Ｎは
２以上の整数）の部分画像信号（以下各部分画像信号を
第ｋ部分画像信号とする、但しｋ＝１，・・・，Ｎ）に
分割し、各部分画像信号の信号速度を前記画像信号の１
／Ｎ倍の速度に時間伸張して該Ｎ個の部分画像信号を出
力する速度変換手段と、該速度変換手段から出力される
Ｎ個の部分画像信号を入力し、ｋの値が２以上である第
ｋ部分画像信号に対して前記画像信号の（ｋ−１）ライ
ン周期分の遅延を施して該Ｎ個の部分画像信号を出力す
る遅延手段と、該遅延手段から出力されるＮ個の部分画
像信号をそれぞれ入力し、該部分画像信号をラスタ走査
順に予測符号化処理してＤＰＣＭ符号化系列信号を出力
するＮ個の信号処理手段と、該Ｎ個の信号処理手段から
出力されるＮ個のＤＰＣＭ符号化系列信号を多重化して
出力する多重化手段と、第ｋ部分画像信号を担当する信
号処理手段と、第ｋ−１及び第ｋ＋１部分信号を担当す
る信号処理手段とをそれぞれ接続する通信路とを有する
ことを特徴とする画像信号のＤＰＣＭ符号化装置。
（２）前記通信路は隣接する２台の信号処理手段をそれ
ぞれ接続する局所通信路であることを特徴とする請求項
１に記載の画像信号のＤＰＣＭ符号化装置。
（３）前記通信路は前記Ｎ個の信号処理手段を接続する
共通バスであることを特徴とする請求項１に記載の画像
信号のＤＰＣＭ符号化装置。