JPH03250995A - 画像信号のdpcm符号化装置 - Google Patents
画像信号のdpcm符号化装置Info
- Publication number
- JPH03250995A JPH03250995A JP2048557A JP4855790A JPH03250995A JP H03250995 A JPH03250995 A JP H03250995A JP 2048557 A JP2048557 A JP 2048557A JP 4855790 A JP4855790 A JP 4855790A JP H03250995 A JPH03250995 A JP H03250995A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- signal processing
- signals
- line
- processing device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004891 communication Methods 0.000 claims description 5
- 238000006243 chemical reaction Methods 0.000 abstract description 12
- 238000005070 sampling Methods 0.000 abstract description 8
- 238000010586 diagram Methods 0.000 description 15
- 238000000034 method Methods 0.000 description 12
- 230000008569 process Effects 0.000 description 10
- 230000003111 delayed effect Effects 0.000 description 7
- 238000013139 quantization Methods 0.000 description 5
- 239000000872 buffer Substances 0.000 description 4
- 238000004364 calculation method Methods 0.000 description 4
- 238000003672 processing method Methods 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000010339 dilation Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
- H04N19/436—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation using parallelised computational arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Computing Systems (AREA)
- Theoretical Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Image Processing (AREA)
- Color Television Systems (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は、複数個の信号処理装置を用いて画像信号のフ
レーム内DPCM符号化を行う画像信号のDPCM符号
化装置に関する。
レーム内DPCM符号化を行う画像信号のDPCM符号
化装置に関する。
(従来の技術)
画像信号のフレーム内DPCM符号化処理は、画像信号
の空間的な相関を利用して信号の帯域圧縮を行なう符号
化方式であり、予測信号の生成処理と、入力する画像信
号と予測信号との差である予測誤差信号の量子化処理か
ら成る。予測信号の生成処理や予測誤差信号の量子化処
理については、例えば、“画像のディジタル信号処理”
(吹抜著、日刊工業社列、昭和56年)の第9章に種
々の方式の説明がある。同文献の説明によれば、符号化
ループ内で量子化誤差が蓄積することを避けるなめに、
予測信号は復号化信号を用いて生成する方式が一般的で
ある。即ち、既に符号化処理を終え、復号化によって得
られた値を用いて予測信号を計算する。このとき、相関
の高い隣接画素値を用いるが、画面上で左隣に位置する
画素や、真上、右上、左上に接する画素を使う場合がほ
とんどである。
の空間的な相関を利用して信号の帯域圧縮を行なう符号
化方式であり、予測信号の生成処理と、入力する画像信
号と予測信号との差である予測誤差信号の量子化処理か
ら成る。予測信号の生成処理や予測誤差信号の量子化処
理については、例えば、“画像のディジタル信号処理”
(吹抜著、日刊工業社列、昭和56年)の第9章に種
々の方式の説明がある。同文献の説明によれば、符号化
ループ内で量子化誤差が蓄積することを避けるなめに、
予測信号は復号化信号を用いて生成する方式が一般的で
ある。即ち、既に符号化処理を終え、復号化によって得
られた値を用いて予測信号を計算する。このとき、相関
の高い隣接画素値を用いるが、画面上で左隣に位置する
画素や、真上、右上、左上に接する画素を使う場合がほ
とんどである。
画像信号に対してDPCM符号化を行うDPCM符号化
装置はいくつか実用化されている。これらのDPCM符
号化装置では、1台の符号化器を用いて入力する画像信
号の走査順に、1画素づつ符号化するもので、他の画像
信号処理で適用される画面分割に基づく並列処理の導入
は行なわれていない。これは、DPCM符号化では、上
記の様に予測信号生成に周辺領域の復号結果を必要どす
るから、符号化器を複数個用いても、符号化器での待ち
合わせ時間が大きくなって、効率が向上しないと考えら
れていたなめである。
装置はいくつか実用化されている。これらのDPCM符
号化装置では、1台の符号化器を用いて入力する画像信
号の走査順に、1画素づつ符号化するもので、他の画像
信号処理で適用される画面分割に基づく並列処理の導入
は行なわれていない。これは、DPCM符号化では、上
記の様に予測信号生成に周辺領域の復号結果を必要どす
るから、符号化器を複数個用いても、符号化器での待ち
合わせ時間が大きくなって、効率が向上しないと考えら
れていたなめである。
(発明が解決しようとする課題)
従来のDPCM符号化処理方式を、動画像信号に適用す
る場合は、入力する画像信号の標本化周期内に1画素の
符号化処理を終えることが必須となる。通常、画像信号
の標本化サイクルは、10MHz程度であるから、符号
化器をマイクロプロセッサ等で実現することは困難とな
り、専用設計の信号処理回路が必要となる。ところか、
高精細な画像では、更にサンプリング周期が短かくなり
、例えば、HDTV信号では、50〜80MHzとなる
。この場合、TTLR?CMO3を用いた回路による符
号化器の実現も限界に近付くから、高精細な画像信号の
DPCM符号化装置は、回路実現上の制約が大きくなる
。その結果、採用できる符号化アルゴリズムも制約を受
け、十分に符号化効率の向上を測ることができないとい
う問題が生ずる。
る場合は、入力する画像信号の標本化周期内に1画素の
符号化処理を終えることが必須となる。通常、画像信号
の標本化サイクルは、10MHz程度であるから、符号
化器をマイクロプロセッサ等で実現することは困難とな
り、専用設計の信号処理回路が必要となる。ところか、
高精細な画像では、更にサンプリング周期が短かくなり
、例えば、HDTV信号では、50〜80MHzとなる
。この場合、TTLR?CMO3を用いた回路による符
号化器の実現も限界に近付くから、高精細な画像信号の
DPCM符号化装置は、回路実現上の制約が大きくなる
。その結果、採用できる符号化アルゴリズムも制約を受
け、十分に符号化効率の向上を測ることができないとい
う問題が生ずる。
そこで本発明の目的は、効率実大の無い並列処理手法の
導入によって、入力する動画像信号のサンプリング周期
の制約を取除いたDPCM符号化装置を提供することに
ある。
導入によって、入力する動画像信号のサンプリング周期
の制約を取除いたDPCM符号化装置を提供することに
ある。
(課題を解決するための手段)
本発明の画像信号のDPCM符号化装置は、入力する画
像の1画面を縦方向にN個(Nは2以上の整数)の部分
画像信号(以下各部分画像信号を第に部分画像信号とす
る。但しに=1.・・・、N)に分割し、各部分画像信
号の信号速度を前記画像信号の1/N倍の速度に時間伸
張して該N個の部分画像信号を出力する速度変換手段と
、該速度変換手段から出力されるN個の部分画像信号を
入力し、kの値が2以上である第に部分画像信号に対し
て前記画像信号の(k−1>ライン周期分の遅延を施し
て該N個の部分画像信号を出力する遅延手段と、該遅延
手段から出力されるN個の部分画像信号をそれぞれ入力
し、該部分画像信号をラスク走査順に予測符号化処理し
てDPCM符号化系列信号を出力するN個の信号処理手
段と、該N個の信号処理手段から出力されるN個のDP
CM符号化系列信号を多重化して出力する多重化手段と
、第に部分画像信号を担当する信号処理手段と、第に−
1及び、第に+1部分信号を担当する信号処理手段とを
それぞれ接続する通信路とを有することを特徴とする。
像の1画面を縦方向にN個(Nは2以上の整数)の部分
画像信号(以下各部分画像信号を第に部分画像信号とす
る。但しに=1.・・・、N)に分割し、各部分画像信
号の信号速度を前記画像信号の1/N倍の速度に時間伸
張して該N個の部分画像信号を出力する速度変換手段と
、該速度変換手段から出力されるN個の部分画像信号を
入力し、kの値が2以上である第に部分画像信号に対し
て前記画像信号の(k−1>ライン周期分の遅延を施し
て該N個の部分画像信号を出力する遅延手段と、該遅延
手段から出力されるN個の部分画像信号をそれぞれ入力
し、該部分画像信号をラスク走査順に予測符号化処理し
てDPCM符号化系列信号を出力するN個の信号処理手
段と、該N個の信号処理手段から出力されるN個のDP
CM符号化系列信号を多重化して出力する多重化手段と
、第に部分画像信号を担当する信号処理手段と、第に−
1及び、第に+1部分信号を担当する信号処理手段とを
それぞれ接続する通信路とを有することを特徴とする。
(作用)
本発明による画像信号の並列処理手法を説明する0本発
明では、入力動画像信号の1画面を、幅方向にN個に分
割し、分割画面の符号化処理をN個の信号処理装置に割
当て、並列処理する。画面分割は、入力画像信号の1ラ
インをN個の部分区間に分割して得られる。1ライン周
期毎に分割を行ない、各信号処理装!で、分割された各
部分画像信号の1ライン分の信号に符号化処理を繰り返
せば、実時間の符号化処理が可能となる。このとき、1
画素当たり原信号のN倍のサンプル周期分の時間をかけ
ることができる。
明では、入力動画像信号の1画面を、幅方向にN個に分
割し、分割画面の符号化処理をN個の信号処理装置に割
当て、並列処理する。画面分割は、入力画像信号の1ラ
インをN個の部分区間に分割して得られる。1ライン周
期毎に分割を行ない、各信号処理装!で、分割された各
部分画像信号の1ライン分の信号に符号化処理を繰り返
せば、実時間の符号化処理が可能となる。このとき、1
画素当たり原信号のN倍のサンプル周期分の時間をかけ
ることができる。
第4図に信号処理装置(PEl:i=1.・・・N)の
割当てと信号処理装置PE、内での処理方式を示した。
割当てと信号処理装置PE、内での処理方式を示した。
縦方向に分割された各部分画像信号は、左端から順に信
号処理装置PE1.PE2と割当てられる。各信号処理
装置内では、ラスク走査順に左側の画素から右に符号化
処理が進められる。
号処理装置PE1.PE2と割当てられる。各信号処理
装置内では、ラスク走査順に左側の画素から右に符号化
処理が進められる。
画素値X11.に対する予測値X1.、は、復号信号(
y、、、)に重み糸数α、β、γ1ηをかけた重み付は
和として(1)式で計算される。
y、、、)に重み糸数α、β、γ1ηをかけた重み付は
和として(1)式で計算される。
xIIv:αylI−1.w+βy 、、 v−+ γ
y・十l ・−1+ η y・−1・−区 −<
1 >予測誤差信号e5.と復号信号y、2.と
の関係は<2>、(3)式で表される。
y・十l ・−1+ η y・−1・−区 −<
1 >予測誤差信号e5.と復号信号y、2.と
の関係は<2>、(3)式で表される。
e u、w ” X覧、−X*、w ”’
(2)y、、−=Q (e、、、)+x、、、 −
(3)ここでQ(・)は、予測誤差信号e11.に量子
化/逆量子化を施した値を与える関数である。第4図の
分割処理で符号化する際、必要な復号信号’t t−1
,v l 3’11.v−113’m+1.v−1
1ym−1,v−1のうち、’I*、w−+は、符号化
する画素の真上に位置するので、縦分割処理では常に同
じ信号処理装置P E Iで計算される。従って、信号
処理装置内に1ライン分のシフトレジスタを設けて復号
信号を蓄えることによって利用できる。ところが、Xl
、が左端の画素のときには、y、−13’m−1.v−
1は、左隣の信号処理装置PE1−+で得られる復号信
号となる。また、Xl、が右端の画素のときには、’J
u+1.w−1が必要であるが、この結果は、右側の信
号処理装置PE++1で得られる値である。従って、各
信号処理装置は、隣接領域を担当する信号処理装置と復
号信号(y、、、)を通信しながら処理を進める必要が
ある。
(2)y、、−=Q (e、、、)+x、、、 −
(3)ここでQ(・)は、予測誤差信号e11.に量子
化/逆量子化を施した値を与える関数である。第4図の
分割処理で符号化する際、必要な復号信号’t t−1
,v l 3’11.v−113’m+1.v−1
1ym−1,v−1のうち、’I*、w−+は、符号化
する画素の真上に位置するので、縦分割処理では常に同
じ信号処理装置P E Iで計算される。従って、信号
処理装置内に1ライン分のシフトレジスタを設けて復号
信号を蓄えることによって利用できる。ところが、Xl
、が左端の画素のときには、y、−13’m−1.v−
1は、左隣の信号処理装置PE1−+で得られる復号信
号となる。また、Xl、が右端の画素のときには、’J
u+1.w−1が必要であるが、この結果は、右側の信
号処理装置PE++1で得られる値である。従って、各
信号処理装置は、隣接領域を担当する信号処理装置と復
号信号(y、、、)を通信しながら処理を進める必要が
ある。
本発明では、各信号処理装置間における後月信号の通信
を効率良く行なうなめに、信号処理装置P E +の起
動を左側の部分画面を担当する信号処理装置P E +
−+よりも1ライン周期づつ遅らせる。
を効率良く行なうなめに、信号処理装置P E +の起
動を左側の部分画面を担当する信号処理装置P E +
−+よりも1ライン周期づつ遅らせる。
このため、信号処理装置PE、担当領域の左端の画素x
2.に対する予測信号マ11.の計算に必要な3’w−
1,vは、P E 、−、で計算済となり、既に計算さ
れた値を利用できる。また、3’ *−+、 v−1は
、既に1ライン周期前に3’*−1,vとして転送され
た値をPE、内のラインメモリに蓄えていれば良いから
、改めて転送する必要はない。従って、P E 1はP
R,−、の処理終了を待ち合わせる必要はない。
2.に対する予測信号マ11.の計算に必要な3’w−
1,vは、P E 、−、で計算済となり、既に計算さ
れた値を利用できる。また、3’ *−+、 v−1は
、既に1ライン周期前に3’*−1,vとして転送され
た値をPE、内のラインメモリに蓄えていれば良いから
、改めて転送する必要はない。従って、P E 1はP
R,−、の処理終了を待ち合わせる必要はない。
一方、信号処理装置P E tが右端の画素を符号化す
る場合は、計算に先立ってV Il+1. w−+が転
送されている必要がある。右側部分画面を担当する信号
処理装f P E l++は、PE、よりも1ライン周
期遅れて起動しているので、ya+1.v−1は、PE
lでx、、を符号化するものと同じライン周期内で計算
少れることとなる。ところが、各信号処理装置内ではラ
スク走査順に処理か進められるから、P E 、、、は
、1ライン周期の最初で符号化を終えるのに対し、PE
、が右端の画素を処理するのは1ライン周期の最後とな
る。従って、右端の処理においても、信号処理装[PE
、は、PE、、、の処理終了を待ち合わる必要はなくな
る。
る場合は、計算に先立ってV Il+1. w−+が転
送されている必要がある。右側部分画面を担当する信号
処理装f P E l++は、PE、よりも1ライン周
期遅れて起動しているので、ya+1.v−1は、PE
lでx、、を符号化するものと同じライン周期内で計算
少れることとなる。ところが、各信号処理装置内ではラ
スク走査順に処理か進められるから、P E 、、、は
、1ライン周期の最初で符号化を終えるのに対し、PE
、が右端の画素を処理するのは1ライン周期の最後とな
る。従って、右端の処理においても、信号処理装[PE
、は、PE、、、の処理終了を待ち合わる必要はなくな
る。
以上の様に、本発明で採用した画面の縦分割に基づく並
列処理では、N台の信号処理装置は互いに隣接する領域
を担当する信号処理装置との間で、復号化信号を通信す
る機能を持たせることで、信号処理装置間での待ち合わ
せ時間を費やすことなくDPCM符号化処理を続行でき
る。
列処理では、N台の信号処理装置は互いに隣接する領域
を担当する信号処理装置との間で、復号化信号を通信す
る機能を持たせることで、信号処理装置間での待ち合わ
せ時間を費やすことなくDPCM符号化処理を続行でき
る。
(実施例)
次に、図面を参照して本発明の詳細な説明する。
第1図は本発明に係るDPCM符号化装置の第1の実施
例を示すブロック図である。本実施例では、説明の簡単
のなめに一般性を損うことなく信号処理装置数Nを4と
している。本図において、101は入力ビデオ信号の画
像信号を4本の低速な部分ライン画像信号に変換する速
度変換回路であり、102,103,104.105は
信号処理装置である。106はマルチプレクサ、107
゜108.109は遅延回路である。
例を示すブロック図である。本実施例では、説明の簡単
のなめに一般性を損うことなく信号処理装置数Nを4と
している。本図において、101は入力ビデオ信号の画
像信号を4本の低速な部分ライン画像信号に変換する速
度変換回路であり、102,103,104.105は
信号処理装置である。106はマルチプレクサ、107
゜108.109は遅延回路である。
速度変換回路101には、端子121,122を介して
入力ビデオ信号の水平同期信号131と画像信号132
とが入力する。端子121に“1”が入力されることに
より、入力ビデオ信号の1ラインの始まりが知らされる
。速度変換回路101は、後に詳細に説明するように、
端子121に入力づる入力ビデオ信号の画像信号132
の各ラインを4つの部分ライン画像信号142,144
゜146.148に分割し、各々の部分ライン画像信号
を入力ビデオ信号の1ライン周期にまで時間伸張して、
信号速度を入力ビデオ信号の1/4に変換する。また、
端子122に入力する水平同期信号131#J分割画面
位置に応じた遅延が施されて出力される。このように速
度変換された4本の部分ライン画像信号のうち1本はそ
のまま信号処理装置102に出力される。他の3本は、
各々、遅延回路107,108,109によって、遅延
を施された後に信号処理装置103,104.105に
出力される。遅延回路107は、1ライン周期の遅延を
、遅延回路108,109は、各々2ライン及び3ライ
ン周期分の遅延を施す。信号処理装置102,103,
104.105は、同じ構成をしており、後に詳細に説
明するように部分領域信号すなわち部分ライン画像信号
のDPCM符号化処理を原信号の1/4のレートで実行
し、得られた符号化系列信号を出力する。信号処理装置
102,103,104,105には、速度変換回路1
01の設定により、画面上左から右端に至る順に分割画
面が割当てられる。DPCM符号化処理により得られた
局所復号信号を転送するために、隣接する信号処理装置
の間には、データ転送路が設けられている。但し、画面
の外側の復号信号値は“O”と考え、画面の左端を担当
する信号処理装置102と右端を担当する信号処理装置
105への転送路には常に“0”が供給されている。信
号処理装置102,103,104,105から得られ
る4つの符号化系列信号171,172 173.17
4は、マルチプレクサ106により多重化されて出力端
子123を介して伝送路に送出される。
入力ビデオ信号の水平同期信号131と画像信号132
とが入力する。端子121に“1”が入力されることに
より、入力ビデオ信号の1ラインの始まりが知らされる
。速度変換回路101は、後に詳細に説明するように、
端子121に入力づる入力ビデオ信号の画像信号132
の各ラインを4つの部分ライン画像信号142,144
゜146.148に分割し、各々の部分ライン画像信号
を入力ビデオ信号の1ライン周期にまで時間伸張して、
信号速度を入力ビデオ信号の1/4に変換する。また、
端子122に入力する水平同期信号131#J分割画面
位置に応じた遅延が施されて出力される。このように速
度変換された4本の部分ライン画像信号のうち1本はそ
のまま信号処理装置102に出力される。他の3本は、
各々、遅延回路107,108,109によって、遅延
を施された後に信号処理装置103,104.105に
出力される。遅延回路107は、1ライン周期の遅延を
、遅延回路108,109は、各々2ライン及び3ライ
ン周期分の遅延を施す。信号処理装置102,103,
104.105は、同じ構成をしており、後に詳細に説
明するように部分領域信号すなわち部分ライン画像信号
のDPCM符号化処理を原信号の1/4のレートで実行
し、得られた符号化系列信号を出力する。信号処理装置
102,103,104,105には、速度変換回路1
01の設定により、画面上左から右端に至る順に分割画
面が割当てられる。DPCM符号化処理により得られた
局所復号信号を転送するために、隣接する信号処理装置
の間には、データ転送路が設けられている。但し、画面
の外側の復号信号値は“O”と考え、画面の左端を担当
する信号処理装置102と右端を担当する信号処理装置
105への転送路には常に“0”が供給されている。信
号処理装置102,103,104,105から得られ
る4つの符号化系列信号171,172 173.17
4は、マルチプレクサ106により多重化されて出力端
子123を介して伝送路に送出される。
第2図は速度変換回路101の構成を示すブロック図で
ある。端子121から入力ビデオ信号の水平同期信号1
31が供給される。201,202.203,204は
時間伸張回路である。第2図では、時間伸張図#120
1の回路構成のみを詳細に描いているが、時間伸張回路
202.203204も201と同じ構成である。即ち
、時間伸張回路201,202,203,204各々は
、ラインメモリ211、遅延器212、計数器213か
ら成る。
ある。端子121から入力ビデオ信号の水平同期信号1
31が供給される。201,202.203,204は
時間伸張回路である。第2図では、時間伸張図#120
1の回路構成のみを詳細に描いているが、時間伸張回路
202.203204も201と同じ構成である。即ち
、時間伸張回路201,202,203,204各々は
、ラインメモリ211、遅延器212、計数器213か
ら成る。
ラインメモリ211は、例えばNEC製のμPD421
02の様なラインバッファを用いて構成されるFIFO
メモリで、書き込みと読み出しを非同期に行なうことが
出来る。ラインメモリのWENに“1″が与えられてい
るときに、入力ビデオ信号の水平同期信号131のクロ
ックに同期して、DINに与えられた画像信号132例
えば8ビツトのデータが書込まれる。このとき、書き込
みと同時に内部の書き込みアドレスカウンタか歩進され
る。この書き込みアドレスカウンタは、R3TWに1が
与えられたときにリセットされる。
02の様なラインバッファを用いて構成されるFIFO
メモリで、書き込みと読み出しを非同期に行なうことが
出来る。ラインメモリのWENに“1″が与えられてい
るときに、入力ビデオ信号の水平同期信号131のクロ
ックに同期して、DINに与えられた画像信号132例
えば8ビツトのデータが書込まれる。このとき、書き込
みと同時に内部の書き込みアドレスカウンタか歩進され
る。この書き込みアドレスカウンタは、R3TWに1が
与えられたときにリセットされる。
逆に読み出しは、R3TRに“1”が与えられたときに
内部の読み出しアドレスカウンタがリセットされる。R
ENが“1°の時に、入力ビデオ信号の水平同期信号1
31の1/4の速度の読み出しクロックに同期して読み
出される。このとき、読みだしと同時に内部の読みだし
アドレスカウンタが歩進される。
内部の読み出しアドレスカウンタがリセットされる。R
ENが“1°の時に、入力ビデオ信号の水平同期信号1
31の1/4の速度の読み出しクロックに同期して読み
出される。このとき、読みだしと同時に内部の読みだし
アドレスカウンタが歩進される。
遅延器212は、端子121に供給される水平同期信号
131を、予め定められたクロック数だけ遅延させてラ
インメモリ211のR3TW、R8TR及び計数器21
3に出力する。計数器213は、遅延器212により遅
延された水平同期信号によりリセットされ、予め定めら
れた数値まで入力ビデオ信号の水平同期信号のタロツク
数を計数する。そして該計数器213は、計数値か設定
値に満たない間、ラインメモリ211のWENに“1”
を出力し続け、設定値以上になると“0”を出力する。
131を、予め定められたクロック数だけ遅延させてラ
インメモリ211のR3TW、R8TR及び計数器21
3に出力する。計数器213は、遅延器212により遅
延された水平同期信号によりリセットされ、予め定めら
れた数値まで入力ビデオ信号の水平同期信号のタロツク
数を計数する。そして該計数器213は、計数値か設定
値に満たない間、ラインメモリ211のWENに“1”
を出力し続け、設定値以上になると“0”を出力する。
従ってラインメモリ211には、入力ビデオ信号の画像
信号132の各ラインの先頭より−遅延路212の設定
値だけ遅れた画素から始まり、計数器213に設定した
数の部分ライン画像信号が書き込まれる。一方、読み出
しクロックは、入力の4倍の周期であるから、ラインメ
モリ211のRENを常に“1”を与える0以上の様に
して、入力ビデオ信号の画像信号132の各ライン信号
から、遅延器212及び計数器213の設定により定ま
る部分ライン画像信号を入力ビデオ信号の1/4の速度
に変換し、各信号処理装置に供給する。
信号132の各ラインの先頭より−遅延路212の設定
値だけ遅れた画素から始まり、計数器213に設定した
数の部分ライン画像信号が書き込まれる。一方、読み出
しクロックは、入力の4倍の周期であるから、ラインメ
モリ211のRENを常に“1”を与える0以上の様に
して、入力ビデオ信号の画像信号132の各ライン信号
から、遅延器212及び計数器213の設定により定ま
る部分ライン画像信号を入力ビデオ信号の1/4の速度
に変換し、各信号処理装置に供給する。
第5図は遅延器212及び計数器213の設定値と、時
間伸張されて各信号処理装置に102103 104
105に供給される信号の関係を示す図である。ここで
、分割画面の1ラインに含まれる画素数をLとする。こ
のとき、時間伸張回路201,202,203,204
内の遅延器212には、各々、O,L、2L、31−が
設定され、画像信号132の1ラインデータのうち、水
平同期信号131の立上がりより各々O,L、2L、3
Lだけ遅れた時点からラインメモリ211への取り込み
を開始する。また、各計数器213には、全てLが設定
され、ラインメモリ211への取り込みを開始する。ま
た、各計数器213には、全てLが設定され、ラインメ
モリ211に書き込まれる画素数となる。これ等の設定
により、入力ビデオ信号の画像信号132の第にライン
は、第5図の様に、4つの部分ライン画像信号a(k)
142、b (k)144.c (k)148に分割さ
れ、各時間伸張回1201.202,203゜204内
のラインメモリ211に格納され、4倍に時間伸張され
て読み出される。また、水平同期信号131は、遅延器
212の設定値だけ遅延を受けて出力され、各部分画面
信号の1ラインの始りを示す水平同期信号141,14
3.145147として各信号処理装置102,103
,104.105に供給される。
間伸張されて各信号処理装置に102103 104
105に供給される信号の関係を示す図である。ここで
、分割画面の1ラインに含まれる画素数をLとする。こ
のとき、時間伸張回路201,202,203,204
内の遅延器212には、各々、O,L、2L、31−が
設定され、画像信号132の1ラインデータのうち、水
平同期信号131の立上がりより各々O,L、2L、3
Lだけ遅れた時点からラインメモリ211への取り込み
を開始する。また、各計数器213には、全てLが設定
され、ラインメモリ211への取り込みを開始する。ま
た、各計数器213には、全てLが設定され、ラインメ
モリ211に書き込まれる画素数となる。これ等の設定
により、入力ビデオ信号の画像信号132の第にライン
は、第5図の様に、4つの部分ライン画像信号a(k)
142、b (k)144.c (k)148に分割さ
れ、各時間伸張回1201.202,203゜204内
のラインメモリ211に格納され、4倍に時間伸張され
て読み出される。また、水平同期信号131は、遅延器
212の設定値だけ遅延を受けて出力され、各部分画面
信号の1ラインの始りを示す水平同期信号141,14
3.145147として各信号処理装置102,103
,104.105に供給される。
第3図は信号処理装置103の四fI@構成を示すブロ
ック図である。ここでは、信号処理装置103を例に説
明を行なう。321.322は水平同期信号143と部
分ライン画像信号144とが各々入力される端子である
。301はタイミング制御回路、302は量子化器、3
03は逆量子化器である。3o4はL+1段のシフトレ
ジスタで、L−1,L、L+1遅延の3つの値を出力す
る。
ック図である。ここでは、信号処理装置103を例に説
明を行なう。321.322は水平同期信号143と部
分ライン画像信号144とが各々入力される端子である
。301はタイミング制御回路、302は量子化器、3
03は逆量子化器である。3o4はL+1段のシフトレ
ジスタで、L−1,L、L+1遅延の3つの値を出力す
る。
305は予測器で復号信号(ym、−)を入力し作用の
項の(1)式に対応する計算を行なう。306は隣接す
る信号処理装置102へ復号信号を転送するデータ転送
用レジスタであり、その値は端子325を介して信号処
理装置102へ供給される。307は隣接する信号処理
装置104へ復号信号を転送するデータ転送用レジスタ
であり、その値は端子327を介して信号処理装置10
4へ供給される。308は減算器、309は加算器、3
10はパイプラインレジスタ、311と312は2人力
1出力のセレクタである。
項の(1)式に対応する計算を行なう。306は隣接す
る信号処理装置102へ復号信号を転送するデータ転送
用レジスタであり、その値は端子325を介して信号処
理装置102へ供給される。307は隣接する信号処理
装置104へ復号信号を転送するデータ転送用レジスタ
であり、その値は端子327を介して信号処理装置10
4へ供給される。308は減算器、309は加算器、3
10はパイプラインレジスタ、311と312は2人力
1出力のセレクタである。
速度変換口F!@101から遅延回路107を介して信
号処理装置103の端子322に供給される部分ライン
画像信号144は、減算器308で予測器305の出力
である予測信号との差分かとられ、予測誤差信号を得る
。予測誤差信号は量子化器302で量子化された後、端
子323を介してマルチプレクサ106に出力される。
号処理装置103の端子322に供給される部分ライン
画像信号144は、減算器308で予測器305の出力
である予測信号との差分かとられ、予測誤差信号を得る
。予測誤差信号は量子化器302で量子化された後、端
子323を介してマルチプレクサ106に出力される。
量子化信号は同時に逆量子化器303で、逆量子化を施
された後に、加算器309により予測器305の出力で
ある予測信号と加算されて局所復号信号か得られる。局
所復号色づは信号処理装置の動作周期毎にパイプライン
レジスタ310に格納され、次の予測信号の生成に用い
られる。タイミング制御回路301は、端子321から
入力される水平同期信号143をもとに、符号化処理か
施される画素の位置に基づいて、セレクタ311を切り
替え、信号処理装置102から端子324に供給される
値、もしくは、パイプラインレジスタ310の値を予測
器305とシフトレジスタ304に供給する。シフトレ
ジスタ304は、1ライン分の記憶容量を持っており、
作用の項(1)式に対応した復号信号を予測器305に
与える。但し、タイミング制御部301によりセレクタ
312が切り替わり、信号処理装置104から端子32
6に供給される値、もしくは、シフトレジスタ304で
L+1遅延を施された値が選択される。タイミング制御
口8301はまた、データ転送用レジスタ306.30
7のデータ更新を制御する。以上信号処理装置103に
ついてその構成と動作を説明したが、信号処理装置10
2及び104,105も同様な構成、動作となる。
された後に、加算器309により予測器305の出力で
ある予測信号と加算されて局所復号信号か得られる。局
所復号色づは信号処理装置の動作周期毎にパイプライン
レジスタ310に格納され、次の予測信号の生成に用い
られる。タイミング制御回路301は、端子321から
入力される水平同期信号143をもとに、符号化処理か
施される画素の位置に基づいて、セレクタ311を切り
替え、信号処理装置102から端子324に供給される
値、もしくは、パイプラインレジスタ310の値を予測
器305とシフトレジスタ304に供給する。シフトレ
ジスタ304は、1ライン分の記憶容量を持っており、
作用の項(1)式に対応した復号信号を予測器305に
与える。但し、タイミング制御部301によりセレクタ
312が切り替わり、信号処理装置104から端子32
6に供給される値、もしくは、シフトレジスタ304で
L+1遅延を施された値が選択される。タイミング制御
口8301はまた、データ転送用レジスタ306.30
7のデータ更新を制御する。以上信号処理装置103に
ついてその構成と動作を説明したが、信号処理装置10
2及び104,105も同様な構成、動作となる。
第6図は信号処理装置103の動作を中心に示したタイ
ミングチャートである。ここでは、1ラインの画素数を
32、従って各部分ライン画像信号の142,144,
146,148の画素数を8としている。図中、Xl、
、は、第UラインのV画素目の画像信号132の値を、
yl、は、X5.、に対する局所復号信号を示している
。信号処理装置103は、左から二番目の部分画面信号
である部分ライン画像信号144、すなわち、図中のX
9. vからX16.を担当する。また、信号処理装
置102は左端のX (、wからX a 、 vを、信
号処理装置104は、左から三番目のX17.、からX
21.を担当する。第6図では、信号処理装置103の
端子321に入力される水平同期信号143のみを示し
ているが、他の信号処理装置は、第5図に示した様な、
各々異なった水平同期信号に同期して動作する。また、
各部分ライン画像信号は、各々遅延回路107,108
.109で1ラインづつ異なる遅延を施されて供給され
ている。
ミングチャートである。ここでは、1ラインの画素数を
32、従って各部分ライン画像信号の142,144,
146,148の画素数を8としている。図中、Xl、
、は、第UラインのV画素目の画像信号132の値を、
yl、は、X5.、に対する局所復号信号を示している
。信号処理装置103は、左から二番目の部分画面信号
である部分ライン画像信号144、すなわち、図中のX
9. vからX16.を担当する。また、信号処理装
置102は左端のX (、wからX a 、 vを、信
号処理装置104は、左から三番目のX17.、からX
21.を担当する。第6図では、信号処理装置103の
端子321に入力される水平同期信号143のみを示し
ているが、他の信号処理装置は、第5図に示した様な、
各々異なった水平同期信号に同期して動作する。また、
各部分ライン画像信号は、各々遅延回路107,108
.109で1ラインづつ異なる遅延を施されて供給され
ている。
このため、図示した第にラインでは、信号処理装W10
2では第にラインのデータが入力され、Xs、mからX
s、にの順に処理されるのに対して、信号処理装置10
3は第に一1ラインのデータであるXs、に−+からX
r+、に−+の順に、信号処理装置104は第に一2ラ
インのデータであるX 9に−xからX 16. k−
2の順にそれぞれ処理か行われる。
2では第にラインのデータが入力され、Xs、mからX
s、にの順に処理されるのに対して、信号処理装置10
3は第に一1ラインのデータであるXs、に−+からX
r+、に−+の順に、信号処理装置104は第に一2ラ
インのデータであるX 9に−xからX 16. k−
2の順にそれぞれ処理か行われる。
信号処理装W103のタイミング制御回路301は、第
3図中a、bと表した2つの制御信号341342を出
力する。制御信号341は、担当領域の左端の処理タイ
ミングに合わせた制御信号で、セレクタ311に、X
g 、 vの処理の期間たけ端子324への入力を選択
する。これによって、信号処理装置102で既に得られ
ている3’e、vがシフトレジスタ304と予測器30
5に供給される。また、データ転送用レジスタ306は
、制御信号341の立上がりエツジで更新されて、X
g 、 vの処理の結果加算器309の出力として得ら
れた局所復号信号yg、wが格納される。データ転送用
レジスタ306の値は後に信号処理装置102が信号X
a、v++を計算する際に用いられる。一方、制御信号
342は、担当領域の右端の処理タイミングに合わせた
制御信号であり、セレクタ312に、Xい、Vの処理の
期間だけ端子326への入力を選択する。これによって
、信号処理装置!fl 04で既に得られている3’+
6.1−1が予測器305に供給される。また、データ
転送用レジスタ307は、制御信号342の立上がりエ
ツジで更新されて、右端であるxr6.wの処理の結果
加算器309の出力として得られた局所復号信号V+i
、vが格納される。データ転送用レジスタ307の値は
後に信号処理装置104か信号X17.Vを計算する際
に用いられ、信号処理装置104では、シフトレジスタ
304に格納されて、X17.11+1の計算に用いら
れる。
3図中a、bと表した2つの制御信号341342を出
力する。制御信号341は、担当領域の左端の処理タイ
ミングに合わせた制御信号で、セレクタ311に、X
g 、 vの処理の期間たけ端子324への入力を選択
する。これによって、信号処理装置102で既に得られ
ている3’e、vがシフトレジスタ304と予測器30
5に供給される。また、データ転送用レジスタ306は
、制御信号341の立上がりエツジで更新されて、X
g 、 vの処理の結果加算器309の出力として得ら
れた局所復号信号yg、wが格納される。データ転送用
レジスタ306の値は後に信号処理装置102が信号X
a、v++を計算する際に用いられる。一方、制御信号
342は、担当領域の右端の処理タイミングに合わせた
制御信号であり、セレクタ312に、Xい、Vの処理の
期間だけ端子326への入力を選択する。これによって
、信号処理装置!fl 04で既に得られている3’+
6.1−1が予測器305に供給される。また、データ
転送用レジスタ307は、制御信号342の立上がりエ
ツジで更新されて、右端であるxr6.wの処理の結果
加算器309の出力として得られた局所復号信号V+i
、vが格納される。データ転送用レジスタ307の値は
後に信号処理装置104か信号X17.Vを計算する際
に用いられ、信号処理装置104では、シフトレジスタ
304に格納されて、X17.11+1の計算に用いら
れる。
第7図は本発明に係るDPCM符号化装置の第2の実施
例を示すブロック図である。本実施例も、信号処理装置
数Nを4とし、信号処理装置の動作周期は入力ビデオ信
号の標本化周期の4倍で動作するとした。本図において
、702,703,704.705は信号処理装置であ
る。速度変換回路101、遅延回路107,108,1
09、マルチプレクサ106は、第1図に示した第1の
実糺例と同じである。第1の実施例との相違は、信号処
理装置の間が1本の共通バス710で接続されている点
である。
例を示すブロック図である。本実施例も、信号処理装置
数Nを4とし、信号処理装置の動作周期は入力ビデオ信
号の標本化周期の4倍で動作するとした。本図において
、702,703,704.705は信号処理装置であ
る。速度変換回路101、遅延回路107,108,1
09、マルチプレクサ106は、第1図に示した第1の
実糺例と同じである。第1の実施例との相違は、信号処
理装置の間が1本の共通バス710で接続されている点
である。
&′!8図は信号処理装置703の回8@楕成を示すブ
ロック図である。第3図に示した信号処理装置103と
の相違は他の信号処理装置とデータの遺り取りを行うデ
ータ転送用レジスタ306.307と端子324,32
5,326,327の構成部にある。すなわち、第3図
の端子324.325の代りに端子811を介して共通
バス710からセレクタ311312に信号か供給され
る。
ロック図である。第3図に示した信号処理装置103と
の相違は他の信号処理装置とデータの遺り取りを行うデ
ータ転送用レジスタ306.307と端子324,32
5,326,327の構成部にある。すなわち、第3図
の端子324.325の代りに端子811を介して共通
バス710からセレクタ311312に信号か供給され
る。
また、データ転送用レジスタ306 307の出力は、
バッファ802,803を介して共通バス710に接続
される。このために、データ転送用レジスタ306,3
07の出力タイミングを制御するためのタイミング制御
回路801が追加されている。
バッファ802,803を介して共通バス710に接続
される。このために、データ転送用レジスタ306,3
07の出力タイミングを制御するためのタイミング制御
回路801が追加されている。
第9図は第2の実施例の信号処理装置703における各
信号のタイミングチャートを示す図である。ここでは、
各信号処理装置のセレクタ311312が共通バス71
0を通じて信号を得るタイミングが異なることを用いて
共通バス710を時分割利用している。ここでは、共通
バス710の伝送レートは、1ライン周期当たり8であ
るから、1ライン周期を8スロツトに時分割多重利用し
て、信号処理装置の動作周期と同じバスレートで実現さ
れている。一般には、予測信号が作用の項の(1)式の
計算では、信号処理装置数Nに対して1ライン周期に2
N画素のデータを信号処理装置間で転送すれは良い。タ
イミング制御回路801の制御信号821により、デー
タ転送用レジスタ306の値y9..が信号処理装置7
02でXa、v++の計算に用いられるタイミングで出
力され、また、タイミング制御回路801の制御信58
22により、データ転送用レジスタ307の値’11b
、wが信号処理装置704でX17.vの計算に用いら
れるタイミングで出力される。その結果、第9図の最下
段に示すような信号処理装置!702 。
信号のタイミングチャートを示す図である。ここでは、
各信号処理装置のセレクタ311312が共通バス71
0を通じて信号を得るタイミングが異なることを用いて
共通バス710を時分割利用している。ここでは、共通
バス710の伝送レートは、1ライン周期当たり8であ
るから、1ライン周期を8スロツトに時分割多重利用し
て、信号処理装置の動作周期と同じバスレートで実現さ
れている。一般には、予測信号が作用の項の(1)式の
計算では、信号処理装置数Nに対して1ライン周期に2
N画素のデータを信号処理装置間で転送すれは良い。タ
イミング制御回路801の制御信号821により、デー
タ転送用レジスタ306の値y9..が信号処理装置7
02でXa、v++の計算に用いられるタイミングで出
力され、また、タイミング制御回路801の制御信58
22により、データ転送用レジスタ307の値’11b
、wが信号処理装置704でX17.vの計算に用いら
れるタイミングで出力される。その結果、第9図の最下
段に示すような信号処理装置!702 。
703.704.705間の転送が実現される。
(発明の効果)
以上に詳しく説明したように、本発明によれば、入力す
る動画像信号のサンプリング周波数に制約されず高速な
画像信号に対してもDPCM符号化処理が行えるDPC
M符号化装置を提供できる。
る動画像信号のサンプリング周波数に制約されず高速な
画像信号に対してもDPCM符号化処理が行えるDPC
M符号化装置を提供できる。
また、本発明のDPCM符号化装置は、使用する信号処
理装置数に依存して各信号処理装置の動作周期を設定で
きる。また、画像入出力どDPCM符号化処理が1ライ
ン周期内で並行して進むから、人出力バッファ量が最小
で済み、全体の処理遅延か小さい。また、信号処理装置
間の通信は、境界領域の画素のみを1ライン周期内に転
送すれは良いなめ、必要とされる転送容量は小さい。
理装置数に依存して各信号処理装置の動作周期を設定で
きる。また、画像入出力どDPCM符号化処理が1ライ
ン周期内で並行して進むから、人出力バッファ量が最小
で済み、全体の処理遅延か小さい。また、信号処理装置
間の通信は、境界領域の画素のみを1ライン周期内に転
送すれは良いなめ、必要とされる転送容量は小さい。
第1図は本発明に係るDPCM符号化装置の第1の実施
例を示すブロック図、第2図は速度変換口F#1101
の構成を示すブロック図、第3図は信号処理装置103
の回路構成を示すブロック図、第4図は各信号処理装置
の画像信号の割当てを示す図、第5図は速度変換口#1
101における各信号のタイムチャートを示す図、第6
図は信号処理装置103における各信号のタイムチャー
トを示す図、第7図は本発明に係るDPCM符号化装置
の第2の実施例を示すブロック図、第8図は信号処理装
置703の回路構成を示すブロック図、第9図は信号処
理装置703における各信号のタイムチャートを示す図
である。 101・・・速度変換回路、102,103.104.
105,702,703,704,705信号処理数置
、106・・・マルチプレクサ、107゜108.10
9・・・遅延回路、201,202,203.204・
・・時間伸張回路、211・・・ラインメモリ、212
・・・遅延器、213・・・計数器、301801・・
・タイミング制御回路、302・・・量子化器、303
・・・逆量子化器、304・・・シフトレジスタ、30
5・・・予測器、306.307・・・データ転送用レ
ジスタ、308・・・減算器、309・・・加算器、3
10・・・パイプラインレジスタ、311.312・・
・セレクタ、710・・・共通バス、802,803・
・・バッファ。
例を示すブロック図、第2図は速度変換口F#1101
の構成を示すブロック図、第3図は信号処理装置103
の回路構成を示すブロック図、第4図は各信号処理装置
の画像信号の割当てを示す図、第5図は速度変換口#1
101における各信号のタイムチャートを示す図、第6
図は信号処理装置103における各信号のタイムチャー
トを示す図、第7図は本発明に係るDPCM符号化装置
の第2の実施例を示すブロック図、第8図は信号処理装
置703の回路構成を示すブロック図、第9図は信号処
理装置703における各信号のタイムチャートを示す図
である。 101・・・速度変換回路、102,103.104.
105,702,703,704,705信号処理数置
、106・・・マルチプレクサ、107゜108.10
9・・・遅延回路、201,202,203.204・
・・時間伸張回路、211・・・ラインメモリ、212
・・・遅延器、213・・・計数器、301801・・
・タイミング制御回路、302・・・量子化器、303
・・・逆量子化器、304・・・シフトレジスタ、30
5・・・予測器、306.307・・・データ転送用レ
ジスタ、308・・・減算器、309・・・加算器、3
10・・・パイプラインレジスタ、311.312・・
・セレクタ、710・・・共通バス、802,803・
・・バッファ。
Claims (3)
- (1)入力する画像信号の1画面を縦方向にN個(Nは
2以上の整数)の部分画像信号(以下各部分画像信号を
第k部分画像信号とする、但しk=1,・・・,N)に
分割し、各部分画像信号の信号速度を前記画像信号の1
/N倍の速度に時間伸張して該N個の部分画像信号を出
力する速度変換手段と、該速度変換手段から出力される
N個の部分画像信号を入力し、kの値が2以上である第
k部分画像信号に対して前記画像信号の(k−1)ライ
ン周期分の遅延を施して該N個の部分画像信号を出力す
る遅延手段と、該遅延手段から出力されるN個の部分画
像信号をそれぞれ入力し、該部分画像信号をラスタ走査
順に予測符号化処理してDPCM符号化系列信号を出力
するN個の信号処理手段と、該N個の信号処理手段から
出力されるN個のDPCM符号化系列信号を多重化して
出力する多重化手段と、第k部分画像信号を担当する信
号処理手段と、第k−1及び第k+1部分信号を担当す
る信号処理手段とをそれぞれ接続する通信路とを有する
ことを特徴とする画像信号のDPCM符号化装置。 - (2)前記通信路は隣接する2台の信号処理手段をそれ
ぞれ接続する局所通信路であることを特徴とする請求項
1に記載の画像信号のDPCM符号化装置。 - (3)前記通信路は前記N個の信号処理手段を接続する
共通バスであることを特徴とする請求項1に記載の画像
信号のDPCM符号化装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2048557A JPH03250995A (ja) | 1990-02-28 | 1990-02-28 | 画像信号のdpcm符号化装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2048557A JPH03250995A (ja) | 1990-02-28 | 1990-02-28 | 画像信号のdpcm符号化装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03250995A true JPH03250995A (ja) | 1991-11-08 |
Family
ID=12806685
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2048557A Pending JPH03250995A (ja) | 1990-02-28 | 1990-02-28 | 画像信号のdpcm符号化装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03250995A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05308663A (ja) * | 1992-05-01 | 1993-11-19 | Kodo Eizo Gijutsu Kenkyusho:Kk | 映像信号の伝送装置 |
JPH0686253A (ja) * | 1992-08-31 | 1994-03-25 | Kodo Eizo Gijutsu Kenkyusho:Kk | 動画像データ伝送装置 |
EP0651577A2 (en) * | 1993-10-27 | 1995-05-03 | Texas Instruments Incorporated | Digital television system |
WO2004003843A1 (en) * | 2002-06-28 | 2004-01-08 | Ricoh Company, Ltd. | Image processing apparatus and image processing method |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5721174A (en) * | 1980-07-14 | 1982-02-03 | Mitsubishi Electric Corp | Data converter and its inverter |
JPS6232579A (ja) * | 1985-08-06 | 1987-02-12 | Fujitsu Ltd | 並列処理形処理装置 |
JPS62264785A (ja) * | 1986-05-13 | 1987-11-17 | Fujitsu Ltd | 並列処理回路 |
JPH01114181A (ja) * | 1987-10-27 | 1989-05-02 | Canon Inc | 符号化システム |
-
1990
- 1990-02-28 JP JP2048557A patent/JPH03250995A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5721174A (en) * | 1980-07-14 | 1982-02-03 | Mitsubishi Electric Corp | Data converter and its inverter |
JPS6232579A (ja) * | 1985-08-06 | 1987-02-12 | Fujitsu Ltd | 並列処理形処理装置 |
JPS62264785A (ja) * | 1986-05-13 | 1987-11-17 | Fujitsu Ltd | 並列処理回路 |
JPH01114181A (ja) * | 1987-10-27 | 1989-05-02 | Canon Inc | 符号化システム |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05308663A (ja) * | 1992-05-01 | 1993-11-19 | Kodo Eizo Gijutsu Kenkyusho:Kk | 映像信号の伝送装置 |
JPH0686253A (ja) * | 1992-08-31 | 1994-03-25 | Kodo Eizo Gijutsu Kenkyusho:Kk | 動画像データ伝送装置 |
EP0651577A2 (en) * | 1993-10-27 | 1995-05-03 | Texas Instruments Incorporated | Digital television system |
EP0651577A3 (en) * | 1993-10-27 | 1996-05-15 | Texas Instruments Inc | Digital television system. |
WO2004003843A1 (en) * | 2002-06-28 | 2004-01-08 | Ricoh Company, Ltd. | Image processing apparatus and image processing method |
US7406205B2 (en) | 2002-06-28 | 2008-07-29 | Ricoh Company, Ltd. | Image processing apparatus and image processing method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5329318A (en) | Method for optimizing image motion estimation | |
KR100246878B1 (ko) | 역이산 코사인변환 프로세서, 이산 코사인 변환계수의 매트릭스를 역변환하기 위한 방법 및 그 장치 | |
US5386233A (en) | Method for efficient memory use | |
CA2165492C (en) | Temporally-pipelined predictive encoder/decoder circuit and method | |
US5357282A (en) | Video decoder with parallel implementation | |
US5099325A (en) | Process and circuit for block matching in two-dimensional picture signals | |
KR0126657B1 (ko) | 디지탈 영상 복원을 위한 움직임 보상장치 | |
KR100451584B1 (ko) | 웨이블릿 변환과 움직임 추정을 이용한 동영상 부호화 및복호화 장치 | |
JPH07240844A (ja) | 画像データ処理装置および画像データ処理方法 | |
JPH03250995A (ja) | 画像信号のdpcm符号化装置 | |
JP2947389B2 (ja) | 画像処理用メモリ集積回路 | |
JPH08251598A (ja) | 画像符号化装置及び画像復号化装置 | |
US5978508A (en) | Two-dimensional inverse discrete cosine transformation circuit for MPEG2 video decoder | |
JP2019004439A (ja) | 符号化装置、撮像装置および符号化方法 | |
US6668087B1 (en) | Filter arithmetic device | |
JPS6360952B2 (ja) | ||
JP4101645B2 (ja) | 動きベクトル検出装置,動きベクトル検出方法,プログラム,および記録媒体 | |
AU666442B1 (en) | Image processing apparatus and method therefor | |
JP3253489B2 (ja) | 画像データ処理装置 | |
JP3374014B2 (ja) | 画像相関器 | |
JP2603274B2 (ja) | 符号化装置 | |
JP2841489B2 (ja) | 実時間動画処理方式及び装置 | |
JP4449694B2 (ja) | 動画像予測符号化装置 | |
JPH01114181A (ja) | 符号化システム | |
JP3352346B2 (ja) | 画像信号処理装置 |