JPH03248563A - ショットキバリア半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はショットキバリア半導体装置の構造に関するも
ので、特に順方向電圧降下が小さく、又逆方向漏洩電流
の小さい半導体装置を提供するものである。以下図面を
参照して説明する。

第１図はこの種の従来装置の構造を示す断面図で、１は
ショットキバリア金属、２は絶縁被膜（例えばＳｉＯ２
）、３は一導電型半導体領域を形成するＮ型半導体基板
、４は該半導体基板３と逆導電型のガードリング領域、
である。この構造は高耐圧を得られるショットキバリア
ダイオードとして良く知られているが、その反面整流動
作において逆方向損失が順方向損失に比し３０％〜５ｏ
％多く整流素子として効率が悪いという問題がある。

一方問題解消のため特公昭５９−３５１８３号で述べら
れている改良構造が知られているが、この構造ではショ
ットキバリア接合面積の３０％〜６０％が整流作用を持
たない無効面積として作用する結果、従来構造と同一電
流密度を得ようとする約１．５〜２倍のチップ面積を要
し、工業的に高価となる欠点がある。

本発明は係る欠点を解消した半導体装置を提供するもの
である。第２図（ａ）（ｂ）は本発明の一実施例構造図
及び同（ａ）図Ｙ−Ｙ’断面図、第３図（ａ）（ｂ）は
その動作説明図で従来例と同一符号は同等部分を示す。

即ち本発明は前記一導電型半導体領域をショットキ接合
を形成する第１領域６と、高抵抗の第２領域１０及び第
３の領域９の三層積層領域により形成すると共に前記第
１及び第２領域に跨ってガードリング領域４を設は又、
第２領域内にこれと逆導電型の前記第２領域を１つ又は
複数に分割し、これを取り囲むように形成した半導体領
域７を形成すると共に、前記半導体領域７の少なくとも
１ケ所で前記ガードリング領域４を接続したことを特徴
とする。

なお、半導体領域（埋込領域）７に取囲まれる一導電型
半導体領域の大きさは、順方向特性を大きく疎外しない
程度で、なお且つできるだけ小さな寸法ａ、ｂが選ばれ
る。

因みに距離（ａ）、（ｂ）はＰＮ接合による空間電荷層
の広がりの２倍以下の距離が望ましい。

次に動作について第３図（ａ）（ｂ）を用いて説明する
。第３図（ａ）において電極端子Ｂに（＋）、Ａに（−
）を印加（逆方向電圧印加）した時に点線で示すように
徐々に空間電荷層が広がる。即ち、小電圧から高電圧へ
と印加電圧が高くなると（イ）から（ハ）へ空乏層が広
がる。すなわち（イ）の電圧では、逆方向漏れ電流はシ
ョットキーバリア高さと電圧で主に決まる電流が流れる
。この時出来るだけ小さい電圧で半導体領域７に囲まれ
たー導電蓮 の抵抗を高くし、ａ、ｂ寸法を選ぶと、逆方向漏れ電流
の立ち上がりを従来のショットキバリアダイオードに較
べて約１／１０から１／１００に小さくすることができ
る。

さらに、逆方向電圧を上げ空乏層は（ハ）に示す状態に
なると、もはや電圧−電流の関係はショットキバリアの
逆方向特性よりはＰＮ接合の特性に近い振舞いになる。

（ハ）の状態では半導体層４の条件で決まる降伏電圧を
しめすが、空乏層が（０）から（ハ）に至るまでの電圧
増に対する電流の増え方はショットキバリアだけの電流
増より小さく、電圧依存性はＰＮ接合なみである。半導
体領域７を少なくとも１部分が第２領域の高抵抗層１０
の中で（ｄ十ｅ）なる深い位置で、厚さｅの形状に形成
することにより半導体領域７にはさまれた距離ａの領域
に形成される空乏層のピンチオフを充分安定なものにし
、逆方向降伏電圧特性を得ることができる。一方順方向
電圧印加時は第３図すに示すように半導体領域７を距離
（ｄ）だけ埋込んだことによりショットキバリア接合面
積を減らすことがない。順方向電流は距離ｄ内において
電流法がりを伴って流れるため、半導体領域７の巾（程
度である。従ってショットキバリア接合を通過する電流
密度は従来例と殆ど変らず、実質的にショットキバリア
有効面積を減らすことなく整流特性が得られるのでチッ
プ面積を増す必要はない。

〈実施例〉 第２図構造において下記条件（設計値）でショッ トキバリアダイオードを製作した。

先ずＮ　−／　Ｎ　／　Ｎ　”構造の低抵抗基板シリコ
ンウェハ８上にリンをＩ　Ｘ　１０　”’／ａｄドーブ
レ、比抵抗０．０９Ω−エの低抵抗Ｎ型エピタキシアル
層９を積層し、更にリンを２，３ｘｌＯ””／−ドブし
た比抵抗２Ω−―の高抵抗Ｎ−型エビタキシアルシリコ
ン層１０を約１μｍ積層した所謂ダブルエピタキシアル
ウェハを使用する。通常の解像度０．７５μｍまで可能
なステッパ露光装置、ＲＩＥ装置によりほぼａ、ｂ、ｆ
、ｅの寸法にイオン注入のためのＳｉＯ□マスクパター
ンを形成する。

次にボロンを５０に、Ｖ、Ｉ　Ｘ　１０　”／ゴドーズ
量でイオン注入する。次いで　９００℃３０分間のアニ
ール処理の後、第３エビ層（６）１μｍを堆積させる第
３エビ層は比抵抗０．５Ω・−の抵抗に調整した。

周辺のガードリング部のみにさらにボロンをイオン注入
し、酸化膜等の表面パッシベーション処理を行う。最後
に、ショットキー接合領域の酸化膜をエツチングして、
表面処理後Ｔ、金金属蒸着にて約２０００人形成した。

その後、通常の組立工程に従って電極付はエポキシモー
ルド等を経てＳＢ−半導体装置を作製した。

図を示す。即ち順方向特性において、順方向電流（ＩＦ
）を２００Ａ／ｄ流した状態でその電圧降下（ＶＦ）を
測定した結果０．３２Ｖを示した。　なお従来装置（第
１図相当）では同条件で測定した所０．２９４Ｖであっ
た。この結果順方向電圧降下（ＶＦ）において若干劣る
。一方逆方向特性は第４図（ｂ）に示すように逆方向電
圧（８，７Ｖ）印加時の逆方向漏れ電流（ＩＲ）は従来
装置の３９ｍＡに比し０．１ｍＡと大巾に低下し、整流
回路に使用した時、順、逆総合損失は従来装置の約半分
にすることができた。

次に第５図（ａ）（ｂ）（ｃ）は本発明の他の実施例を
示す平面図で、夫々半導体領域７をモザイク形状に埋設
した構造を示すもので、ショットキバリア金属が逆方向
に電圧が印加されると同時に、該領域７から領域７に取
り囲まれた一導電型で高抵抗第２領域１０に、ＰＮ接合
の空間電荷層が微少電圧で埋めつくすことが重要である
。実施例のａ、５寸法では約３■で第２領域１０はピン
チオフする。もちろんａ、５寸法を小さく、第２領域１
０の抵抗をより高抵抗にすれば更に逆方向漏れ電流を小
さくできるが、順方向電圧降下は実用上問題となる領域
になるのでほぼ実施例付近が最適条件となる。

以上の説明から明らかなように本発明によれば、チップ
サイズの大型化を招くことなく、しがち順方向特性を殆
ど損なわず逆方向パワー損失を大巾に低下せしめた高効
率の装置を提供できるので実用上の効果は大きい。

【図面の簡単な説明】

第１図は従来構造図、第２図（ａ）（ｂ）及び第３図（
ａ）（ｂ）は本発明の一実施例構造図及びその動作説明
図、第４図は本発明実施例装置の特性図、第５図（ａ）
（ｂ）（ｃ）は本発明の他の実施例構造図である。 図において、１はショットキバリア金属、２は絶縁被膜
、３はＮ型半導体基板、４はガードリング領域、６．９
、ｌＯは半導体領域（エビ層）、７は半導体領域（埋込
み）である。

Claims (1)

【特許請求の範囲】
1. 　一導電型半導体領域上にショットキバリア金属を設け
   たショットキバリア半導体装置において、前記一導電型
   半導体領域をショットキ接合を形成する第１領域と、高
   抵抗の第２領域及び第３の領域の三層積層領域により形
   成すると共に前記第１及び第２領域に跨ってガードリン
   グ領域を設け、又、少なくとも第２領域を囲む領域内に
   これと逆導電型の半導体領域を形成すると共に、前記半
   導体領域の少なくとも１ケ所で前記ガードリング領域と
   接続し、又、前記ショットキバリア金属と前記一導電型
   領域との間に逆方向電圧を印加した時、前記半導体領域
   から前記一導電型領域に延びる空間電荷領域が埋まるよ
   うに設定された第１及び第３領域と接している１つ又は
   複数分割された第２領域を取り囲むように前記半導体領
   域が形成されたことを特徴とするショットキバリア半導
   体装置。