JPH03239384A - 半導体レーザ保護回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 光ディスク等の光源として使用される半導体レーザの保
護回路に関し、 手動保護操作の不要な半導体レーザ保護回路の提供を目
的とし、 電界効果トランジスタのドレインとソースとの一方を半
導体レーザのアノードに、他方を該半導体レーザのカソ
ードにそれぞれ接続し、前記半導体レーザが非動作時に
は前記電界効果トランジスタのゲートにピンチオフ電圧
以下の電圧を印加するか、またはゲートを開放状態とし
、動作時には前記ゲートにピンチオフ電圧以上の電圧を
印加するように構成する。

〔産業上の利用分野〕

本発明は、光ディスク等の光源として使用される半導体
レーザの保護回路に関する。

半導体レーザは、その発光特性上単一波長、単一位相で
あり指向性、エネルギ等従来の光源とは全く異なる性質
をもっており、光通信から光ディスク、更には計測用へ
と広い範囲で使用されている。特に光デイスク用の半導
体レーザは、生産個数、出荷金額において既に民生品並
みのレヘルである。半導体レーザはこのように多岐に渡
って使用されているが、最も高い使用実績を誇るのは何
と言ってもＣＤ（コンパクトディスク）を初めとする光
デイスク市場である。

光デイスク装置は、記録媒体りに波長程度に集光された
微小スポットで情報の記録再生を行うため、従来の記録
装置に比べ高密度記録が可能である。また、レーザ光を
集光する対物レンズと記録媒体面が１ｍｍ程度離れた非
接触記録であるため、現在大型計算機から小型機の外部
記憶装置の主流にある。また、その記憶密度を極限まで
高めるため、ヘッド・媒体間隔をザブミクロン領域まで
狭め、そのためへ・７ドクラソシユという障害に悩まさ
れている磁気ディスクに比べ高い信頼性が確保できる。

また、現在のＷＳ　（ワークステーション）／ＰＣ（パ
ーソナルコンピュータ）の普及の最大要因となったフロ
ッピディスク、磁気テープの様な可換性も備えている。

従って、大型の汎用コンピュータからＷＳ／ＰＣまで広
い応用分野が期待されている。

更に、光デイスク技術の進歩と共に、従来のユーザがデ
ータを一度だけ書ける追記型タイプの光ディスクから、
磁気ディスク、フロッピーディスクのように何度でもデ
ータの記録・消去が可能な書換可能型へと進んで来た。

それに伴って応用分野も格段に広くなろうとしている。

〔従来の技術〕

第４図は従来の光デイスク装置の要部構成図を示す。図
において、光源としての半導体レーザ１からの発散光は
、コリメートレンズ２で平行光７になりビームスプリッ
タ３を透過して、反射累う−４を経て対物レンズ５に入
射する。対物レンズ５は、スピンドル（図示せず）によ
り定速回転している記録媒体６の面振れや偏心に追従し
て所定のトラック」二に微小スポットとしてレーザ光を
照射く但し、対物レンズ５の駆動・移動機構は図示せず
）する。

記録媒体６からの反射光は、入射時と同一光路を逆進し
ビームスプリッタ３で反射され、集光レンズ８で光検出
器９上に集光され、再生信号及び前記対物レンズ５を光
軸方向及びトランク方向に駆動するためのフォーカス・
トラックエラー信号が検出される。

第４図では、光デイスク装置の内、情報を記録・再生ず
るいわゆる光学ヘッドと呼ばれる部分だけを示している
。この光学ヘッド部分は半導体レーザ１を装着したまま
の状態で、通常は装置と切り離した状態で単独に光学系
等が調整された後、装置の所定位置に組み込まれる。こ
の切り離しの際、半導体レーザ１が図示しない装置側の
半導体レーザ駆動回路から切り離されて回路的にオープ
ン状態となる。ところで半導体レーザｌは、人体や保存
環境での静電気や駆動回路の電源投入時のサージ等に非
常に敏感で壊れ易いという欠点を持っているため何らか
の対策が必要である。

第５図は従来の保護回路を説明する為の図である。図に
おいて、■は光学ヘッド１６内に装着された半導体レー
ザであってアノード１１とカソード１２とから構成され
、アノード１１は基準電位に接続され、カソード１２に
は半導体レーザ駆動回路１３から所要の駆動電流が供給
される回路構成になっている。また、半導体レーザーの
アノード１トカソード１２間を短絡するためにショート
バーあるいはスライドスイッチ等の機能を有するスイッ
チ１４が使で われｈいた。このスイッチ１４は半導体レーザーをオー
プン状態にする以前にこれをＯＮ操作することにより保
護を行うものであって、例えば半導体レーザーに接続さ
れた多芯可撓リード線に組み込まれた構造になっている
。

〔発明が解決しようとする課題〕

上述のスイッチ１４は、機械的にカソード・アノードを
短絡するので当然のことながら、操作忘失。

接触不良や短絡業ス等を起こす可能性があった。

更には、光学ヘッドを取付け、取り外しする度に前記ス
イッチ１４の操作が入るので工程的にも複雑となる問題
点があった。

本発明は上記従来の欠点に鑑みてなされたもので、手動
保護操作の不要な半導体レーザ保護回路の提供を目的と
する。

〔課題を解決するための手段〕

第１図は、本発明の保護回路を示す。電界効果トランジ
スタ１５のドレインとソースとの一方を半導体レーザ１
のアノードに、他方を該半導体レザのカソードにそれぞ
れ接続し、前記半導体レーザが非動作時には前記電界効
果トランジスタのゲート電圧としてピンチオフ電圧以下
の電圧を印加するか、またはゲートを開放状態とし、動
作時には前記ゲート電圧としてピンチオフ電圧以上の電
圧を印加するように構成する。

〔作　用〕

半導体レーザ１のアノードとカソード間に電界効果トラ
ンジスタ１５のドレインとソースまたはその逆を並列接
続したままの状態で半導体レーザ１をその駆動回路（光
学ヘッド）から切り離した場合に、ゲート電極を含む各
電極をオープン状態にするか、あるいはゲート電圧とし
てピンチオフ電圧以下の電圧を印加することにより、電
界効果トランジスタ１５のドレインとソース間のインピ
ーダンスが数百オーム程度に維持されることになり、こ
れにより半導体レーザ１のアノードとカソード間を自動
的に短絡したのと同じ保護効果を得ることができる。

〔実施例〕

以下本発明の実施例を図面によって詳述する。

なお、構成、動作の説明を理解し易くするために全図を
通じて同一部分には同一符号を付してその重複説明を省
略する。

第１図は本発明の保護回路を示す。図において、電界効
果トランジスタ１５のドレインとソースとの一方を半導
体レーザ１のアノードに、他方を該半導体レーザのカソ
ードにそれぞれ接続し、半導体レーザ１が非動作時には
前記電界効果トランジスタ１５のゲートにゲート電圧と
してピンチオフ電圧以下の電圧を印加するか、またはゲ
ートを開放状態とし、動作時には前記ゲートにゲート電
圧としてピンチオフ電圧以上の電圧を印加するように構
成している。この図では前記印加用の電源は図示してい
ない。

半導体レーザの保護としは、非動作時（外部から電源が
供給されない状態でも）カソード・アノード間を有限の
抵抗で結んでやれば良い訳である。

そこで、外部から抵抗を制御でき、電源オフ時に抵抗の
小さい素子（ノーマリ−オン）として、電界効果トラン
ジスタ（Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔ
ｏｒ　；以下ＦＥＴと呼称する）を利用したものである
。

第２図は本発明に用いるＦＥＴの特性説明図であって、
第２図（ａｌは静特性図、第２図（ｂｌは電極。

電圧の関係を示す図である。両図においてＦＥＴとは、
多数キャリアとして正札を注入されたＰ型チャネル又は
多数キャリアとしてエレクトロンを注入されたＮ型チャ
ネルと呼ばれる半導体領域と、これと反対の極性をもっ
たゲートＧから構成される。そしてＦＥＴの動作は、チ
ャネル抵抗を逆〕＼イアスされたゲート電圧（ゲートと
ソース間の電圧）　Ｖｇで制御することによって行う。

この静特性の第一象限に示したのは、ゲート電圧シｇ一
定でドレイン・ソース間電圧Ｖｄｓを変化した時のドレ
イン電流の変化であり、第二象限には、ドレイン・ソー
ス間電圧Ｖｃｌｓを固定してゲーＦ　ｉ圧Ｖｇを変化し
た時のドレイン電流を示している。ここでゲート電圧ν
ｇが零、つまりオープンの場合にばドレイン・ソース間
はある有限の抵抗を持ち、一般には１００Ω前後を維持
する性質がある。これに対してゲート電圧Ｖｇがある一
定以上の場合、ドレイン電流が殆ど零になる。このドレ
イン電流が零になるゲート電圧をピンチオフ電圧と呼称
する。この時のドレイン・ソース間の抵抗は数ＭΩ以上
であり、オープン状態と見做すことができる。

第３図は本発明の実施例を示す図である。ここでは光学
ヘッド１６に搭載されている半導体レーザ１の部分だけ
を抜き出して示している。破線で囲む部分は光学ヘッド
１６が半導体レーザ駆動回路から切り離された場合の引
き出し部を示したもので、光学ヘッド１６と一体的に引
き出される構造になっている。そこで光学ヘッド１６が
半導体レーザ駆動回路から切り離された場合、又は半導
体レーザ１に電源が供給されない場合、半導体レーザ１
のカ＝９＝ ０ ソード・アノード間に接続されたＦＥＴ１５のゲート電
圧は零である。つまり半導体レーザ１の両端子が低抵抗
で接続されたことに等しい。また、実際に半導体レーザ
ｌを発光させる場合、外部からのコントロール電圧等で
ＦＥＴ１５のゲート電圧をピンチオフ電圧以上に設定し
てやれば、ＦＥＴ１５のドレイン・ソース間の抵抗は、
はぼ無限大の抵抗値を維持するので、ＦＥＴ１５の両端
子は切り離されたことに等しく、正常の半導体レーザ駆
動が可能になる。

【図面の簡単な説明】

第１図は本発明の保護回路、 第２図は本発明に用いるＦ　Ｅ　′ｒの特性説明図、第
３図は本発明の実施例を示す図、 第４図は従来の光デイスク装置の要部構成図、第５図は
従来の保護回路を説明する為の図を示す。 第１図において、■は半導体レーザ、１５は電界効果ト
ランジスタ（ＦＥＴ）をそれぞれ示す。 〔発明の効果〕 以りの説明から明らかなように本発明によれば、半導体
レーザの保護が回路的に制御できるので、各調整工程で
人手による機械的操作が不要となり、信頼性の向上に繋
がる。またショートバースインチに比べ低コスト、省ス
ペース化が可能になるという効果がある。

Claims (1)

【特許請求の範囲】
1. 電界効果トランジスタ（１５）のドレインとソースとの
   一方を半導体レーザ（１）のアノードに、他方を該半導
   体レーザのカソードにそれぞれ接続し、前記半導体レー
   ザが非動作時には前記電界効果トランジスタのゲートに
   ピンチオフ電圧以下の電圧を印加するか、またはゲート
   を開放状態とし、動作時には前記ゲートにピンチオフ電
   圧以上の電圧を印加するようにしたことを特徴とする半
   導体レーザ保護回路。