JPH03239011A - 入力処理回路 - Google Patents

入力処理回路

Info

Publication number
JPH03239011A
JPH03239011A JP2035319A JP3531990A JPH03239011A JP H03239011 A JPH03239011 A JP H03239011A JP 2035319 A JP2035319 A JP 2035319A JP 3531990 A JP3531990 A JP 3531990A JP H03239011 A JPH03239011 A JP H03239011A
Authority
JP
Japan
Prior art keywords
mechanical switch
output
circuit
state
output state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2035319A
Other languages
English (en)
Other versions
JPH0656945B2 (ja
Inventor
Yuji Gorai
五来 雄二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seikosha KK
Original Assignee
Seikosha KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seikosha KK filed Critical Seikosha KK
Priority to JP2035319A priority Critical patent/JPH0656945B2/ja
Publication of JPH03239011A publication Critical patent/JPH03239011A/ja
Publication of JPH0656945B2 publication Critical patent/JPH0656945B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electronic Switches (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、メカニカルスイッチの入力処理回路に関する
[従来の技術] 例えば二つのメカニカルスイッチを用いて4モードの選
択を行う場合がある。このとき、各メカニカルスイッチ
には、それぞれチャタリング防止回路を設けている。
[解決しようとする課!!!] 二つのメカニカルスイッチを同時に操作して、その出力
状態を例えば(“0°  “1”)がら(“l゛O”)
に切り換える場合、チャタリング防止回路の出力が過渡
的に(“0°  “0”)あるいは(“1“1@)にな
ることがある。
このような出力状態は本来生じてはならないものであり
、誤信号として出力されるという問題点が従来あった。
本発明の目的は、複数のメカニカルスイッチを同時に操
作しても、誤信号が出力されることのない入力処理回路
を得ることである。
[課題を解決するため□の手段] 本発明における入力処理回路は、各メカニカルスイッチ
に対応して設けられ、各メカニカルスイッチの状態変化
を検出する複数の検出回路と、上記検出回路で上記メカ
ニカルスイッチの状態変化を検出してから一定期間経過
後にラッチ信号を生じるラッチ信号形成回路と、上記ラ
ッチ信号により、上記各メカニカルスイッチの状態を読
込むラッチ回路とからなる。そして、上記ラッチ信号形
成回路は、一定期間内に複数の上記検出回路で上記メカ
ニカルスイッチの状態変化が検出されたときには、最後
に上記状態変化が検出されてから一定期間経過後にのみ
ラッチ信号を生じるものである。
[実施例] 以下、添付図面に基いて本発明の実施例について説明す
る。
第1図は、本発明の実施例を示した電気回路図である。
まず、各構成要素の説明をする。
5WIOおよびSW20はメカニカルスイッチである。
第1図においては両スイッチ5WIOおよび5W2Gは
互いに離して描いであるが、具体的には第2図に示すよ
うに一体的に構成されているものである。第2図に示し
たメカニカルスイッチSWI OおよびSW20の構成
は以下の通りである。スライド接片101および201
は、導電性部材で構成され、その一端は抵抗RIOおよ
びR20を通して接地されている。操作部301は、矢
印の方向にスライドさせることにより、スライド接片1
01および201をスライドさせるものである。電極部
102.103および202は、導電性部材で構成され
、その一端はプラス電源に接続されている。スライド接
片101と電極部102.103とは、スライド接片1
01の移動位置に応じて、接触状態あるいは非接触状態
となる。
スライド接片201と電極部202についても同様であ
る。メカニカルスイッチ5WIOは、スライド接片10
1、電極部102.103および操作部301によって
構成される。また、メカニカルスイッチSW20は、ス
ライド接片201、電極部202および操作部301に
よって構成される。以上の構成により、メカニカルスイ
ッチ5W10の出力状態“boとメカニカルスイッチ5
W20の出力状態°C°との組み合わせ(b Se )
は、スライド接片101および201の移動位置に応じ
て4状態をとることができる。すなわち、スライド接片
101および201が図面上を右側から左側に移動する
に従って、(0,0)、(1゜0)、(0,1)、(1
,1)、という4状態をとるものである。
DFIIおよびDF21は検出回路を構成するD型フリ
ップフロップであり、メカニカルスイッチ5WIOの出
力状態“boおよびメカニカルスイッチSW20の出力
状態“e”を検出するものである。
DF12およびDF13はD型フリップフロップであり
、16Hzのクロック信号“a”の立下がりで、D型フ
リップフロップDF11の出力信号“Coを順次シフト
するものである。D型フリップフロップDF22および
DF23も同様にして、D型フリップフロップDF21
の出力信号“f”を順次シフトするものである。なお、
本実施例では、D型フリップフロップDF12およびD
F 13、並びにD型フリップフロップDF22および
DF23は、それぞれ2段構成としたが、その段数は必
要に応じて適宜増減することができ名。
EXIOおよびEX20はイクスクルーシブオア回路、
0R30はオア回路である。
D型フリップフロップDF12、DF13、DF22お
よびDF23、イクスクルーシブオア回路EX10およ
びEX2G、並びにオア回路0R30により、ラッチ信
号形成回路LSが構成される。
DF14およびDF24はラッチ回路を構成するD型フ
リップフロップであり、メカニカルスイッチ5WIGの
出力状態“boおよびメカニカルスイッチSW20の出
力状態°e”を、オア回路0R30の出力“hoの立下
がりでラッチするものである。
つぎに、本実施例の動作を第3図(A)、(B)を用い
て説明する。なお、第3図(A)、(B)における(a
)〜(j)は、第1図に示した“a〜“jo部での信号
波形をそれぞれ示したものである。
第3図(A)は、第2図に示したスライド接片101お
よび201をスライドさせて、メカニカルスイッチ5W
IOの出力状態“boとメカニカルスイッチSW20の
出力状態“e との組み合わせ(b、e)が、(0,0
)から(1,0)に移行するときの、各部の信号波形を
示したものである。
第2図に示したスライド接片101が電極部102に接
触すると、メカニカルスイッチSWI Oの出力状態“
boは、チャタリング状態を経て“Ooから“l”に移
行する(b)。この出力状態“boは、クロック信号°
a″の立下がりでD型フリップフロップDFIIにラッ
チされ゛る(”c )このとき、D型フリップフロップ
DF11の出力M (”1’ )とD型フリップフロッ
プDF−13の出力値(“0”)とが異なっているため
、イクスクルーシブオア回路EXIOの出力値“d”は
“1”になる。イクスクルーシブオア回路EX10の出
力値“dlは、クロック信号“a−”の2クロック分の
期間“1”を保持する(d)。一方、メカニカルスイッ
チSW20の出力状!!”e”は“Ooを維持するため
(e) 、D型フリップフロップDF21の出力も“0
°を維持しくf)、イクスクルーシブオア回路EX20
の出力値“gは“O“のまま変化しない(g)。オア回
路0R30からは、イクスクルーシプオア回路EXIO
の出力値“d”とイクスクルーシブオア回路EX20の
出力値“g との論理和が出力される(h)。D型フリ
ップフロップDF14およびDF24では、オア回路0
R30の出力°h“の立下がりで、メカニカルスイッチ
5WIOの出力状態“b。
およびメカニカルスイッチSW20の出力状態e”を、
それぞれラッチする。その結果、D型フリップフロップ
DF14の出力値′″i°は“0“から“1°に移行し
くi)、D型フリップフロップDF24の出力値“jo
は°0゛を維持し続ける(j)。
第3図(B)は、第2図に示したスライド接片101お
よび201をスライドさせて、メカニカルスイッチ5W
IOの出力状態″b”とメカニカルスイッチSW20の
出力状態“e との組み合わせ(b、e)が、(1,0
)から(0,1〉に移行するときの、各部の信号波形を
示したものである。
第2図に示したスライド接片101が電極部102に対
して非接触状態になると、メカニカルスイッチSWI 
Gの出力状態“boは、チャタリング状態を経て“1°
から“0°に移行する(b)。
この出力状態°b°は、クロック信号“aoの立下がり
でD型フリップフロップDFIIにラッチされる(C)
。このとき、D型フリップフロップDFIIの出力値(
“0°)とD型フリップフロップDF13の出力値(“
1°)とが異なっているため、イクスクルーシブオア回
路EXIOの出力値′d”は“11になる。イクスクル
ーシブオア回路EXIOの出力値“dlは、クロック信
号a”の2クロック分の期間“1”を保持する(d)。
一方、スライド接片201 (を電極部202に接触す
るため、メカニカルスイッチSW20の出力状態°e°
は、チャタリング状態を経て“0“から“1°に移行す
る(e)。この出力状態“eoは、クロック信゛号“a
oの立下がりでD型フリップフロップDF21にラッチ
される(f)このとき、D型フリップフロップDF21
の出力値(”1” )とD型フリップフロップDF23
の出力値(“0“)とが異なっているため、イクスクル
ーシプオア回路EX20の出力値“g゛は“11になる
。イクスクルーシブオア回路EX20の出力値“g“は
、クロック信号“aoの2クロック分の期間“1°を保
持する(g)。オア回路0R30からは、イクスクルー
シブオア回路EXIOの出力値“d”とイクスクルーシ
ブオア回路EX20の出力値“g″との蕩理和が出力さ
れる(h)。D型フリップフロップDF14およびDF
24では、オア回路0R30の出力“hoの立下がりで
、メカニカルスイッチ5WIOの出力状態“b”および
メカニカルスイッチSW20の出力状態“eoを、それ
ぞれラッチする。その結果、D型フリップフロップDF
14の出力値“i”は“1°から“O”に移行し、D型
フリップフロップDF24の出力値°j1は“0”から
°1”に移行する。
第3図(B)に示した例は、すでに述べたように、メカ
ニカルスイッチ5WIOの出力状態“b。
とメカニカルスイッチSW20の出力状態°eとの組み
合わせ(b、e)を、(1,0)から(0,1)に移行
させるものである。ところで、D型フリップフロップD
FIIの出力状態“CとD型フリップフロップDF21
の出力状態°f。
との組み合わせ(c、f)を見ると、2クロツクの期間
(0,0)となっている。従って、これらの出力“Co
および“f″をそのまま用いると、本来量じてはならな
い組み合わせ(0,0)が過渡的に生じることとなり、
誤信号となって出力されることとなる。そこで、本実施
例ではラッチ信号形成回路LSを設け、メカニカルスイ
ッチ5W10およびSW2 Gの各出力状態″b”およ
びeoが安定した後に、その状態をD型フリップフロッ
プDF14およびDF24にラッチするようにしたもの
である。従って、メカニカルスイッチ5WIOおよびS
W20を同時に操作して、その出力状態が相前後して変
化しても、過渡的に生じる誤信号が最終的に出力される
ことはない。
なお、以上説明した実施例では二つのメカニカルスイッ
チで4状態を表す場合について説明したが、三つのメカ
ニカルスイッチで8状態を表す場合等にも適用可能なこ
とは言うまでもない。
[効果] 本発明では、複数のメカニカルスイッチを同時に操作し
たときに過渡的に生じる誤信号が、最終的に出力される
ことがない。従って、スイッチ入力に基くシステムの誤
動作対策に極めて有用なものとなる。
【図面の簡単な説明】
第1図は本発明の実施例を示した電気回路図、第2図は
第1図の一部を詳細に示した説明図、第3図は第1図に
示した実施例の動作を表したタイムチャートである。 DFII、DF21・・・検出回路 DF14、DF24・・・ラッチ回路 LS・・・・・・ラッチ信号形成回路 以上

Claims (1)

  1. 【特許請求の範囲】 各メカニカルスイッチに対応して設けられ、各メカニカ
    ルスイッチの状態変化を検出する複数の検出回路と、 上記検出回路で上記メカニカルスイッチの状態変化を検
    出してから一定期間経過後にラッチ信号を生じるラッチ
    信号形成回路と、 上記ラッチ信号により、上記各メカニカルスイッチの状
    態を読込むラッチ回路とからなり、上記ラッチ信号形成
    回路は、一定期間内に複数の上記検出回路で上記メカニ
    カルスイッチの状態変化が検出されたときには、最後に
    上記状態変化が検出されてから一定期間経過後にのみラ
    ッチ信号を生じるものである 入力処理回路。
JP2035319A 1990-02-16 1990-02-16 入力処理回路 Expired - Fee Related JPH0656945B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2035319A JPH0656945B2 (ja) 1990-02-16 1990-02-16 入力処理回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2035319A JPH0656945B2 (ja) 1990-02-16 1990-02-16 入力処理回路

Publications (2)

Publication Number Publication Date
JPH03239011A true JPH03239011A (ja) 1991-10-24
JPH0656945B2 JPH0656945B2 (ja) 1994-07-27

Family

ID=12438493

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2035319A Expired - Fee Related JPH0656945B2 (ja) 1990-02-16 1990-02-16 入力処理回路

Country Status (1)

Country Link
JP (1) JPH0656945B2 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5937732A (ja) * 1982-08-25 1984-03-01 Nec Corp 開閉器信号検出回路
JPS63131228U (ja) * 1987-02-13 1988-08-26

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5937732A (ja) * 1982-08-25 1984-03-01 Nec Corp 開閉器信号検出回路
JPS63131228U (ja) * 1987-02-13 1988-08-26

Also Published As

Publication number Publication date
JPH0656945B2 (ja) 1994-07-27

Similar Documents

Publication Publication Date Title
JPH03239011A (ja) 入力処理回路
JPS63313222A (ja) キ−入力装置
KR100187695B1 (ko) 검출 에러없이 입력신호의 에지를 검출하기 위한 에지 검출 회로
Paschalis et al. Concurrent delay testing in totally self-checking systems
KR960010757B1 (ko) 클럭 감시 장치
JP3543399B2 (ja) 検査機能付半導体装置およびその自己検査方式
KR930005653B1 (ko) 클럭 가변회로
KR0116545Y1 (ko) 마스터 및 슬레이브 보드용 제어 신호 발생회로
KR100312182B1 (ko) 디바이스 제어 보드에서 잡음 예방 회로
JP2599759B2 (ja) フリップフロップテスト方式
JP3201445B2 (ja) チャタリング防止回路
KR100266627B1 (ko) 파워다운회로
KR200183888Y1 (ko) 두 스위치간의 접점 상태 변화시점 검출회로
SU1617425A1 (ru) Система электропитани
JPS6145255B2 (ja)
KR0178494B1 (ko) 클럭신호 조절기를 가진 비동기 리셋 신호 동기장치
SU1111146A1 (ru) Устройство дл ввода информации
KR200300385Y1 (ko) 전전자 교환기에서의 동기용 클럭 모니터 회로
KR100498906B1 (ko) 사이드 정보를 이용한 이중화된 모듈간의 안정된 스위칭제어회로
JPH11219226A (ja) クロック入力回路
JPS6335465Y2 (ja)
KR930001171Y1 (ko) 디바운싱 채크회로
JPH02290322A (ja) クロック信号切替回路
JPH02312116A (ja) リレー動作監視回路
JPH06101673B2 (ja) フリップフロップ回路

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees