JPH0323600A - 半導体記憶装置 - Google Patents
半導体記憶装置Info
- Publication number
- JPH0323600A JPH0323600A JP1158771A JP15877189A JPH0323600A JP H0323600 A JPH0323600 A JP H0323600A JP 1158771 A JP1158771 A JP 1158771A JP 15877189 A JP15877189 A JP 15877189A JP H0323600 A JPH0323600 A JP H0323600A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- circuit
- signal
- input
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 4
- 230000015654 memory Effects 0.000 claims abstract description 39
- 238000001514 detection method Methods 0.000 claims 3
- 238000006073 displacement reaction Methods 0.000 claims 3
- 239000000872 buffer Substances 0.000 abstract description 8
- 230000002093 peripheral effect Effects 0.000 abstract description 8
- 230000003321 amplification Effects 0.000 abstract 1
- 238000003199 nucleic acid amplification method Methods 0.000 abstract 1
- 238000007493 shaping process Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 8
- 230000004044 response Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Read Only Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野ｊ
この発明は半４体記憶装置に関し、特にフローティング
ゲートを有するデログラム可能な読み出し専用メモＩＪ
（ＥＦＲＯＭ）に関するものである。
ゲートを有するデログラム可能な読み出し専用メモＩＪ
（ＥＦＲＯＭ）に関するものである。
第３図は従来のフローティングゲートヲ有するプログラ
ム可能な読み出し専用メモリ（以下ｇｐＲＯＭと呼ぶ）
の構或を示すブロック図であり、ＩＰＲＯＭ（１）は制
御回路部（２）、メモリ選択周辺回路部（３）、メモリ
アレイ部（４）により構或されている。
ム可能な読み出し専用メモリ（以下ｇｐＲＯＭと呼ぶ）
の構或を示すブロック図であり、ＩＰＲＯＭ（１）は制
御回路部（２）、メモリ選択周辺回路部（３）、メモリ
アレイ部（４）により構或されている。
制御回路（５）は外部入力端子ＣＮＴより入力された制
御信号によりｇＦＲＯＭ（１）を書き込み筐たは読み出
し、待機等の状態に設定すべく制御信号を発出する。メ
モリ選択周辺回路部（３）は外部アドレス信号（ Ａｎ
−Ａｎ）を受けるアドレスバッファ（６）、所定のメモ
リＴｒ（１１）を選択するＲＯＷデコーダ（８）、ＣＯ
ＬＵＩＪＮデコーダ（１２）、かよびメモリＴｒ （１
１ノの出力を判定するセンスアンプ（１３）、ＩＰＲＯ
Ｍ（１）内部／外部とのインターフェイスとなる入出力
パツファから構或される。１’ｌＯＷデコーダ（８）の
出力はメモ！Ｊ Ｔｒ （１１）のゲートに接続されて
か９ツード＃Ｊｉ （９）を形或する。ビット＃！ （
１０）はＣＯＬ［ＪＭＮデコーダ（ｌ２）によシ選択さ
れメモリＴｒ（１１）のドレイン側に接続される。メモ
リアレイ部（４）はｍ本のフードＭ （８）とｎ本のビ
ット＃Ｉ！ （１０）をマトリクス状に配し、その交点
にメモ！Ｉ Ｔｒ （１１）を接続した山行Ｄ列のメモ
リＴｒ（１１）＃である。
御信号によりｇＦＲＯＭ（１）を書き込み筐たは読み出
し、待機等の状態に設定すべく制御信号を発出する。メ
モリ選択周辺回路部（３）は外部アドレス信号（ Ａｎ
−Ａｎ）を受けるアドレスバッファ（６）、所定のメモ
リＴｒ（１１）を選択するＲＯＷデコーダ（８）、ＣＯ
ＬＵＩＪＮデコーダ（１２）、かよびメモリＴｒ （１
１ノの出力を判定するセンスアンプ（１３）、ＩＰＲＯ
Ｍ（１）内部／外部とのインターフェイスとなる入出力
パツファから構或される。１’ｌＯＷデコーダ（８）の
出力はメモ！Ｊ Ｔｒ （１１）のゲートに接続されて
か９ツード＃Ｊｉ （９）を形或する。ビット＃！ （
１０）はＣＯＬ［ＪＭＮデコーダ（ｌ２）によシ選択さ
れメモリＴｒ（１１）のドレイン側に接続される。メモ
リアレイ部（４）はｍ本のフードＭ （８）とｎ本のビ
ット＃Ｉ！ （１０）をマトリクス状に配し、その交点
にメモ！Ｉ Ｔｒ （１１）を接続した山行Ｄ列のメモ
リＴｒ（１１）＃である。
次にＥＰＲＯＭの読み出し動作について説男する。外部
入力端子ＣＮＴに入力された制御信号により、制御回路
＜５）Ｆｉ Ｅ Ｐ Ｒ Ｏ Ｍ（１）を読み出し状態
とすべく制御信号をメモリ選択周辺回路部（３）へ伝え
る。アドレスパッファ（６）はアドレス信号（Ａｎ〜Ａ
，）より受けた信号を波形整形、増幅し、ＲＯＷデコー
ダ（８）＄−よびＣＯＬＵＭＮグコーダ（１２）に伝え
る。ＦＩＯＷテ゛コーダ（８）かよびＣＯＬＵ褪Ｎデコ
ーダ（１２）はアドレス信号に応じた所定のメモリＴｒ
（１１）を選択すべく所定のプードＪｉｍ（９） ＆よ
びビット＠ （１０）を選択する。選択されたメモ！Ｊ
Ｔｒ（１１）はあらかじめ書き込まれた情報をビット
線（ｌＯ）およびＣＯＬＯＭＮデコーダ（１２）を介し
センヌアング（１３）へ伝エル。センスアング（ｌ３）
はメモリＴｒ（１１）の出力を″１’また＃′ｉ’ｏ”
と判定し出力する。人出カバツファ（ｌ４）はセンスア
ンプ（１３）の出力を波形整形、増幅し入出力端子Ｉ／
Ｏに出力する。このように制御信号またはアドレス信号
を入力してメモリ情報が出力端子に出力されるまでの時
間をアクセスタイムと称する。
入力端子ＣＮＴに入力された制御信号により、制御回路
＜５）Ｆｉ Ｅ Ｐ Ｒ Ｏ Ｍ（１）を読み出し状態
とすべく制御信号をメモリ選択周辺回路部（３）へ伝え
る。アドレスパッファ（６）はアドレス信号（Ａｎ〜Ａ
，）より受けた信号を波形整形、増幅し、ＲＯＷデコー
ダ（８）＄−よびＣＯＬＵＭＮグコーダ（１２）に伝え
る。ＦＩＯＷテ゛コーダ（８）かよびＣＯＬＵ褪Ｎデコ
ーダ（１２）はアドレス信号に応じた所定のメモリＴｒ
（１１）を選択すべく所定のプードＪｉｍ（９） ＆よ
びビット＠ （１０）を選択する。選択されたメモ！Ｊ
Ｔｒ（１１）はあらかじめ書き込まれた情報をビット
線（ｌＯ）およびＣＯＬＯＭＮデコーダ（１２）を介し
センヌアング（１３）へ伝エル。センスアング（ｌ３）
はメモリＴｒ（１１）の出力を″１’また＃′ｉ’ｏ”
と判定し出力する。人出カバツファ（ｌ４）はセンスア
ンプ（１３）の出力を波形整形、増幅し入出力端子Ｉ／
Ｏに出力する。このように制御信号またはアドレス信号
を入力してメモリ情報が出力端子に出力されるまでの時
間をアクセスタイムと称する。
次に、ｇＦＲＯＭが使用される背景を簡単に説明する。
ＥＰＦＩＯＭはＣＰＵの外部プログラム記憶素子として
使用されているが、一般に８割程度のＥＦＲＯＭが一度
書き込１れると書き変える必要のない用途に用いられて
いると言われてかり、近年高価な紫外纏透過窓付サーデ
イップ封止のＥＰＲＯＭにかわり、ＥＰＲＯｌ＆チップ
を樹脂封止した一度だけ書き込めるグログフマブＡ／−
ＲＯＭとしてＯ Ｔ Ｆ Ｒ Ｏ Ｍ （ ＯｏｅＴｉ
ｒｎｏＰｒｏｙａｒｎｒｎａｎＬｅＲｅａｄＯｎｌｙ
Ｍｅｍｏｌｙ ）が注目され始めてきた。
使用されているが、一般に８割程度のＥＦＲＯＭが一度
書き込１れると書き変える必要のない用途に用いられて
いると言われてかり、近年高価な紫外纏透過窓付サーデ
イップ封止のＥＰＲＯＭにかわり、ＥＰＲＯｌ＆チップ
を樹脂封止した一度だけ書き込めるグログフマブＡ／−
ＲＯＭとしてＯ Ｔ Ｆ Ｒ Ｏ Ｍ （ ＯｏｅＴｉ
ｒｎｏＰｒｏｙａｒｎｒｎａｎＬｅＲｅａｄＯｎｌｙ
Ｍｅｍｏｌｙ ）が注目され始めてきた。
従来のＩ ＰＲ Ｏ Ｍは以上のように＃ｌｆ或されて
いたので、ＥＰＲＯＭｆップを樹脂封止するＯＴＦＲＯ
Ｍの場合、出荷検査時にアクセスタイムの分類等に必萎
である充分な読み出し試験ができないという問題点があ
った。
いたので、ＥＰＲＯＭｆップを樹脂封止するＯＴＦＲＯ
Ｍの場合、出荷検査時にアクセスタイムの分類等に必萎
である充分な読み出し試験ができないという問題点があ
った。
この発明は上記のような問題点を解決するためになされ
たもので、書き込まれていないＯＴＰＲＯ−Ｃ以下ブラ
ンクＯＴＰＲＣ）！）のアクセスタイムを測定できる読
み出し試験を可能とするＥＰＲＯＭを得ることを目的と
する。
たもので、書き込まれていないＯＴＰＲＯ−Ｃ以下ブラ
ンクＯＴＰＲＣ）！）のアクセスタイムを測定できる読
み出し試験を可能とするＥＰＲＯＭを得ることを目的と
する。
〔課題を解決するための手段］
この発明に係る半導体記憶装置は外部入力信号（制御入
力信号、アドレス入力信号）の変化を検知する回路ｃ以
下ＡＴＤ回路： Ａｄｄｒｅｓｓ Ｔｒａｎｓｉｔｉｏ
ｎ ｄｅｔｅｃｔｏｒ回路）によりＲＯＷデコーダ出力
を一定期間非選択状態とするようにしたものである。
力信号、アドレス入力信号）の変化を検知する回路ｃ以
下ＡＴＤ回路： Ａｄｄｒｅｓｓ Ｔｒａｎｓｉｔｉｏ
ｎ ｄｅｔｅｃｔｏｒ回路）によりＲＯＷデコーダ出力
を一定期間非選択状態とするようにしたものである。
〔作用Ｊ
この発明にかけるＩＰＲＯＭは外部入力信号の変化をＡ
ＴＤ回路で検知し、ＲＯＷデコーダの出力を一定期間非
選択状態とすることにより、ａｐＲＯＭの出力を変化さ
せてアクセスタイムの測定を可能とする。
ＴＤ回路で検知し、ＲＯＷデコーダの出力を一定期間非
選択状態とすることにより、ａｐＲＯＭの出力を変化さ
せてアクセスタイムの測定を可能とする。
〔実施例」
以下、この発明の一実施例を図について説明する。第１
図にかいて、ＩＰＲＯＭ（１）は制御回路部（２），メ
モリ選択周辺回路部（３）、メモリアレイ部（４）によ
り構或されている。制御回絡（５）は外部入力端子ＣＮ
Ｔより入力された制御信号によりＥＰＲＯ？（１）を書
き込み、読み出し、待機等の状態に設定すべく制御信号
を発生する。メモリ選択周辺回路部（３）は外部アドレ
ス信号（Ａｏ−Ａｒｌ）を受けるアドレスバッファ（６
）、外部入力信号の変化を検知するＡＴＤ回路（７〉、
所定のメモリＴｒ（１１）を選択するＲＯＷデコーダ（
８）、Ｃ Ｏ Ｌ ［Ｉ Ｍ Ｎ”デコーダ（１２）お
よびメモリＴｒ（ｌｌ）の出力を判定するセンヌアング
（１３）、ＩＰＲＯＭ＜１）内部／外部とのインターフ
ェイスとなる入出力パッファから構或される。ＲＯＷデ
コーダ（８）の出力とＡＴＤ回路（７）の出力はメモリ
Ｔｒ（１１）のゲートに接続されて＞ｇ、フード線（９
）を形成する。ビットＭ （１０）はＣ ＯＸ，ＬＩ
Ｍ Ｎテ゜コーダ（１２）によ９選択されメモリＴｒ
（１１）のドレイン側に接続される。メモリアレイ部（
４）はｍ本のワード線（８）とＤ本のビット線（１０）
をアトリクス状に配し、その交点にメモ’） Ｔｒ（１
１）を接続したｍ行ｐ列のメモリＴｒ（１１）群である
。
図にかいて、ＩＰＲＯＭ（１）は制御回路部（２），メ
モリ選択周辺回路部（３）、メモリアレイ部（４）によ
り構或されている。制御回絡（５）は外部入力端子ＣＮ
Ｔより入力された制御信号によりＥＰＲＯ？（１）を書
き込み、読み出し、待機等の状態に設定すべく制御信号
を発生する。メモリ選択周辺回路部（３）は外部アドレ
ス信号（Ａｏ−Ａｒｌ）を受けるアドレスバッファ（６
）、外部入力信号の変化を検知するＡＴＤ回路（７〉、
所定のメモリＴｒ（１１）を選択するＲＯＷデコーダ（
８）、Ｃ Ｏ Ｌ ［Ｉ Ｍ Ｎ”デコーダ（１２）お
よびメモリＴｒ（ｌｌ）の出力を判定するセンヌアング
（１３）、ＩＰＲＯＭ＜１）内部／外部とのインターフ
ェイスとなる入出力パッファから構或される。ＲＯＷデ
コーダ（８）の出力とＡＴＤ回路（７）の出力はメモリ
Ｔｒ（１１）のゲートに接続されて＞ｇ、フード線（９
）を形成する。ビットＭ （１０）はＣ ＯＸ，ＬＩ
Ｍ Ｎテ゜コーダ（１２）によ９選択されメモリＴｒ
（１１）のドレイン側に接続される。メモリアレイ部（
４）はｍ本のワード線（８）とＤ本のビット線（１０）
をアトリクス状に配し、その交点にメモ’） Ｔｒ（１
１）を接続したｍ行ｐ列のメモリＴｒ（１１）群である
。
第２８■■■ぱＡ’ｌ’Ｄ回路（７）の一実施例の内部
＠Ｊ路図であり、外部入力端子よシ入カされた信号を波
形整形、増幅したものを入カとしａｔｄなる出カ信号を
発生させる。第２ｂ図１ｄａｔｄ信号とＲＯＷデコーダ
（８》の出力を入力とした論理図であり、その出力はメ
モ！Ｊ Ｔｒ（１１）ゲートに接続される。第２Ｃ図は
外部入力信号ａｔｄ信号、ワード線信号、出力信号の変
化を示すタイミング図である。
＠Ｊ路図であり、外部入力端子よシ入カされた信号を波
形整形、増幅したものを入カとしａｔｄなる出カ信号を
発生させる。第２ｂ図１ｄａｔｄ信号とＲＯＷデコーダ
（８》の出力を入力とした論理図であり、その出力はメ
モ！Ｊ Ｔｒ（１１）ゲートに接続される。第２Ｃ図は
外部入力信号ａｔｄ信号、ワード線信号、出力信号の変
化を示すタイミング図である。
次にＥＰＲＯＭ（１）の読み出し動作について説明する
。外部入力端子ＣＮＴに入力された制御信号により、制
御回路（５冫はＰ：ＰＲＯＭ（１）を読み出し状態とす
べく、制御信号をメモリ選択周辺回路部（３）へ伝える
。アドレスパツファ（６）はアドレス信号（Ａｎ−Ａｎ
）より受けた信号を波形整形、増幅し、ＡＴＤ回路（７
）、ＲＯＷデコーダ（８）、ＣＯＬＵ賦Ｎデコーダ（１
２）に伝える。ＡＴＤ回路（７）は外部入力の変化を検
知し、一定期間選択されたフード線（９）が非選択状態
となるように内部バルヌを発生するためビット線（１０
）は選択されているにもかかわらず一定期間センスアン
プ（ｌ３）にメモリＴｒ（１１）が１０１の状態を伝え
ることになる。即ち、メモリ宣は消去状１ｉ１’ｌ’（
プフンク状態）ではしきい値が約ＩＶで、ゲートにＯＶ
（非遺択状１！ｉ）印加でぱ非４通で、ゲートに読み出
し電圧ＶＲ＝５Ｖ （選択状態を印加すると導通状態に
なる。
。外部入力端子ＣＮＴに入力された制御信号により、制
御回路（５冫はＰ：ＰＲＯＭ（１）を読み出し状態とす
べく、制御信号をメモリ選択周辺回路部（３）へ伝える
。アドレスパツファ（６）はアドレス信号（Ａｎ−Ａｎ
）より受けた信号を波形整形、増幅し、ＡＴＤ回路（７
）、ＲＯＷデコーダ（８）、ＣＯＬＵ賦Ｎデコーダ（１
２）に伝える。ＡＴＤ回路（７）は外部入力の変化を検
知し、一定期間選択されたフード線（９）が非選択状態
となるように内部バルヌを発生するためビット線（１０
）は選択されているにもかかわらず一定期間センスアン
プ（ｌ３）にメモリＴｒ（１１）が１０１の状態を伝え
ることになる。即ち、メモリ宣は消去状１ｉ１’ｌ’（
プフンク状態）ではしきい値が約ＩＶで、ゲートにＯＶ
（非遺択状１！ｉ）印加でぱ非４通で、ゲートに読み出
し電圧ＶＲ＝５Ｖ （選択状態を印加すると導通状態に
なる。
書込み状態＃０′のメモリＴｒぱしきいｆｌＩが高くな
り、読み出し電圧ＶＲ：５Ｖを印加しても導通状態にな
らない。
り、読み出し電圧ＶＲ：５Ｖを印加しても導通状態にな
らない。
プヲンクＯＴＰぱ全てのメモリＴｒが消去状態″１１で
あるので、出力されるデータが連続して“１“なのでア
クセスタイムがわからない。
あるので、出力されるデータが連続して“１“なのでア
クセスタイムがわからない。
この実施例では一定期間ゲートが非選択の状態、つまり
メモリＴｒが非導通状ａ（ｌｉ！似的なデータ１０′）
からゲートが選択され、メモリＴｒが導通状態（データ
１１＃）へ変化することによりアクセスタイムが測定可
能となる。つ筐り、ブランクＯＴＰＲＯＭの場合全ての
メモリＴｒ（１１）は′１＃を記憶しているが、外部入
力信号が変化した場合にのみ一定期間ワード線（９）が
非選択状態となり、センス一 アン７”（１３）がそれを判定し入出力バッファにより
入出力端子Ｉ／Ｏに１０″を出力することになる。以上
のようにしてブランクＯＴＰＲＯＩＪのアクセスタイム
を測定することが可能となろう 〔発明の効果』 以上のようにこの発明によれば、ＡＴＤ回路によサ外部
入力信号の変化を検知し一定期間，選択されるワード編
を非選択状態となるように構或したので、ブランクＯＴ
ＦＲＯＭのアクセスタイムを測定することを可能にする
。
メモリＴｒが非導通状ａ（ｌｉ！似的なデータ１０′）
からゲートが選択され、メモリＴｒが導通状態（データ
１１＃）へ変化することによりアクセスタイムが測定可
能となる。つ筐り、ブランクＯＴＰＲＯＭの場合全ての
メモリＴｒ（１１）は′１＃を記憶しているが、外部入
力信号が変化した場合にのみ一定期間ワード線（９）が
非選択状態となり、センス一 アン７”（１３）がそれを判定し入出力バッファにより
入出力端子Ｉ／Ｏに１０″を出力することになる。以上
のようにしてブランクＯＴＰＲＯＩＪのアクセスタイム
を測定することが可能となろう 〔発明の効果』 以上のようにこの発明によれば、ＡＴＤ回路によサ外部
入力信号の変化を検知し一定期間，選択されるワード編
を非選択状態となるように構或したので、ブランクＯＴ
ＦＲＯＭのアクセスタイムを測定することを可能にする
。
第１図はこの発明の一実施例を示すＥＰＲＯＩＪの構成
を示すブロック図．第２ω（α）は第１図のＡＴＤ回路
の一寮施例を示す内部回路図、第２８２１）山〉は論理
図、第２（至）（Ｃ）は第ｌ図の各部信号のタイミング
回、第３図は従来のｇＰＲＯＭの構或を示すブロック図
である。 図にかいて、（ｌ）ぱＩＥ Ｐ Ｒ Ｏ Ｍ 、（２）
は制御回路部、（３）はメモリ選択周辺回路、（４）は
メモリアレイ部、（５）は制御回路、（６）ぱアドレス
パッノア、（７）ぱＡＴＤ回路．（８）Ｉ／ｉＲＯＷデ
コーダ、（９）ぱ７−ド線、（１０）はビット線、（１
ｌ）はメモリＴｒ、（１２）はＣＯＬＵ囁Ｎデコーダ、
（１３）はセンスアンフ゜、（１４）は入出力バツファ
を示すウ なお、図中、同一符号は同一 または相当部分を示す。
を示すブロック図．第２ω（α）は第１図のＡＴＤ回路
の一寮施例を示す内部回路図、第２８２１）山〉は論理
図、第２（至）（Ｃ）は第ｌ図の各部信号のタイミング
回、第３図は従来のｇＰＲＯＭの構或を示すブロック図
である。 図にかいて、（ｌ）ぱＩＥ Ｐ Ｒ Ｏ Ｍ 、（２）
は制御回路部、（３）はメモリ選択周辺回路、（４）は
メモリアレイ部、（５）は制御回路、（６）ぱアドレス
パッノア、（７）ぱＡＴＤ回路．（８）Ｉ／ｉＲＯＷデ
コーダ、（９）ぱ７−ド線、（１０）はビット線、（１
ｌ）はメモリＴｒ、（１２）はＣＯＬＵ囁Ｎデコーダ、
（１３）はセンスアンフ゜、（１４）は入出力バツファ
を示すウ なお、図中、同一符号は同一 または相当部分を示す。
Claims (1)
- ワード線とビット線の交点にフローティングゲートを
有する電気的にプログラム可能な記憶素子を配置して成
る半導体記憶装置に於いて、複数の外部信号入力端子に
入力信号変位検知回路を設け、前記入力信号変位検知回
路の出力信号はＲＯＷデコーダ回路の複数の入力信号の
１つとし、外部アドレス入力により選択されるべきＲＯ
Ｗデコーダの出力信号であるワード線を一定期間非選択
状態とすることを特徴とする半導体記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1158771A JPH0323600A (ja) | 1989-06-21 | 1989-06-21 | 半導体記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1158771A JPH0323600A (ja) | 1989-06-21 | 1989-06-21 | 半導体記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0323600A true JPH0323600A (ja) | 1991-01-31 |
Family
ID=15678984
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1158771A Pending JPH0323600A (ja) | 1989-06-21 | 1989-06-21 | 半導体記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0323600A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01180515A (ja) * | 1988-01-13 | 1989-07-18 | Tome Sangyo Kk | コンタクトレンズ用洗浄液及び洗浄方法 |
| JP2006267056A (ja) * | 2005-03-25 | 2006-10-05 | Toshiba Corp | 半導体装置およびそのテスト方法 |
| DE112007001221T5 (de) | 2006-05-16 | 2009-04-23 | Idemitsu Kosan Co. Ltd. | Verfahren zur Herstellung von recyceltem Polycarbonat als Rohmaterial für flammhemmende Harzzusammensetzungen und flammhemmende Harzzusammensetzungen auf Polycarbonatbasis |
-
1989
- 1989-06-21 JP JP1158771A patent/JPH0323600A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01180515A (ja) * | 1988-01-13 | 1989-07-18 | Tome Sangyo Kk | コンタクトレンズ用洗浄液及び洗浄方法 |
| JPH0577047B2 (ja) * | 1988-01-13 | 1993-10-25 | Tome Sangyo Kk | |
| JP2006267056A (ja) * | 2005-03-25 | 2006-10-05 | Toshiba Corp | 半導体装置およびそのテスト方法 |
| DE112007001221T5 (de) | 2006-05-16 | 2009-04-23 | Idemitsu Kosan Co. Ltd. | Verfahren zur Herstellung von recyceltem Polycarbonat als Rohmaterial für flammhemmende Harzzusammensetzungen und flammhemmende Harzzusammensetzungen auf Polycarbonatbasis |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5959930A (en) | Multi-bank synchronous semiconductor memory device | |
| JPS6236319B2 (ja) | ||
| KR960015578A (ko) | 버스트 동작중에 리프레시 동작이 가능한 반도체 기억장치 | |
| KR940022582A (ko) | 병렬비트테스트모드내장 반도체 메모리 | |
| JPH07118193B2 (ja) | 半導体記憶装置 | |
| US6801468B1 (en) | Pseudo static RAM capable of performing page write mode | |
| KR0168988B1 (ko) | 반도체기억장치 | |
| JPH0561720B2 (ja) | ||
| JPH0752597B2 (ja) | 半導体メモリ装置 | |
| JPH0636560A (ja) | 半導体記憶装置 | |
| US7002874B1 (en) | Dual word line mode for DRAMs | |
| KR20030089410A (ko) | 트윈 메모리셀 구성으로 전환할 수 있는 반도체 기억 장치 | |
| JPH04318391A (ja) | 半導体記憶装置 | |
| JP2001176296A (ja) | ストレス試験を行うダイナミックメモリデバイス | |
| JPH0323600A (ja) | 半導体記憶装置 | |
| KR970007103B1 (ko) | 반도체 기억 장치 | |
| JPH02189790A (ja) | ダイナミック形半導体記憶装置 | |
| JPH0317890A (ja) | 半導体記憶装置 | |
| KR0126060B1 (ko) | 반도체 기억 장치 및 그의 데이타 기록 방법 | |
| JP4068291B2 (ja) | 半導体記憶装置 | |
| JP2000215692A (ja) | 半導体記憶装置 | |
| JPH08190786A (ja) | 半導体記憶装置 | |
| JP2530125B2 (ja) | 半導体記憶装置 | |
| TW200426837A (en) | Semiconductor memory device with selectively connectable segmented bit line member and method of driving the same | |
| JPH1173799A (ja) | 半導体記憶装置 |