JPH03233431A - 液晶ディスプレイパネル - Google Patents
液晶ディスプレイパネルInfo
- Publication number
- JPH03233431A JPH03233431A JP2028554A JP2855490A JPH03233431A JP H03233431 A JPH03233431 A JP H03233431A JP 2028554 A JP2028554 A JP 2028554A JP 2855490 A JP2855490 A JP 2855490A JP H03233431 A JPH03233431 A JP H03233431A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- thin film
- liquid crystal
- display panel
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 18
- 239000010409 thin film Substances 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 5
- 239000004065 semiconductor Substances 0.000 claims abstract description 3
- 239000010408 film Substances 0.000 abstract description 4
- 239000011521 glass Substances 0.000 abstract description 2
- 230000000694 effects Effects 0.000 description 9
- 238000000034 method Methods 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- UHYPYGJEEGLRJD-UHFFFAOYSA-N cadmium(2+);selenium(2-) Chemical compound [Se-2].[Cd+2] UHYPYGJEEGLRJD-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
(産業上の利用分野1
本発明は水素化非晶質シリコン(a−5i:H)を用い
た薄膜トランジスタ(TPT)およびこれを用いた液晶
ディスプレイパネルに係る。
た薄膜トランジスタ(TPT)およびこれを用いた液晶
ディスプレイパネルに係る。
薄膜トランジスタを用いる液晶ディスプレイパネルは特
許63−095574に記載されているように薄膜トラ
ンジスタのゲート、ソース間容量Cgsに起因する直流
電圧成分が液晶に印加されてディスプレイパネルの特性
に悪影響を及ぼすことが知られている。薄膜トランジス
タ駆動能力を増大するにはトランジスタのW/Lを増せ
ばよいが、W/L増大はCgs増大につながるという難
点があった。 上記公知例においては付加容量を設置することによりこ
の直流成分を相殺する方法について述へたものである。 しかしながら、この方法では特殊なゲートパルス波形を
必要とするなどの難点がありもっと簡単な対策により直
流成分を低減することが求められていた。また、別の公
知例として特開昭62−165368 (シャープ 薄
膜トランジスタ)がある。この発明は上記直流電圧のバ
ラツキに注目しパターンずれによるバラツキを抑える方
性について述べたものである。しかしながら直流電圧そ
のものを低減する点には言及されておらず依然として問
題点はのこった。 またTPT形状に関る公知例としては公開実用新案昭6
0−54171 (三洋 液晶表示装W)がある。この
発明はトランジスタの占有面積を小さくするべく行われ
たもので、画素電極がU字型となっている。したがって
本発明の主旨とは異なるものである。
許63−095574に記載されているように薄膜トラ
ンジスタのゲート、ソース間容量Cgsに起因する直流
電圧成分が液晶に印加されてディスプレイパネルの特性
に悪影響を及ぼすことが知られている。薄膜トランジス
タ駆動能力を増大するにはトランジスタのW/Lを増せ
ばよいが、W/L増大はCgs増大につながるという難
点があった。 上記公知例においては付加容量を設置することによりこ
の直流成分を相殺する方法について述へたものである。 しかしながら、この方法では特殊なゲートパルス波形を
必要とするなどの難点がありもっと簡単な対策により直
流成分を低減することが求められていた。また、別の公
知例として特開昭62−165368 (シャープ 薄
膜トランジスタ)がある。この発明は上記直流電圧のバ
ラツキに注目しパターンずれによるバラツキを抑える方
性について述べたものである。しかしながら直流電圧そ
のものを低減する点には言及されておらず依然として問
題点はのこった。 またTPT形状に関る公知例としては公開実用新案昭6
0−54171 (三洋 液晶表示装W)がある。この
発明はトランジスタの占有面積を小さくするべく行われ
たもので、画素電極がU字型となっている。したがって
本発明の主旨とは異なるものである。
本発明の目的はTPTの構造の変更によってCgsの低
減を実現することにあり、ディスプレイパネル上の直流
電圧成分の発生を抑えることである。 本発明の別の目的はTPTの相互コンダクタンスの実効
的増大であり、開動ゲート電圧の振幅低減である。 [課題を解決するための手段] 上記目的を達成するために、薄膜トランジスタのドレイ
ン電極(ソース電極)をソース電極(ドレイン電極)に
対向してU型もしくはL型に配置したものである。 [作用] ソース電極に対してU型もしくはL型に配置されたドレ
イン電極はソース電極のまわりを有効に使うことになる
ので、薄膜トランジスタのW/L増大に寄与する。その
一方でソース電極の形状は変らないので、Cgsは増大
しない。 ディスプレイパネル上の薄膜トランジスタにおいては画
素電極に対しU型あるいはL型に形成された信号電極は
W/Lの増大およびCgsの低減を可能にしこれにより
ディスプレイパネルの直流電圧成分を低く保ちパネル特
性の劣化をもたらさない。
減を実現することにあり、ディスプレイパネル上の直流
電圧成分の発生を抑えることである。 本発明の別の目的はTPTの相互コンダクタンスの実効
的増大であり、開動ゲート電圧の振幅低減である。 [課題を解決するための手段] 上記目的を達成するために、薄膜トランジスタのドレイ
ン電極(ソース電極)をソース電極(ドレイン電極)に
対向してU型もしくはL型に配置したものである。 [作用] ソース電極に対してU型もしくはL型に配置されたドレ
イン電極はソース電極のまわりを有効に使うことになる
ので、薄膜トランジスタのW/L増大に寄与する。その
一方でソース電極の形状は変らないので、Cgsは増大
しない。 ディスプレイパネル上の薄膜トランジスタにおいては画
素電極に対しU型あるいはL型に形成された信号電極は
W/Lの増大およびCgsの低減を可能にしこれにより
ディスプレイパネルの直流電圧成分を低く保ちパネル特
性の劣化をもたらさない。
以下、本発明を実施例により説明する。第1図は本発明
の一実施例を示したものである。 この図は液晶ディスプレイパネルのTPT基板側の画素
分を示したもので、薄膜トランジスタ12を介してIT
O透明電極からなる画素電極9に信号電圧が供給される
。ゲートバスライン10にゲートパルスを印加し、トラ
ンジスタ12を動作状態にして信号線バスライン11か
ら電極2を通じて画素へ信号が伝達される。TPT基板
とこれに対向して設けられた色フイルタ基板の間には液
晶が挿入される。液晶には交流電圧が印加されるがゲー
ト電極1と画素電極3の間に形成される容量Cgsによ
り液晶に直流電圧が誘起される。しかしながらトランジ
スタエ2の実効的W/Lが大きいため、駆動ゲート電圧
を低く抑えることができかつCgsが相対的に小さいた
めこの誘起電圧成分は低く抑えることができる。 このためCgsが大きいときに問題となるデイプレイパ
ネルの特性劣化たとえば焼付きや液晶の寿命短縮の問題
点が大幅に軽減されるという効果を有する。第1図の実
施例のTFT部を第2図、第3図を用いて更に詳しく説
明する。 第2図の(a)はその平面図であり、同図(b)は(a
)のAA’断面図を示す。ガラス基盤8上にCrのゲー
ト電極lをスパッタ堆積機パターニングして形成する。 ついでプラズマCVD法によりゲート絶縁膜となる、S
iN層7.半導体層であるa−5i層4、オーミックコ
ンタクト層であるn。a−Si層6を順次積層する。つ
いでソース電極3とドレイン電極2を形成する。金属は
Cr/AQの二重層とし、スパッタ蒸着後パターニング
する。このとき同図(a)に示すようにドレイン電極を
ソース電極に対向しこれをかこむようにU型状にパター
ン形成する。これによりTPTのチャネル部もU型に形
成される。 本実施例は第3図に示す従来例に比較するとその効果が
はっきりする。第3図は第2図とトランジスタ面積はほ
ぼ同様であるが、第3図のW/LはW/L=4でありそ
のゲートソース間容量Cgsは斜線部5で示される。こ
れに対し、本発明の一実施例である第2図のトランジス
タでは電極3の周囲を効果的にTPTのチャネルとして
利用しているためチャネルはU型に形成され、その実効
的W/LはW/L=5であり、そのCg sは第2図の
従来例を1とすると174となっている。 すなわちW/Lが同程度でCgsが大幅に低減されたこ
とになる。逆に言えばCgs一定とすればW/Lは実効
的に4倍以上に増大したことになる。 相互コンダクタンスあるいは移動度を4倍以上に増大し
たことと等価であり、その効果は非常に大きい。この場
合注意すべきことは電極3が画素電極9に接続されてい
る(第工図)ことであり、ゲートパルスのとび込みが大
幅に低減されるのは画素電極につながる電極の寄生容量
Cg sが小さいためである。 第3図は本発明の別の実施例を示したものである。ドレ
イン電極形状をソース電極に対向してL型に設置したも
のである。この場合もCgs一定として実効的W/Lの
増大が実現される。この場合のW/L〜3である。 すなわちCgs一定のままで実効的移動度が3倍になっ
たことと等価である。もちろんこの場合電極3は第工図
における画素電極9に接続される。 また電極2は信号バスライン(第1図)11に、ゲート
電極1は第1図のゲートバスライン10に接続され液晶
ディスプレイパネルとして動作する。 第4図のようなTPT構造は第2図のTPTに比して実
効的W/Lの増大は小さいがバスライン間隔が小さくな
ったときには有効な手段となる。 以上本発明を実施例に即して述べて来たが、本発明の主
旨は以上の実施例にのみ限られるものではない。U字型
、L字型と称した電極、チャネル形状は略々その形状を
持つものであればよい。すなわちU型においては枝の部
分が左右で長さが多少異っていても差し支えなく、また
L字型といってもコーナが必ずしも直角である必要もな
い。プロセスによりコーナの角がとれることもある。U
字型、L字型はあくまでも概略の形状を示すものである
。電極3も棒状であり、チャネル形成部の各辺の長さが
略々等しい例を示したが各辺の長さは異なっていても本
発明の主旨をはずれるものではない。 また、TFTの構成もa−5i(非晶質シリコン)を例
にして説明したがこれも他の材料たとえばCdSe、
T e 、 poly −S i等を用いてもよく、ゲ
ート絶縁膜もSiNに限ることはない。 【発明の効果] 本発明によれば薄膜トランジスタのCgsをW/Lを減
らすことなく低減できる。このためこのトランジスタを
液晶ディスプレイパネルに用いたとき、画素液晶の開動
能力を増大させるとともにCgsによる直流電圧成分の
発生を低く抑えることができるという効果を持つ。 このことは液晶パネルの特性劣化を防ぐのに大きな効果
を有する。Cgsを一定としたときトランジスタの開動
能力は大幅に改善される。これは電圧書込率の改善を可
能にするものである。また、一方で開動能力の増大は開
動ゲートパルス振幅の低減をも可能にする。上記実施例
では開動ゲートパルス電圧の振幅を半分程度に低くする
ことができる。直流電圧成分の大きさはゲート電圧振幅
に比例するので、Cgsが小さいこととゲート電圧が低
いことが二重効果となって働き、パネルの特性劣化を防
止する効果を持つ。すなわち液晶の信頼性の向上や焼付
きの低減等の効果を持つものである。
の一実施例を示したものである。 この図は液晶ディスプレイパネルのTPT基板側の画素
分を示したもので、薄膜トランジスタ12を介してIT
O透明電極からなる画素電極9に信号電圧が供給される
。ゲートバスライン10にゲートパルスを印加し、トラ
ンジスタ12を動作状態にして信号線バスライン11か
ら電極2を通じて画素へ信号が伝達される。TPT基板
とこれに対向して設けられた色フイルタ基板の間には液
晶が挿入される。液晶には交流電圧が印加されるがゲー
ト電極1と画素電極3の間に形成される容量Cgsによ
り液晶に直流電圧が誘起される。しかしながらトランジ
スタエ2の実効的W/Lが大きいため、駆動ゲート電圧
を低く抑えることができかつCgsが相対的に小さいた
めこの誘起電圧成分は低く抑えることができる。 このためCgsが大きいときに問題となるデイプレイパ
ネルの特性劣化たとえば焼付きや液晶の寿命短縮の問題
点が大幅に軽減されるという効果を有する。第1図の実
施例のTFT部を第2図、第3図を用いて更に詳しく説
明する。 第2図の(a)はその平面図であり、同図(b)は(a
)のAA’断面図を示す。ガラス基盤8上にCrのゲー
ト電極lをスパッタ堆積機パターニングして形成する。 ついでプラズマCVD法によりゲート絶縁膜となる、S
iN層7.半導体層であるa−5i層4、オーミックコ
ンタクト層であるn。a−Si層6を順次積層する。つ
いでソース電極3とドレイン電極2を形成する。金属は
Cr/AQの二重層とし、スパッタ蒸着後パターニング
する。このとき同図(a)に示すようにドレイン電極を
ソース電極に対向しこれをかこむようにU型状にパター
ン形成する。これによりTPTのチャネル部もU型に形
成される。 本実施例は第3図に示す従来例に比較するとその効果が
はっきりする。第3図は第2図とトランジスタ面積はほ
ぼ同様であるが、第3図のW/LはW/L=4でありそ
のゲートソース間容量Cgsは斜線部5で示される。こ
れに対し、本発明の一実施例である第2図のトランジス
タでは電極3の周囲を効果的にTPTのチャネルとして
利用しているためチャネルはU型に形成され、その実効
的W/LはW/L=5であり、そのCg sは第2図の
従来例を1とすると174となっている。 すなわちW/Lが同程度でCgsが大幅に低減されたこ
とになる。逆に言えばCgs一定とすればW/Lは実効
的に4倍以上に増大したことになる。 相互コンダクタンスあるいは移動度を4倍以上に増大し
たことと等価であり、その効果は非常に大きい。この場
合注意すべきことは電極3が画素電極9に接続されてい
る(第工図)ことであり、ゲートパルスのとび込みが大
幅に低減されるのは画素電極につながる電極の寄生容量
Cg sが小さいためである。 第3図は本発明の別の実施例を示したものである。ドレ
イン電極形状をソース電極に対向してL型に設置したも
のである。この場合もCgs一定として実効的W/Lの
増大が実現される。この場合のW/L〜3である。 すなわちCgs一定のままで実効的移動度が3倍になっ
たことと等価である。もちろんこの場合電極3は第工図
における画素電極9に接続される。 また電極2は信号バスライン(第1図)11に、ゲート
電極1は第1図のゲートバスライン10に接続され液晶
ディスプレイパネルとして動作する。 第4図のようなTPT構造は第2図のTPTに比して実
効的W/Lの増大は小さいがバスライン間隔が小さくな
ったときには有効な手段となる。 以上本発明を実施例に即して述べて来たが、本発明の主
旨は以上の実施例にのみ限られるものではない。U字型
、L字型と称した電極、チャネル形状は略々その形状を
持つものであればよい。すなわちU型においては枝の部
分が左右で長さが多少異っていても差し支えなく、また
L字型といってもコーナが必ずしも直角である必要もな
い。プロセスによりコーナの角がとれることもある。U
字型、L字型はあくまでも概略の形状を示すものである
。電極3も棒状であり、チャネル形成部の各辺の長さが
略々等しい例を示したが各辺の長さは異なっていても本
発明の主旨をはずれるものではない。 また、TFTの構成もa−5i(非晶質シリコン)を例
にして説明したがこれも他の材料たとえばCdSe、
T e 、 poly −S i等を用いてもよく、ゲ
ート絶縁膜もSiNに限ることはない。 【発明の効果] 本発明によれば薄膜トランジスタのCgsをW/Lを減
らすことなく低減できる。このためこのトランジスタを
液晶ディスプレイパネルに用いたとき、画素液晶の開動
能力を増大させるとともにCgsによる直流電圧成分の
発生を低く抑えることができるという効果を持つ。 このことは液晶パネルの特性劣化を防ぐのに大きな効果
を有する。Cgsを一定としたときトランジスタの開動
能力は大幅に改善される。これは電圧書込率の改善を可
能にするものである。また、一方で開動能力の増大は開
動ゲートパルス振幅の低減をも可能にする。上記実施例
では開動ゲートパルス電圧の振幅を半分程度に低くする
ことができる。直流電圧成分の大きさはゲート電圧振幅
に比例するので、Cgsが小さいこととゲート電圧が低
いことが二重効果となって働き、パネルの特性劣化を防
止する効果を持つ。すなわち液晶の信頼性の向上や焼付
きの低減等の効果を持つものである。
第1図は本発明のディスプレイパネルへの実施例を示す
。第2図は第1図の薄膜トランジスタ部の平面図(a)
と断面図(b)、第3図は従来の薄膜トランジスタを示
す平面図、第4図は本発明の別の実施例を示す平面図で
ある。 符号の説明 1・・・ゲート電極、2・・・ドレイン電極、3・・・
ソース電極、4・・・a−8i、5・・・ゲートソース
間容量、6・・・オーミックコンタクト層、7・・・ゲ
ート絶縁膜、8・・基板、9・・・画素電極、↓O・・
・ゲートバスライン、11・・・信号線バスライン、1
2・・・薄膜トランジスタ。 4 第3図 第4図
。第2図は第1図の薄膜トランジスタ部の平面図(a)
と断面図(b)、第3図は従来の薄膜トランジスタを示
す平面図、第4図は本発明の別の実施例を示す平面図で
ある。 符号の説明 1・・・ゲート電極、2・・・ドレイン電極、3・・・
ソース電極、4・・・a−8i、5・・・ゲートソース
間容量、6・・・オーミックコンタクト層、7・・・ゲ
ート絶縁膜、8・・基板、9・・・画素電極、↓O・・
・ゲートバスライン、11・・・信号線バスライン、1
2・・・薄膜トランジスタ。 4 第3図 第4図
Claims (1)
- 【特許請求の範囲】 1、基板上に形成された複数個のゲートバスラインと複
数個の信号バスラインを有し、これらのバスラインの交
点に設けられた薄膜トランジスタおよび画素電極を有し
、上記薄膜トランジスタのゲート電極はゲートバスライ
ンに接続されドレイン電流が流れる二つの電極(ソース
及びドレイン電極)の一方が信号バスラインに、他方が
上記画素電極に接続された構成を有する液晶ディスプレ
イパネルにおいて、上記薄膜トランジスタの信号バスラ
インに接続された電極の平面形状および上記薄膜トラン
ジスタのチャネルの平面形状がU型あるいはL型である
ことを特徴とする液晶ディスプレイパネル。 2、上記薄膜トランジスタの半導体層が非晶質シリコン
であることを特徴とする第一項記載の液晶ディスプレイ
パネル。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2028554A JPH03233431A (ja) | 1990-02-09 | 1990-02-09 | 液晶ディスプレイパネル |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2028554A JPH03233431A (ja) | 1990-02-09 | 1990-02-09 | 液晶ディスプレイパネル |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03233431A true JPH03233431A (ja) | 1991-10-17 |
Family
ID=12251875
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2028554A Pending JPH03233431A (ja) | 1990-02-09 | 1990-02-09 | 液晶ディスプレイパネル |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03233431A (ja) |
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05265038A (ja) * | 1992-03-18 | 1993-10-15 | Sanyo Electric Co Ltd | 液晶表示装置 |
JP2000147539A (ja) * | 1998-11-17 | 2000-05-26 | Hitachi Ltd | 液晶表示装置の製造方法 |
US6664569B2 (en) * | 2000-06-09 | 2003-12-16 | Lg. Philips Lcd Co., Ltd. | Liquid crystal display device array substrate and method of manufacturing the same |
JP2005051211A (ja) * | 2003-07-14 | 2005-02-24 | Semiconductor Energy Lab Co Ltd | 発光装置 |
JP2007179042A (ja) * | 2005-12-02 | 2007-07-12 | Semiconductor Energy Lab Co Ltd | 半導体装置、表示装置及びに電子機器 |
JP2008010889A (ja) * | 2003-07-14 | 2008-01-17 | Semiconductor Energy Lab Co Ltd | 発光装置、電子機器 |
US7408200B2 (en) | 2003-10-13 | 2008-08-05 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and manufacturing method thereof |
JP2009086118A (ja) * | 2007-09-28 | 2009-04-23 | Epson Imaging Devices Corp | 液晶表示装置及び電子機器 |
JP2009099666A (ja) * | 2007-10-15 | 2009-05-07 | Ricoh Co Ltd | 薄膜トランジスタアレイ、表示装置及び情報表示システム |
US7688392B2 (en) | 2006-04-06 | 2010-03-30 | Chunghwa Picture Tubes, Ltd. | Pixel structure including a gate having an opening and an extension line between the data line and the source |
US7829395B2 (en) | 2007-01-23 | 2010-11-09 | Hitachi Displays, Ltd. | Display device and manufacturing method of the same |
US8319219B2 (en) | 2003-07-14 | 2012-11-27 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device |
US8717261B2 (en) | 2005-12-02 | 2014-05-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display device, and electronic device |
US8890180B2 (en) | 2005-12-02 | 2014-11-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display device, and electronic device |
CN111025804A (zh) * | 2019-12-12 | 2020-04-17 | 深圳市华星光电半导体显示技术有限公司 | 液晶显示装置 |
-
1990
- 1990-02-09 JP JP2028554A patent/JPH03233431A/ja active Pending
Cited By (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05265038A (ja) * | 1992-03-18 | 1993-10-15 | Sanyo Electric Co Ltd | 液晶表示装置 |
JP2000147539A (ja) * | 1998-11-17 | 2000-05-26 | Hitachi Ltd | 液晶表示装置の製造方法 |
US6664569B2 (en) * | 2000-06-09 | 2003-12-16 | Lg. Philips Lcd Co., Ltd. | Liquid crystal display device array substrate and method of manufacturing the same |
US8319219B2 (en) | 2003-07-14 | 2012-11-27 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device |
JP2005051211A (ja) * | 2003-07-14 | 2005-02-24 | Semiconductor Energy Lab Co Ltd | 発光装置 |
US8735896B2 (en) | 2003-07-14 | 2014-05-27 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device |
JP2008010889A (ja) * | 2003-07-14 | 2008-01-17 | Semiconductor Energy Lab Co Ltd | 発光装置、電子機器 |
US8373166B2 (en) | 2003-07-14 | 2013-02-12 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device |
US7408200B2 (en) | 2003-10-13 | 2008-08-05 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and manufacturing method thereof |
US7550329B2 (en) | 2003-10-13 | 2009-06-23 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and manufacturing method thereof |
US8717261B2 (en) | 2005-12-02 | 2014-05-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display device, and electronic device |
JP2007179042A (ja) * | 2005-12-02 | 2007-07-12 | Semiconductor Energy Lab Co Ltd | 半導体装置、表示装置及びに電子機器 |
US8890180B2 (en) | 2005-12-02 | 2014-11-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display device, and electronic device |
US9276037B2 (en) | 2005-12-02 | 2016-03-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display device, and electronic device |
US9997584B2 (en) | 2005-12-02 | 2018-06-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display device, and electronic device |
US11417720B2 (en) | 2005-12-02 | 2022-08-16 | Semiconductor Energy Laboratory Co., Ltd. | Display device including n-channel transistor including polysilicon |
US7688392B2 (en) | 2006-04-06 | 2010-03-30 | Chunghwa Picture Tubes, Ltd. | Pixel structure including a gate having an opening and an extension line between the data line and the source |
US7829395B2 (en) | 2007-01-23 | 2010-11-09 | Hitachi Displays, Ltd. | Display device and manufacturing method of the same |
US8089575B2 (en) | 2007-01-23 | 2012-01-03 | Hitachi Displays, Ltd. | Display device and manufacturing method of the same |
JP2009086118A (ja) * | 2007-09-28 | 2009-04-23 | Epson Imaging Devices Corp | 液晶表示装置及び電子機器 |
JP2009099666A (ja) * | 2007-10-15 | 2009-05-07 | Ricoh Co Ltd | 薄膜トランジスタアレイ、表示装置及び情報表示システム |
CN111025804A (zh) * | 2019-12-12 | 2020-04-17 | 深圳市华星光电半导体显示技术有限公司 | 液晶显示装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3941032B2 (ja) | 垂直薄膜トランジスタを有する薄膜トランジスタ液晶表示素子 | |
US5913113A (en) | Method for fabricating a thin film transistor of a liquid crystal display device | |
JPH03233431A (ja) | 液晶ディスプレイパネル | |
EP0301571B1 (en) | Thin film transistor array | |
US7671931B2 (en) | Liquid crystal display device and method of fabricating the same | |
JPH0814669B2 (ja) | マトリクス型表示装置 | |
JPH07128683A (ja) | 薄膜トランジスター集積装置 | |
JP3420201B2 (ja) | 液晶表示装置 | |
JP2001296553A (ja) | 表示装置および表示装置の製造方法 | |
JP2006317867A (ja) | 薄膜トランジスタ基板及び液晶表示パネル | |
JPH1126768A (ja) | 液晶表示装置用薄膜トランジスタ | |
JPH06317812A (ja) | アクティブマトリクス素子及びその製造方法 | |
JPH04360583A (ja) | 薄膜トランジスタ | |
JP3808155B2 (ja) | アクティブマトリクス型液晶表示装置 | |
JPS60192369A (ja) | 薄膜トランジスタ | |
JPH04362616A (ja) | アクティブマトリクスパネル | |
JP3063732B2 (ja) | 液晶表示装置及びその駆動方法 | |
JP2755683B2 (ja) | アクテブマトリクス型液晶表示装置 | |
KR20020053460A (ko) | 액정 디스플레이 패널 | |
JP2000310766A (ja) | アクティブマトリクス基板の駆動方法及び液晶表示装置 | |
KR20020002516A (ko) | 액정 표시 소자의 게이트 전극 형성방법 | |
JPH10133234A (ja) | 液晶表示装置 | |
JPS62247569A (ja) | 半導体装置 | |
JPH04180237A (ja) | 薄膜トランジスター及びその製造方法 | |
JPH01219825A (ja) | 非晶質シリコン薄膜トランジスタ |