JPH03227540A - 半導体装置のボンディングパッド構造 - Google Patents

半導体装置のボンディングパッド構造

Info

Publication number
JPH03227540A
JPH03227540A JP2023893A JP2389390A JPH03227540A JP H03227540 A JPH03227540 A JP H03227540A JP 2023893 A JP2023893 A JP 2023893A JP 2389390 A JP2389390 A JP 2389390A JP H03227540 A JPH03227540 A JP H03227540A
Authority
JP
Japan
Prior art keywords
film
bonding pad
barrier metal
aluminum
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023893A
Other languages
English (en)
Inventor
Junichi Arima
純一 有馬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2023893A priority Critical patent/JPH03227540A/ja
Publication of JPH03227540A publication Critical patent/JPH03227540A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165Reinforcing structures
    • H01L2224/02166Collar structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05073Single internal layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166Titanium [Ti] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624Aluminium [Al] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01014Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01015Phosphorus [P]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01022Titanium [Ti]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は半導体装置のボンディングパッド構造に関し
、特にそのボンディングパッド剥がれを低減できる半導
体装置のボンディングパッド構造に関するものである。
〔従来の技術〕
第2図は従来のTiを用いたバリアメタル下敷のアルミ
ボンディングパッド構造を示す断面図である。図におい
て、■はSi基板、2はSi基板1を高温中で酸化し形
成したシリコン酸化膜、3はCVD法で堆積させたスム
ースコート膜(ボロン・リン入り酸化膜(BPSG)等
)、4はスパッタリング法で堆積し、RT P (Ra
pid Ther+aalProcess)法で窒化し
たTiバリアメタル、5はスパッタリング法等で堆積し
たアルミ膜、6はCVD法で堆積し、アルミ膜5上を開
孔したSiOまたはSiowよりなるパッシベーション
膜である。
次に作用について説明する。
従来より半導体装置の内部配線及びボンディングパッド
としてはアルミ膜5が用いられており、これはアルミ中
に数パーセントのシリコンを混合したものを使用してい
た。しかし、コンタクト孔が微細になるに従ってシリコ
ン基板1とのコンタクト部でアルミ中のシリコンがシリ
コン基板1とアルミの接点であるコンタクト孔に析出す
る。このためにコンタクト抵抗の増加が発生し、不良の
原因となっている。このことは周知の事実であり、本従
来例ではシリコン析出による不良対策として、Tiバリ
アメタル4をアルミ!5の下敷にしている。このように
微小コンタクト孔を持つ半導体装置のアルミ膜5の下に
は、必ず本従来例のようにTiバリアメタル4が形成さ
れている。このTiバリアメタル4はスパッタリングに
よりスムースコート膜3上に形成されたTi層をRTP
法で、窒素雰囲気、又はアンモニア雰囲気で窒化したT
iN層となっている。これはTiのみではアルミ膜5の
シリコン基板1への拡散を防げないためである。しかし
、この場合、Ti層はRTP法で数100〜1000°
Cでの加熱を行うために、Ti層4に引っ張り応力が発
生し、スムースコート膜(BPSG)3との界面での密
着性が劣化するという問題があった。
〔発明が解決しようとする課題〕
従来のRTP法を用いたTiバリアメタル下敷のボンデ
ィングパッド構造は、以上のような特性を有するため、
第3図(a)(b3に示すように電気特性試験時のテス
ト用端子の接触、又はワイヤボンディング時に、ボンデ
ィングパッド剥がれが発生するという問題があった。
この発明は上記のような問題点を解消するためになされ
たもので、Tiバリアメタルの特性を変えることなく、
ボンディングパッド剥がれを防止することのできる半導
体装置のボンディングパッド構造を得ることを目的とす
る。
〔課題を解決するための手段〕
本発明に係る半導体装置のボンディングパッド構造は、
スムースコート膜(BPSC)とTi膜との間に双方に
密着性の良い絶縁膜を堆積するようにしたものである。
〔作用〕
本発明においては、スムースコート膜(BPSG)上に
、高温及び減圧によるCVD法でシリコン酸化膜を堆積
することにより、Tiバリアメタルとの密着性を向上で
きる。
〔実施例〕
以下、この発明の一実施例を図について説明する。
第1図において、本発明の一実施例による半導体装置の
ボンディングパッド構造の断面構造を示し、1〜6は従
来と同一のものであり、7はスムースコート膜3上に、
減圧及び高温(600〜900℃)でCVD法により堆
積した絶縁酸化膜である。当然ながらTiバリアメタル
4以降は絶縁酸化膜7上に形成される。
第4図(a)は従来のスムースコート膜(BPSG)3
上にTiバリアメタル4i堆積し、RTP法によりTi
を窒化した後、アルミ膜5を堆積し、その後、密着強度
の異なるテープを用いて剥離テストを行った結果を示す
。これはTiバリアメタル4の膜厚を変えてテストを行
ったもので、0,02μm以下であれば、15mm幅の
テープを剥がす力が2000gであるテープでもTiバ
リアメタル4及びアルミ膜5の剥離が発生しないが、o
、。
2μmを越えると700g/15mmの強度まで膜密着
度が落ちてしまう。図中の剥離なしの点線は、15mm
幅のテープがFeにおいて2000gで引き剥がされる
強度を示す。これはワイヤポンドテスト、及び電気特性
試験時のテスト端子でのボンディングパッド剥がれとの
対応がとれている。実際に、Tiバリアメタルを用いて
アルミ膜5のシリコン基板1への拡散を防ぐには、0.
02μm程度の膜厚では不十分であり、0.05μm以
上は必要である。
第4図(ロ)は本発明の実施例によるスムースコート#
 (BPSG)3上6:、減圧及び高温のCVD法によ
り堆積した絶縁酸化膜7があり、その上にTiバリアメ
タル4をRTP法で窒化し、アルミ膜5を形成した後、
剥離テストを行ったもので、0.2μmまで2000g
/15mmの強度のテープで剥離が発生していないこと
が確認された。図中の剥離なしの点線は、上記と同じく
、15mm幅のテープがFeにおいて2000gで引き
剥がされる強度を示す。
実際にワイヤポンドテスト及び電気特性試験時のテスト
端子の接触でもボンディングパッドの剥離は見られなか
った。
〔発明の効果〕
以上のように、この発明によれば、RTPを用いたTi
バリアメタルの下に減圧及び高温のCVD法により形成
した絶縁酸化膜を敷き、スムースコート膜(BPSG)
とTiバリアメタルとの密着性を向上させたので、Ti
バリアメタルを用いた半導体装置のボンディングパッド
剥がれの不良をなくし、高品質な半導体装置を得られる
効果がある。
【図面の簡単な説明】
第1図はこの発明の一実施例による半導体装置のボンデ
ィングパッド構造を示す断面図、第2図は従来の半導体
装置のボンディングパッド構造を示す断面図、第3図は
従来装置におけるボンディング時の剥離を説明するため
の断面図であり、第3図(a)はAuワイヤ接触時を示
す図、第3図(b)はAuワイヤ切断後(ボンディング
パッド剥離)を示す図、第4図(a)は従来の半導体装
置におけるボンディングパッド剥離テスト結果を示す図
、第4図(ハ)は本発明の半導体装置におけるボンディ
ングパッド剥離テスト結果を示す図である。 1はシリコン基板、2は熱酸化膜、3はスムースコート
膜(BPSG)、4はTiバリアメタル、5はアルミ膜
、6はパッシベーション膜、7は絶縁酸化膜。 なお図中同一符号は同−又は相当部分を示す。

Claims (1)

  1. 【特許請求の範囲】 ( I )半導体基板上に形成された熱酸化膜と、その上
    に形成されたボロン、リン入り酸化膜と、その上に減圧
    及び高温のCVD法により形成された絶縁酸化膜と、 その上にTiを形成し、高速熱処理法によりTiを窒化
    し、その上にアルミを形成し、これらをフォトリソグラ
    フィー技術によりパターン形成したチタンバリアメタル
    及びアルミ膜と、 その上に形成され、その上記アルミ膜上の部分がフォト
    リソグラフィー技術により除去されたパッシベーション
    膜とを備えたことを特徴とする半導体装置のボンディン
    グパッド構造。
JP2023893A 1990-02-01 1990-02-01 半導体装置のボンディングパッド構造 Pending JPH03227540A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2023893A JPH03227540A (ja) 1990-02-01 1990-02-01 半導体装置のボンディングパッド構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2023893A JPH03227540A (ja) 1990-02-01 1990-02-01 半導体装置のボンディングパッド構造

Publications (1)

Publication Number Publication Date
JPH03227540A true JPH03227540A (ja) 1991-10-08

Family

ID=12123132

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023893A Pending JPH03227540A (ja) 1990-02-01 1990-02-01 半導体装置のボンディングパッド構造

Country Status (1)

Country Link
JP (1) JPH03227540A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6723628B2 (en) 2000-03-27 2004-04-20 Seiko Epson Corporation Method for forming bonding pad structures in semiconductor devices
US6812123B2 (en) 2000-03-27 2004-11-02 Seiko Epson Corporation Semiconductor devices and methods for manufacturing the same
US8044522B2 (en) 2008-11-04 2011-10-25 Kabushiki Kaisha Toshiba Semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6723628B2 (en) 2000-03-27 2004-04-20 Seiko Epson Corporation Method for forming bonding pad structures in semiconductor devices
US6812123B2 (en) 2000-03-27 2004-11-02 Seiko Epson Corporation Semiconductor devices and methods for manufacturing the same
US8044522B2 (en) 2008-11-04 2011-10-25 Kabushiki Kaisha Toshiba Semiconductor device

Similar Documents

Publication Publication Date Title
JPH05347272A (ja) 半導体装置の製造方法
JPS605560A (ja) 半導体装置
JPH03227540A (ja) 半導体装置のボンディングパッド構造
JP2937688B2 (ja) 半導体装置
JP2848694B2 (ja) 半導体装置
JP2606548B2 (ja) Cu配線およびその形成方法
JP2782801B2 (ja) 半導体装置の配線構造
JP2757796B2 (ja) 半導体集積回路装置
JPS6218060A (ja) 半導体装置
JPH0575591B2 (ja)
JPH04731A (ja) 半導体装置及びその製造方法
US10978414B2 (en) Semiconductor device and method of manufacturing a semiconductor device
JPH0778789A (ja) 半導体装置の製造方法
JPH02143429A (ja) 半導体装置及びその製造方法
JP3376745B2 (ja) 半導体装置の製造方法及び半導体装置
JPS62291146A (ja) 半導体装置の製造方法
JPS639662B2 (ja)
JP2530933B2 (ja) 電界効果型トランジスタ及びその製造方法
JPH05251497A (ja) 半導体装置
JPS63252445A (ja) 半導体装置の製造方法
JPH0244719A (ja) 銅配線の構造,製法及び製造装置
JP2000232100A (ja) 半導体装置とその製法
JPS612360A (ja) 半導体装置の製造方法
JPS6293949A (ja) 半導体素子の表面保護方法
JPH0750737B2 (ja) 半導体装置の製造方法