JPH03225546A - Method for confirming whether option board is mounted or not - Google Patents
Method for confirming whether option board is mounted or notInfo
- Publication number
- JPH03225546A JPH03225546A JP1916390A JP1916390A JPH03225546A JP H03225546 A JPH03225546 A JP H03225546A JP 1916390 A JP1916390 A JP 1916390A JP 1916390 A JP1916390 A JP 1916390A JP H03225546 A JPH03225546 A JP H03225546A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- board
- cpu
- option board
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 42
- 238000012790 confirmation Methods 0.000 claims abstract description 27
- 238000012545 processing Methods 0.000 claims abstract description 6
- 230000004044 response Effects 0.000 claims description 41
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 15
- 238000010586 diagram Methods 0.000 description 10
- 238000012544 monitoring process Methods 0.000 description 7
- 238000007796 conventional method Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 239000013256 coordination polymer Substances 0.000 description 3
- 240000002853 Nelumbo nucifera Species 0.000 description 2
- 235000006508 Nelumbo nucifera Nutrition 0.000 description 2
- 235000006510 Nelumbo pentapetala Nutrition 0.000 description 2
- 206010011878 Deafness Diseases 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
Abstract
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は、オプ／ヨン基板の実装有無確認方法ニ関す
るもので、詳しくは、電子計算機において、オプション
基板が既に実装されているか否かを確認する方法に係る
ものである。[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a method for checking whether an optional board is mounted or not, and more specifically, a method for checking whether an optional board is already mounted in a computer. This concerns the method of confirmation.
「従来の技術］
第２図は、前記オプション基板の実装有無確認方法の一
従来例を示したものである。"Prior Art" FIG. 2 shows a conventional example of a method for checking whether or not the option board is mounted.
図中、符号１はオプション基板を実装可能な電子計算機
のＣＰＵ、２及び５はオプション基板であるＩ１０基板
、３及び６は前記基板２，５に搭載されたアドレスデコ
ーダ、４及び７は前記基板２．５に搭載された応答信号
生成回路、８は応答信号をＣＰＵＩに到達させるための
専用の信号路、９はＣＰＵ １からオプンヨン基板２，
５ヘアクセスを行った場合にそのアクセスが規定時間内
に終了するかどうかを監視するためのタイムアウト監視
回路、ＩＯは前記タイムアウト監視回路９が割り込みに
よってＣＰＵＩにタイムアウトを通知するための信号路
、１１はアドレスバス、１２はＣＰＵＩが基板２，５を
動作させるためのアクセス信号（リード信号またはライ
ト信号）用の信号路である。In the figure, numeral 1 is a CPU of an electronic computer on which an optional board can be mounted, 2 and 5 are I10 boards that are optional boards, 3 and 6 are address decoders mounted on the boards 2 and 5, and 4 and 7 are the boards. 2.Response signal generation circuit mounted on 5, 8 a dedicated signal path for the response signal to reach the CPUI, 9 a connection board 2 from the CPU 1,
5, a timeout monitoring circuit for monitoring whether the access ends within a specified time when access is made; IO is a signal path for the timeout monitoring circuit 9 to notify the CPUI of a timeout by an interrupt; 11; 1 is an address bus, and 12 is a signal path for access signals (read signals or write signals) for the CPUI to operate the boards 2 and 5.
電子計算機を起動する場合や、起動後にアプリケーショ
ンプログラムを起動させる場合には、オプション基板実
装用のスロットにどの様なオプション基板が実装されて
いるのかを確認する必要がある。When starting up a computer or when starting an application program after starting up, it is necessary to check what kind of option board is mounted in the slot for mounting the option board.
このような場合、第２図に示した従来例では、ＣＰＵＩ
がそれぞれのオプション基板２，５毎に設定されている
アドレス（Ｉ１０アドレス）ヲ前記アドレスバス１１に
のせ、さらに信号路１２のアクセス信号を有効にして、
オプション基板２５へのアクセスを試みる。In such a case, in the conventional example shown in FIG.
The address (I10 address) set for each option board 2, 5 is placed on the address bus 11, and the access signal on the signal path 12 is enabled.
Attempt to access the option board 25.
ここに、前記ＣＰＵ １の出力したアドレスがオプショ
ン基板２に対するものであった場合には、そのアドレス
は基板２のデコーダ３によってデコートされて、応答信
号生成回路４が応答信号を信号路８に出力するが、オプ
ション基板５は自己ノアドレスを受信していないため動
作せず、応答信号生成回路７は応答信号を出力しない。Here, if the address output by the CPU 1 is for the option board 2, the address is decoded by the decoder 3 of the board 2, and the response signal generation circuit 4 outputs a response signal to the signal path 8. However, since the option board 5 has not received its own address, it does not operate, and the response signal generation circuit 7 does not output a response signal.
同様にして、前記ＣＰＵＩの出力したアドレスがオプシ
ョン基板５に対するものであった場合には、そのアドレ
スは基板５のデコーダ６によってデコードされて、応答
信号生成回路７が応答信号を信号路８に出力するか、オ
プション基板２は自己のアドレスを受信していないため
動作せず、応答信号生成回路４は応答信号を出力しない
。Similarly, if the address output by the CPUI is for the option board 5, the address is decoded by the decoder 6 of the board 5, and the response signal generation circuit 7 outputs a response signal to the signal path 8. Otherwise, the option board 2 does not operate because it has not received its own address, and the response signal generation circuit 4 does not output a response signal.
そして、前記タイムアウト監視回路９は、信号路１２の
アクセス信号が有効になっている時開を監視し、規定時
間以上連続して有効であれば信号路１０よりタイムアウ
トをＣＰＵＩに通知する。The timeout monitoring circuit 9 monitors when the access signal on the signal path 12 is valid, and if it is valid continuously for more than a specified time, notifies the CPUI of the timeout via the signal path 10.
また、さらに、このタイムアウト監視回路９は、前記信
号路８にワイヤード接続された信号路１０ａを有してお
り、ＣＰＩＪ Ｉかオプション基板の実装の有無を確認
する動作時には、信号路１０ａに出力した信号によって
、信号路８の応答信号を有効にして、ＣＰＵＩのアクセ
スを終了させる。Further, this timeout monitoring circuit 9 has a signal path 10a wired to the signal path 8, and when an operation is performed to check whether or not a CPIJ I or an option board is mounted, a signal is output to the signal path 10a. The signal enables the response signal on signal path 8 to terminate the CPUI access.
各基板２，５がＣＰＵＩのアドレス指定に応じて応答信
号を出力する動作は、前記タイムアウト監視回路９に設
定されている規定の監視時間内に終了するため、ＣＰＵ
Ｉからアドレス指定された基板が実装されている場合に
は、タイムアウトが通知されることはない。Since the operation of each board 2, 5 to output a response signal in response to the address designation of the CPUI is completed within the specified monitoring time set in the timeout monitoring circuit 9, the CPU
If the board addressed by I is mounted, no timeout will be notified.
つまり、前述の一従来例の方法は、ＣＰＵＩが実装の有
無を確認すべきオプション基板に対してアクセスを試み
た場合に、信号路８よりＣＰＵＩに応答信号が有効に通
知されたときには、そのオプション基板が実装されてい
ると判断し、信号路ｌＯよりＣＰＵＩにタイムアウトが
通知されたときには、オプション基板か実装されていな
いと判断するものである。In other words, in the conventional method described above, when the CPUI attempts to access an option board whose presence or absence is to be confirmed, and a response signal is effectively notified to the CPUI from the signal path 8, the option board is When it is determined that the board is mounted and a timeout is notified to the CPUI from the signal path IO, it is determined that the option board is not mounted.
なお、従来では、オプション基板の実装有無確認方法と
して、前述の方法以外には、オプション基板の実装状態
を設定するスイ・／チやバッチリーバ、クア、プメモリ
を装備しておき、必要に応じて、これらのスイッチやバ
ッテリーバックアップメモリに設定されている実装状態
をＣＰＵに読み出させることにより、実装の有無を確認
するようにしたものも知られている。Conventionally, as a method for checking whether or not an option board is mounted, in addition to the above-mentioned method, a switch, batch leaver, quadrature, and pre-memory for setting the mounting state of an option board are equipped, and as necessary, There is also known a system in which the presence or absence of mounting is confirmed by having the CPU read out the mounting status set in these switches and battery backup memory.
［発明が解決しようとする課題」
しかしながら、前述のタイムアウトを検出する従来方法
では、オプション基板が未実装の場合は、その確認に長
い時間（タイムアウトの規定時間〉が必要となるために
確認処理が遅れ、また、確認処理が終了するまでＣＰＵ
Ｉがバス１１や信号路１２を占有するため、バスの使用
効率やスループットが低下するという問題があった。[Problem to be Solved by the Invention] However, in the conventional method of detecting timeout described above, if an option board is not mounted, the confirmation process requires a long time (the specified timeout period). There is a delay, and the CPU is running until the confirmation process is finished.
Since I occupies the bus 11 and signal path 12, there is a problem in that bus usage efficiency and throughput are reduced.
また、スイッチやバッテリーバッファノブメモリを使用
する方法では、電子計算機を起動する前に、予めオペレ
ータがオプション基板の実装状態をこれらのスイッチあ
るいはバッテリーバックアップメモリに設定する作業が
必要であり、オプション基板の実装状態を変更する度に
この作業を繰り返さなければならないため、オペレータ
にかかる負担か大きくなり、取り扱い性か低下するとい
う問題があった。In addition, with the method of using switches or battery buffer knob memory, the operator must set the mounting status of the option board to these switches or battery backup memory before starting the computer. This work has to be repeated every time the mounting state is changed, which increases the burden on the operator and reduces the ease of handling.
この発明は、前記事情に鑑みてなされたもので、オプ／
ヨ７基板か未実装の場合でも、その確認を短時間で済ま
せることができ、もって、確認処理に要する時間を短縮
するとともに、ハスの使用効率やスルーブツトの低下を
防止することができ、また、さらには、予めオペレータ
か実装状態を設定しておく必要もなく、取り扱い性の向
上を図る上でも優れたオプ／ヨン基板の実装有無確認方
法を提供することを目的とする。This invention was made in view of the above circumstances, and is
7 Even if the board is not mounted, the confirmation can be completed in a short time, thereby reducing the time required for the confirmation process, and preventing a decrease in the efficiency of use of the lotus and throughput. Furthermore, it is an object of the present invention to provide a method for checking whether an optional board is mounted or not, which does not require an operator to set the mounting state in advance and is excellent in terms of improving ease of handling.
［課題を解決するための手段］
本発明に係るオプション基板の実装有無確認方法は、モ
ード設定回路と、応答信号生成回路と、ドライバ回路と
を利用して、電子計算機においてオプション基板が実装
されているか否かを確認する方法である。[Means for Solving the Problems] A method for checking whether or not an option board is mounted according to the present invention uses a mode setting circuit, a response signal generation circuit, and a driver circuit to check whether an option board is mounted in an electronic computer. This is a method to check whether there is a person or not.
ここで、前記モード設定回路は、オプション基板が実装
されているか否かの確認処理を実行するための実装確認
モードと、それ以外の通常の処理を実行するための通常
動作モードとを、ＣＰＵからの指令に応じて切替設定す
る回路である。Here, the mode setting circuit selects from the CPU a mounting confirmation mode for executing a process for confirming whether or not an option board is mounted, and a normal operation mode for executing other normal processes. This is a circuit that switches settings according to commands.
また、前記応答信号生成回路は、前記ＣＰＵがオプショ
ン基板の実装の有無を確認する処理を実行している時に
は、オプション基板の実装の有無に拘らずＣＰＵに応答
信号を出力し続け、前記ＣＰＵがオプション基板の実装
の有無を確認する処理を実行していない時には、ＣＰＵ
への応答信号の出力を止める回路である。Further, when the CPU is executing the process of checking whether or not an option board is mounted, the response signal generation circuit continues to output a response signal to the CPU regardless of whether or not the option board is mounted. When the process to check whether an optional board is mounted is not executed, the CPU
This is a circuit that stops outputting the response signal to.
また、前記ドライバ回路は、前記ＣＰＵがオプ／ヨン基
板の実装の有無を確認する処理を実行すると、ＣＰＵに
アクセスされたオプション基板の有無に対応した判別信
号をＣＰＵに通知する回路である。Further, the driver circuit is a circuit that notifies the CPU of a determination signal corresponding to the presence or absence of the optional board accessed by the CPU when the CPU executes a process of checking whether an optional board is mounted.
そして、前記ＣＰＵには前記応答信号の受信によりオプ
ション基板の実装の有無を確認中であることを認識させ
、この実装の有無の確認中に前記ドライバ回路からＣＰ
Ｕに通知される判別信号によって、ＣＰＵがアクセス中
のオプション基板の存在の有無を確認することを特徴と
している。Then, by receiving the response signal, the CPU is made to recognize that the presence/absence of the optional board is being confirmed, and during the confirmation of the presence/absence of the mounting, the CPU is
The feature is that the CPU confirms the presence or absence of the option board that is being accessed by the determination signal sent to the CPU.
５作用１
以」二の説明から明らかなように、本発明に係るオブ／
ヨシ基板の実装有無確認方法は、オプンヨンＩＩか実装
されているか否かの確認処理を実行するための実装確認
モードを設定し１４るようにし、該実装置ｉｔＸ認モー
ドが設定されているときに前記ＣＰＵか実装の有無を確
認すべきオプション基板に対してアクセスすると、アク
セスされたオプション基板の有無に対応した判別信号を
ドライバ回路より出力させ、この判別信号をＣＰＵに読
み取らせることにより、オプンヨン基板の実装の有無を
確認する。5 Effects 1 As is clear from the explanations below, the objects/effects according to the present invention
The method for confirming whether or not the Yoshi board is mounted is to set the mounting confirmation mode to execute the process of confirming whether or not the OpenYon II is mounted, and when the actual device ITX confirmation mode is set. When the CPU accesses an option board whose presence or absence is to be confirmed, the driver circuit outputs a determination signal corresponding to the presence or absence of the accessed option board, and the CPU reads this determination signal. Check if it is implemented.
そのため、ＣＰＵのアクセスに対してオプ／ヨン褪阪か
一定の応答信号をＣＰＵに返すことによって′ノー装さ
れていることを確認する従来の方法と比較すると、タイ
ムアウトの通知を必要とせずに未実装を確認することか
でき、従って、オプション基板が未実装の場合でも、そ
の確認を短時間で済ませることかでき、もって、確認処
理に要する時間を短縮するとともに、バスの使用効率や
スルーブツトの低下を防止することができ、また、さら
には、予めオペレータが実装状態を設定しておく必要も
なく、取り扱い性を向上させることもできる。Therefore, compared to the conventional method of confirming that the CPU has not been tampered with by returning a certain response signal to the CPU in response to the CPU access, this method does not require a timeout notification. It is possible to check the mounting, so even if an option board is not mounted, the confirmation can be completed in a short time.This reduces the time required for the confirmation process and reduces bus usage efficiency and throughput. Further, it is not necessary for the operator to set the mounting state in advance, and the handling efficiency can be improved.
［実施例］
第１図は、本発明に係るオプション基板の実装有無確認
方法の第１実施例を実行する回路図である。[Embodiment] FIG. 1 is a circuit diagram for carrying out a first embodiment of the method for checking whether or not an option board is mounted according to the present invention.
まず、この回路図について説明すると、図中、符号３０
はオプンヨン基板が実装可能な電子計算機のＣＰＵ （
中央処理装置）であり、３２．３３はいずれも前記ＣＰ
Ｕ３０に接続されるオプション基板であるＩ１０基板で
ある。First, to explain this circuit diagram, reference numeral 30 in the diagram
is a computer CPU that can be mounted on an Open Yong board (
central processing unit), and 32 and 33 are both the above-mentioned CP
This is an I10 board which is an optional board connected to U30.
前述のそれぞれのオプション基板３２．３３には、テコ
ータＤと、ＡＮＤゲートＧ、と、ドライバｄ、、ｄ、、
ｄ、とが搭載されている。Each of the aforementioned option boards 32 and 33 includes a Tekota D, an AND gate G, and drivers d, d, .
d, is installed.
ここに、デコーダＤは、ＣＰＵ３０から出力されるアド
レスやアクセス信号（リード信号やライト信号）をデコ
ードするためのもので、各デコーダＤには、ＣＰＵ３０
がアドレス（Ｉ１０アドレス）を出力するアドレスバス
３７と、アクセス信号（リード信号またはライト信号）
を出力する信号路３Ｂとが接続されている。アクセス信
号は、ＣＰＵ３０がリードまたはライトの命令を出力し
ているときは、有効信号”Ｈ′となる。Here, the decoders D are for decoding addresses and access signals (read signals and write signals) output from the CPU 30.
An address bus 37 that outputs an address (I10 address) and an access signal (read signal or write signal)
It is connected to a signal path 3B that outputs. The access signal becomes a valid signal "H" when the CPU 30 is outputting a read or write command.
それぞれの基板におけるデコーダＤは、ＣＰＵ３０より
自己の基板がアクセスされた場合に、有効信号“Ｈ”を
信号路４０に出力する。The decoder D in each board outputs a valid signal "H" to the signal path 40 when its own board is accessed by the CPU 30.
また、それぞれの基板におけるＡＮＤゲートＧは、モー
ド設定回路４１の出力する識別信号と、前記デコーダＤ
の出力信号とを論理積して、その結果たる論理積信号を
信号路４３に出力する。Furthermore, the AND gate G on each board receives the identification signal output from the mode setting circuit 41 and the decoder D.
The logical AND signal is outputted to the signal path 43.
前記モード設定回路４１は、前記ＣＰＵ３０からの指令
に応じて、オプション基板３２．３３が実装されている
か否かの確認処理を実行するための実装確認モードと、
それ以外の通常の処理を実行するための通常動作モード
とを切替設定して、設定したモードに対応した識別信号
を出力するものである。The mode setting circuit 41 has a mounting confirmation mode for executing a process for confirming whether or not the option board 32, 33 is mounted in response to a command from the CPU 30;
A normal operation mode for executing other normal processing is set and an identification signal corresponding to the set mode is output.
図中の符号４４はＣＰＵ３０がモード設定回路４１に指
令を出すための信号路であり、４５はモード設定回路４
１が出力する識別信号用の信号路である。Reference numeral 44 in the figure is a signal path for the CPU 30 to issue a command to the mode setting circuit 41, and 45 is a signal path for issuing a command to the mode setting circuit 41.
1 is a signal path for an identification signal output.
該モード設定回路４１の出力する識別信号は、実装確認
モードの時には、有効信号“Ｈ”となり、通常動作モー
ドの時には、無効信号“Ｌ”となる。The identification signal output from the mode setting circuit 41 becomes a valid signal "H" in the mounting confirmation mode, and becomes an invalid signal "L" in the normal operation mode.
前記ドライバｄ ＋、 ｄ ｔ＋ ｄ ｓは、いず
れも、トライステートのいわゆるバスドライバで、前記
ＡＮＤゲートＧ１の出力信号がイネーブル端子に入力す
る。The drivers d+ and dt+ds are both tri-state so-called bus drivers, and the output signal of the AND gate G1 is input to an enable terminal.
ここに、前記ドライバｄ１は、入力が接地されており、
ＡＮＤゲートＧ１の出力信号（論理積信号ンが“Ｈ”の
時に動作して、有効信号”Ｌ”を出力する。それぞれの
基板３２．３３のトライバｄ１の出力信号路４６．４７
は、基板の外で互いにワイヤード接続され、さらに、こ
の接続点電位がプルアップ抵抗４８によって吊られ、信
号路４９を介してドライバ５０の入力に接続されている
。Here, the input of the driver d1 is grounded,
The output signal of the AND gate G1 (operates when the AND signal is "H" and outputs a valid signal "L". The output signal path 46.47 of the driver d1 of each board 32.33
are wired to each other outside the board, and furthermore, this node potential is suspended by a pull-up resistor 48 and connected to the input of the driver 50 via a signal path 49.
また、ドライバｄ、、ｄ３は、いずれも従来より基板３
２．３３上に設けられていたもので、ＡＮＤゲートＧ１
の出力信号（論理積信号）が“Ｌ”の時に動作する。In addition, drivers d, d3 are all connected to the board 3 in the conventional manner.
2.33, and the AND gate G1
It operates when the output signal (AND signal) of is "L".
なお、基板３２．３３のドライバｄ！の出力信号１５１
．５２は、互いにワイヤード接続され、さらに、信号路
５３およびデータバスＢ１を介してＣＰＵ３０に接続さ
れている。In addition, the driver d! of the board 32, 33! Output signal 151 of
．． 52 are wired to each other and further connected to the CPU 30 via a signal path 53 and a data bus B1.
また、基板３２．３３のドライバｄ、の出力信号路５４
．５５は、互いにワイヤード接続され、さらに、信号路
５６およびデータバスＢ、を介してＣＰＵ３０に接続さ
れている。Also, the output signal path 54 of the driver d of the board 32.33
．． 55 are wired to each other and further connected to the CPU 30 via a signal path 56 and data bus B.
’ｆＲｌ己ドライバ５０は、トライステートのいわゆる
バスドライバで、ＡＮＤゲートＧ、の出力信号をイネー
ブル端子に入力させて、ＡＮＤゲートＧ、の出力が“Ｈ
”の時に、前述のドライバｄ、によって信号路４９に送
出された信号を出力するようにしたものである。The driver 50 is a tri-state so-called bus driver, and inputs the output signal of the AND gate G to the enable terminal so that the output of the AND gate G becomes "H".
'', the signal sent to the signal path 49 by the aforementioned driver d is output.
このドライバ５０の出力信号路５７は、前述のドライバ
ｄ、からのデータバスＢ、への信号路５３とワイヤード
接続され、データバスＢ、を介してＣＰＵ３０に接続さ
れている。The output signal path 57 of this driver 50 is wired to the signal path 53 from the driver d mentioned above to the data bus B, and is connected to the CPU 30 via the data bus B.
このドライバ５０、基板３２．３３上のドライバｄ１、
信号路４６．４７のワイヤード接続、プルアップ抵抗４
８等は、ドライバ回路ｄｘを構成する。This driver 50, the driver d1 on the board 32, 33,
Wired connection of signal paths 46 and 47, pull-up resistor 4
8 and the like constitute a driver circuit dx.
このドライバ回路ｄｘは、ＣＰＵ３０がオプション基板
３２．３３の実装の有無を確認する処理を実行すると、
ＣＰＵ３０にアクセスされたオプション基板の有無に対
応した判別信号（基板が有るときは“Ｌ”の信号、無い
ときは“Ｈ”の信号）をＣＰＵ３０に通知する役割を果
す。This driver circuit dx, when the CPU 30 executes the process of checking whether the option board 32 or 33 is mounted,
It serves to notify the CPU 30 of a determination signal corresponding to the presence or absence of the optional board accessed by the CPU 30 (a signal of "L" when there is a board, and a signal of "H" when there is no board).
前記ＡＮＤゲートＧ！は、ＣＰＵ３０が信号路３８に出
力するアクセス信号と、前記モード設定回路４１の出力
信号とを論理積して、その結果たる論理積信号を出力す
る。The AND gate G! The access signal output from the CPU 30 to the signal path 38 and the output signal of the mode setting circuit 41 are ANDed, and the resultant AND signal is output.
前記ＣＰ１．；３０のアクセス信号は、ＣＰＵ３０がオ
プション基板３２．３３をアクセス中の時に“Ｉ（゛に
なる。Said CP1. The access signal 30 becomes "I(" when the CPU 30 is accessing the option boards 32 and 33.
従って、前記ＡＮＤゲートＧ、の出力は、前記モード設
定回路４１が実装確認モードで有効信号” Ｈ”を出力
し、かつ、ＣＰＩ、’３０が基板３２３３をアクセス中
でアクセス信号が“Ｈｏとなっている時に限って、”Ｈ
“となる。Therefore, the output of the AND gate G is when the mode setting circuit 41 outputs a valid signal "H" in the mounting confirmation mode, and the access signal becomes "Ho" while the CPI '30 is accessing the board 3233. “H” only when
“becomes.
このＡＮＤケートＧ、の出力は、前記ドライバ５０のイ
ネーブル端子と、応答信号生成回路６０に入力される。The output of this AND gate G is input to the enable terminal of the driver 50 and the response signal generation circuit 60.
この応答信号生成回路６０は、前述のオプション基板３
２．３３とは別個に設けたしので、該応答信号生成回路
６０の出力信号路６１は、前述のトライバｄ３からの信
号路５６とワイヤード接続され、データバスＢ、を介し
てＣＰＵ３０に接続されている。そして、この生成回路
６０は、前記ＡＮＤゲートＧ、の出力か’ Ｈ”のとき
には、有効信号である応答信号“Ｈ”を信号路６１に出
力し、ＡＮＤゲートＧ、の出ツノか°Ｌ“のときには、
応答信号の出力を止めて、偏動信号” Ｌ ”を信号路
６１に出力する。This response signal generation circuit 60 is connected to the option board 3 described above.
2.33, the output signal path 61 of the response signal generation circuit 60 is wired to the signal path 56 from the driver d3, and is connected to the CPU 30 via the data bus B. ing. When the output of the AND gate G is 'H', this generation circuit 60 outputs a response signal 'H' which is a valid signal to the signal path 61, and outputs the output of the AND gate G 'L'. When ,
The output of the response signal is stopped, and the deviation signal "L" is output to the signal path 61.
換言すると、この応答信号生成回路６０は、ＣＰＵ３０
かオプション基板３２．３３の実装の有無を確認する処
理を実行しているときには、応答信号をＣＰＵ３０に出
力し続け、一方、ＣＰＵ３０がオプション基板３２．３
３の実装の有無を確認する処理を実行していないときに
は、応答信号の出力を止めて、無効信号“′Ｌ”をＣＰ
Ｕ３０に出力し続けるものである。In other words, this response signal generation circuit 60
When executing the process of checking whether or not the option board 32.33 is mounted, the response signal continues to be output to the CPU 30, while the CPU 30
When the process to check whether or not 3 is implemented is not executed, the output of the response signal is stopped and the invalid signal "'L" is sent to the CP.
It continues to be output to U30.
さて、本発明の第１実施例のオプション基板の実装佇無
確認方法は、前記ＣＰＵ３０には前記応答信号生成回路
６０からの応答信号の受信によりオプション基板３２．
３３の実装の有無を確認中であることを認識させ、この
実装の有無の確認中に前記トライバ回路ｄｘからＣＰＵ
３０に通知される判別信号によって、ＣＰＵ３０かアク
セス中のオプンヨン基板３２．３３の存在の有無を確認
するものである。Now, in the method for confirming whether or not an option board is mounted according to the first embodiment of the present invention, the CPU 30 receives a response signal from the response signal generation circuit 60, and the option board 32.
33 is being confirmed, and during the confirmation of the presence or absence of the implementation, the CPU from the driver circuit dx
Based on the determination signal notified to the CPU 30, the presence or absence of the open board 32, 33 being accessed by the CPU 30 is confirmed.
具体的に手順を追って、一実施例のオプション基板の実
装台Ｓ確認方法を説明する。A method for checking the mounting stand S of an option board according to an embodiment will be explained in detail step by step.
オプション基板の実装の有無を確認する場合は、まず、
ＣＰＵ３０が信号路４４に出力する指令によって、モー
ド設定回路４１の設定モードを実装確認モードにし、モ
ード設定回路４１より有効信号“■（パを出力させる。To check whether an optional board is installed, first
The CPU 30 outputs a command to the signal path 44 to set the setting mode of the mode setting circuit 41 to the mounting confirmation mode, and causes the mode setting circuit 41 to output a valid signal "■ (Pa).
次に、ＣＰＵ３０に、実装の有無を確認したいオプショ
ン基板のアドレスをアドレスバス３７上に出力させ、さ
らに信号路３８のアクセス信号を有効信号”Ｈｏにする
。Next, the CPU 30 outputs the address of the option board whose presence or absence is to be confirmed on the address bus 37, and further sets the access signal on the signal path 38 to a valid signal "Ho".
この状、聾で、ＡＮＤゲートＧ、の出力は“Ｈ”となり
、応答信号生成回路６０はデータバスＢ。In this state, in the deaf state, the output of the AND gate G becomes "H", and the response signal generation circuit 60 is connected to the data bus B.
に有効信号“Ｈ”を出力して、ＣＰじ３０に確認処理を
実行中であることを認識させる。A valid signal "H" is output to the CP 30 to make it aware that the confirmation process is being executed.
一方、オプション基板３２．３３上では、デコーダＤが
アドレスバス３７および信号路３８に出力されたデータ
をデフードし、自己の基板かセレクトされた時は、有効
信号“Ｈｏを信号路４０に出力する。On the other hand, on the option boards 32 and 33, the decoder D defoods the data output to the address bus 37 and the signal path 38, and outputs a valid signal "Ho" to the signal path 40 when its own board is selected. .
デコーダＤの出力信号が“Ｈ”の基板において；よ、Ａ
Ｎ ＤゲートＧ、の出力か“１１”となり、この“Ｈ
”の信号をイネーブル端子に受けるドライバｄ１は有効
信号“Ｌ゛を出力する。On the board where the output signal of decoder D is “H”;
The output of the ND gate G becomes "11", and this "H"
The driver d1 receives the signal "L" at its enable terminal and outputs an enable signal "L".
なお、ＡＮＤケートＧ、の出力が“Ｈｏ“のとき、この
出力をイネーブル端子にうけるトライバｄ。Note that when the output of AND gate G is "Ho", driver d receives this output at its enable terminal.
ｄ３は、動作しない。d3 does not work.
そして、前記ドライバｄ、の出力か有効信号゛Ｌ“であ
るときは、トライバ５０の出力信号（Ｉ！Ｉ７ち、ドラ
イバ回路ｄｘの判別信号）か′″Ｌ”となってデータバ
スＢ１に出力され、ＣＰＵ３０がこの判別信号のレベル
（“Ｌ″）を読み取ることにより、ＣＰＵ３０のアクセ
スしたオプンヨン基板３２（又は３３）が実装されてい
ることを確認する。When the output of the driver d is a valid signal "L", the output signal of the driver 50 (I!I7, the determination signal of the driver circuit dx) becomes "L" and is output to the data bus B1. By reading the level (“L”) of this discrimination signal, the CPU 30 confirms that the open circuit board 32 (or 33) accessed by the CPU 30 is mounted.
なお、ＣＰＵ３０がとちらの基板をアクセスしたとして
も、その基板か実装されていれば、前記ドライバ回路ｄ
ｘの出力する判別信号は、実装されていることを示すＬ
”の信号となる。Note that even if the CPU 30 accesses either board, if that board is mounted, the driver circuit d
The determination signal output by x is L indicating that it is implemented.
” signal.
一方、実装確認モードにおいてＣＰＵ３０がアクセスを
試みたオプション基板が未実装の場合には、プルアップ
抵抗４８により′Ｈ“°レベルの信号が信号路４９を介
してドライバ５０に入力することになり、従って、ドラ
イバ回路ｄｘの出力するｆす別信号は“Ｈ”となり、こ
の“Ｈパレベルの信号かデータバスＢ、に出力され、Ｃ
ＰＵ３０がこの判別信号のレベル（“Ｈ”）を読み取る
ことにより、ＣＰＬ１３０のアクセスしたオプンヨ７基
板３２（又は３３）か実装されていないことを確認、す
る。On the other hand, if the option board that the CPU 30 attempts to access in the mounting confirmation mode is not mounted, the pull-up resistor 48 causes a signal at the 'H' level to be input to the driver 50 via the signal path 49. Therefore, the f signal outputted by the driver circuit dx becomes "H", and this "H" level signal is output to data bus B, and C
By reading the level (“H”) of this discrimination signal, the PU 30 confirms that the Opunyo 7 board 32 (or 33) accessed by the CPL 130 is not mounted.
なお、前記実施例で、モード設定回路４１か通常動作モ
ードに設定されでいる場合は、応答信号生成回路（３０
か有効信号を出力せず、また、トライバ５０か動作しな
いため、本発明に係る回路か他の回路の動作に悪ｆ￥、
響を及ぼすことはない。In the above embodiment, when the mode setting circuit 41 is set to the normal operation mode, the response signal generation circuit (30
Since the driver 50 does not output a valid signal and the driver 50 does not operate, it may be detrimental to the operation of the circuit according to the present invention or other circuits.
It has no effect.
以上の説明から明らかなように、第１実施例のオプノヨ
ン基板の実装有無確認１方法は、モード設定回路４１に
実装確認モードか設定されているときに前記ＣＩ） Ｕ
３０か実装の有無を確認すべきオプンヨ７．２１１．
板３２（または３３）に対してアクセスすると、アクセ
スされたオブ／ヨノ基板３２（または３３）の有無に対
応した判別信号をトライバ回路ｄＸより出力させ、この
判別信号をＣＰＬ：３０に読み取らせることにより、オ
プション基板の実装の有無を確認する。As is clear from the above explanation, the first method for checking whether or not an optical board is mounted in the first embodiment is to use the CI) U when the mode setting circuit 41 is set to the mounting confirmation mode.
7.211.
When the board 32 (or 33) is accessed, the driver circuit dX outputs a discrimination signal corresponding to the presence or absence of the accessed ob/yo board 32 (or 33), and the CPL: 30 reads this discrimination signal. Check whether the option board is mounted.
そのため、従来の方法と比較すると、タイムアウトの通
知を必要とせずに未実装を確認することかでき、従って
、オブ７ヨン基板が未実装の場合でも、その確認を短時
間で済ませることができ、もって、確認処理に要する時
間を短縮するとともに、バスの使用効率やスループット
の低下を防止することかでき、また、さらには、予めオ
ペレータか実装状管を設定しておく必要もなく、取り扱
い性を向上させることもできる。Therefore, compared to conventional methods, it is possible to check for non-mounting without the need for time-out notifications, and therefore, even if the board is not mounted, the confirmation can be completed in a short time. As a result, it is possible to shorten the time required for confirmation processing, prevent a drop in bus usage efficiency and throughput, and furthermore, there is no need for the operator to set the mounting tube in advance, making it easier to handle. It can also be improved.
第３図は、本発明の第２実施例を実行する回路図である
。FIG. 3 is a circuit diagram implementing a second embodiment of the present invention.
この第２実施例と第１図に示した第１実施例との相違す
る点は、ＣＰＵ３０から出力されるアドレスやアクセス
信号をデコードするデコーダＤか、オフ／ジン基板３２
．３３上に搭載されるのではなく、基板の外部に装備さ
れた点であり、また、つのデコーダＤを二つのオプショ
ン基板３２゜３３で共有し得るものとした点である。The difference between this second embodiment and the first embodiment shown in FIG.
．． The decoder D is not mounted on the board 33, but is installed outside the board, and the two decoders D can be shared by the two optional boards 32 and 33.
この第３図の如き構成としても、各オプ／ヨン基板の実
装の有無の確認動作は、第１図のものと同様である（説
明は省略する）。Even with the configuration as shown in FIG. 3, the operation for checking whether each optional board is mounted is the same as that in FIG. 1 (description will be omitted).
即ち、第２実施例は、本発明のオプション基板の実装角
″無確認方法においては、デコーダＤを装備する位置は
オプション基板上に限るものでないことを示唆し、また
、各オプノヨン基板毎に個別にデコーダＤを必要とする
ものでないことを示唆するものである。That is, the second embodiment suggests that in the method of not checking the mounting angle of an option board of the present invention, the position where the decoder D is installed is not limited to the option board; This suggests that the decoder D is not required.
第４図は、本発明の第３実施例を実行する回路図である
。FIG. 4 is a circuit diagram for implementing a third embodiment of the present invention.
この第３実施例と第１図に示した第１実施例との相違す
る点は、オプション基板上のトライバｄを１発止した点
と、トライバ回路ｄｘとして機能させるトライバ５０を
各オプノヨン基板毎にオブ７・ヨン基板の外に装備した
点と、さらに、それぞれのドライバ５０にはオプション
基板上のＡＮＤゲートＧ１の出力を人力させることとし
た点と、それぞれのトライ・・５０の出力は別個のデー
タバス）３１８、′ｉ３１、；二よって個別にＣＰＬ：
３０に到達させるようにした点である。The difference between this third embodiment and the first embodiment shown in FIG. In addition, the output of the AND gate G1 on the optional board was manually controlled for each driver 50, and the output of each try 50 was separately provided. data bus) 318, 'i31,;
This is the point where it was made to reach 30.
この第３実施例は、本発明のオプション基板の実装有無
確認方法においては、判別信号を出力するドライバ回路
ｄｘかオプション基板上に搭載したトライバｄ１を含む
構成のものに限定されないことを示唆し、また、判別信
号をＣＰＵに到達させるデータバスをオフンヨン基板毎
に個別に設置し得ることを示唆している。This third embodiment suggests that the method for checking whether or not an option board is mounted according to the present invention is not limited to a configuration that includes a driver circuit dx that outputs a discrimination signal or a driver circuit d1 mounted on an option board, It is also suggested that a data bus for transmitting the determination signal to the CPU may be installed individually for each board.
この第３実施例の構成では、第１実施例における効果た
けてなく、各オプノヨン基板の実装位置までの確認する
ことかてきるという効果が得られる。The configuration of the third embodiment has the advantage of being able to confirm the mounting position of each optional board, which is not as good as the first embodiment.
なお、オプション基板の数は、前述の各実施例では２枚
としたか、１枚、あるいは３枚以上であっても良い。Note that the number of option boards is two in each of the above-described embodiments, but may be one, or three or more.
［発明の効果］
以上の説明から明らかなように、本発明に係るオプ／ヨ
７基板の実装有無確認方法は、オプ／ヨン基板か実装さ
れているか否かの確認処理を実行するための実装確認モ
ードを設定し得るようにし、該実装確認モードが設定さ
れているときに前記ＣＰＵか実装の有無を確認すべきオ
プンヨン基板に対してアクセスすると、アクセスされた
オプション基板の有無に対応した判別信号をドライバ回
路より出力させ、この判別信号をＣＰＵに読み取らせる
ことにより、オプション基板の実装の有無を確認する。[Effects of the Invention] As is clear from the above description, the method for checking whether or not an optional/yon board is mounted according to the present invention is a method for checking whether or not an optional/yeon board is mounted. A confirmation mode can be set, and when the CPU accesses an optional board whose presence or absence is to be confirmed when the mounting confirmation mode is set, a determination signal corresponding to the presence or absence of the accessed option board is generated. is output from the driver circuit, and this determination signal is read by the CPU, thereby confirming whether or not the option board is mounted.
そのため、ＣＰＵのアクセスに対してオプンヨン基板か
一定の応答信号をＣＰＵに返すことによって実装されて
いることを確認する従来の方法と比較すると、タイムア
ウトの通知を必要とせずに未実装を確認することかでき
、従って、オプション基板が未実装の場合でも、その確
認を短時間で済ませることかでき、もって、確認処理に
要する時間を短縮するとともに、ハスの使用効率やスル
ーブツトの低下を防止することができ、また、さらには
、予めオペレータか実装状態を設定しておく必要もなく
、取り扱い性を向上させることもてきる。Therefore, compared to the conventional method of confirming that the board is mounted by returning a certain response signal to the CPU in response to the CPU access, it is possible to check that the board is not mounted without the need for a timeout notification. Therefore, even if an option board is not mounted, the confirmation can be completed in a short time, thereby reducing the time required for confirmation processing and preventing a decrease in the efficiency of use of the lotus and throughput. Furthermore, there is no need for the operator to set the mounting state in advance, which improves ease of handling.
第１図は本発明の第１実施例を実行する回路図、第２図
は従来のオプション基板の実装有無確認方法の説明図、
第３図は本発明の第２実施例を実行する回路図、第４図
は本発明の第３実施例を実行する回路図である。
３０・・・ ＣＰＬ；、３２．３３・・・・オプション
基板、Ｄ ・・テコータ、Ｇ、、Ｇ、・・・・ＡＮＤケ
ート、・トライバ、４１・・・・モード設定回路、４プ
ルアツプ抵抗、 ５０・・ ドライバ ｄｘ・ドライ
バ回路、６０ ・応答信号生成回路、Ｂ、Ｘ、、Ｂ、
テータハス。
本発明の第３実施例を実行する回路図
第４図FIG. 1 is a circuit diagram for implementing the first embodiment of the present invention, and FIG. 2 is an explanatory diagram of a conventional method for checking whether an option board is mounted.
FIG. 3 is a circuit diagram for implementing a second embodiment of the present invention, and FIG. 4 is a circuit diagram for implementing a third embodiment of the present invention. 30...CPL;, 32.33...Option board, D...Tekoater, G,,G,...AND gate,...Triver, 41...Mode setting circuit, 4 pull-up resistors, 50... Driver dx driver circuit, 60 - Response signal generation circuit, B, X,, B,
Thetahas. FIG. 4 is a circuit diagram for implementing the third embodiment of the present invention.
Claims (1)
否かを確認する方法であって、 該オプション基板が実装されているか否かの確認処理を
実行するための実装確認モードと、それ以外の通常の処
理を実行するための通常動作モードとをＣＰＵからの指
令に応じて切替設定するモード設定回路と、 前記ＣＰＵがオプション基板の実装の有無を確認する処
理を実行している時には、オプション基板の実装の有無
に拘らずＣＰＵに応答信号を出力し続け、前記ＣＰＵが
オプション基板の実装の有無を確認する処理を実行して
いない時には、ＣＰＵへの応答信号の出力を止める応答
信号生成回路と、 前記ＣＰＵがオプション基板の実装の有無を確認する処
理を実行すると、ＣＰＵにアクセスされたオプション基
板の有無に対応した判別信号をＣＰＵに通知するドライ
バ回路とを備えておいて、前記ＣＰＵには前記応答信号
の受信によりオプション基板の実装の有無を確認中であ
ることを認識させ、この実装の有無の確認中に前記ドラ
イバ回路からＣＰＵに通知される判別信号によって、Ｃ
ＰＵがアクセス中のオプション基板の存在の有無を確認
することを特徴としたオプション基板の実装有無確認方
法。[Claims] A method for confirming whether an optional board is mounted in a computer, comprising: a mounting confirmation mode for executing a process for confirming whether the optional board is mounted; a mode setting circuit that switches between a normal operation mode and a normal operation mode for executing normal processing other than that in accordance with a command from the CPU; Generating a response signal that continues to output a response signal to the CPU regardless of whether or not an option board is mounted, and stops outputting the response signal to the CPU when the CPU is not executing a process to confirm whether or not an option board is mounted. and a driver circuit for notifying the CPU of a determination signal corresponding to the presence or absence of the option board accessed by the CPU when the CPU executes a process of confirming the presence or absence of the option board mounted. By receiving the response signal, the controller recognizes that it is checking whether the option board is mounted, and when the driver circuit is checking whether the option board is mounted, the driver circuit
A method for checking whether or not an option board is mounted, the method comprising checking the presence or absence of an option board that is being accessed by a PU.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1916390A JPH03225546A (en) | 1990-01-31 | 1990-01-31 | Method for confirming whether option board is mounted or not |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1916390A JPH03225546A (en) | 1990-01-31 | 1990-01-31 | Method for confirming whether option board is mounted or not |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03225546A true JPH03225546A (en) | 1991-10-04 |
Family
ID=11991714
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1916390A Pending JPH03225546A (en) | 1990-01-31 | 1990-01-31 | Method for confirming whether option board is mounted or not |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03225546A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005522150A (en) * | 2002-04-03 | 2005-07-21 | トムソン ライセンシング ソシエテ アノニム | Digital visual interface receiver integrated circuit power-on detection |
| WO2009019777A1 (en) * | 2007-08-08 | 2009-02-12 | Advantest Corporation | System, issuing end device, receiving end device, and tester |
| JP2014151669A (en) * | 2013-02-05 | 2014-08-25 | Honda Lock Mfg Co Ltd | Vehicular control system |
-
1990
- 1990-01-31 JP JP1916390A patent/JPH03225546A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005522150A (en) * | 2002-04-03 | 2005-07-21 | トムソン ライセンシング ソシエテ アノニム | Digital visual interface receiver integrated circuit power-on detection |
| WO2009019777A1 (en) * | 2007-08-08 | 2009-02-12 | Advantest Corporation | System, issuing end device, receiving end device, and tester |
| JP5113842B2 (en) * | 2007-08-08 | 2013-01-09 | 株式会社アドバンテスト | System, issuing device, receiving device, and testing device |
| JP2014151669A (en) * | 2013-02-05 | 2014-08-25 | Honda Lock Mfg Co Ltd | Vehicular control system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940001273B1 (en) | Micro-system and method controlling bus-cycle | |
| US5649128A (en) | Multiple bus interface adapter for connection to a plurality of computer bus architectures | |
| EP0458304B1 (en) | Direct memory access transfer controller and use | |
| KR970006644B1 (en) | Bus control apparatus for improving data throughput | |
| JP3609051B2 (en) | USB-HUB device and control method thereof | |
| JPH05233318A (en) | Microprocessor | |
| JPH03225546A (en) | Method for confirming whether option board is mounted or not | |
| US6539472B1 (en) | Reboot control unit and reboot control method | |
| US5261083A (en) | Floppy disk controller interface for suppressing false verify cycle errors | |
| JP2002536718A (en) | Address remapping assurance apparatus and method | |
| KR100238175B1 (en) | Bus control logic apparatus | |
| JPH06274462A (en) | Asynchronous writing system for shared memory | |
| JPH09167117A (en) | Microcomputer and real time system using the microcomputer | |
| JPH10198524A (en) | Hard disk controller | |
| JP4860811B2 (en) | Microcomputer | |
| JP2864861B2 (en) | Response signal control circuit | |
| JPH1083384A (en) | Microcomputer | |
| JPH02238547A (en) | Interruption control system | |
| JPH06113369A (en) | Transmission terminal equipment | |
| JPS63174132A (en) | Interruption controller | |
| JPH03262052A (en) | Information processor | |
| JP2000207235A (en) | Information processor | |
| JPH06149686A (en) | Channel interruption control system | |
| JPH05120201A (en) | Data processor | |
| JPH0736820A (en) | I/o controller |