JPH03220911A - 弾性表面波フィルタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 弾性表面波フィルタの構造に関し、 インピーダンス整合回路を含む弾性表面波フィルタを小
形化することを目的とし、 圧電体基板上に、櫛型入力電極と櫛型出力電極を配設し
た弾性表面波フィルタ素子をセラミックパッケージ中に
封止してなる弾性表面波フィルタにおいて、前記セラミ
ックパッケージの層間、あるいは、パッケージの内外露
出面に、複数の膜回路素子から形成されたインピーダン
ス整合回路を設けて弾性表面波フィルタを構成する。

〔産業上の利用分野〕

本発明は弾性表面波フィルタ、とくに、セラミックパッ
ケージにインピーダンス整合回路を組み込んだ小形フィ
ルタの構成に関する。

近年、情報処理機器や通信機器の小形化、可搬化に対す
る要求は増加の一途にあり、それにともなって信号処理
用フィルタ回路の小形化が強く要請されている。

一般に高周波部のフィルタ回路（たとえば、７００ＭＨ
２帯以上のような）に多く用いられている誘電体共振器
フィルタは形状が大きく、また、重量も重いので、たと
えば、携帯用通信機器などに用いるには不適当であり、
フィルタ回路を格段に小形化できるフィルタデバイスの
開発が求められている。

〔従来の技術〕

最近、高周波帯における小形フィルタ素子として、とく
に、弾性表面波フィルタが注目されている。

弾性表面波素子、たとえば、弾性表面波フィルタは、電
気−機械結合係数が大きく、しかも周波数の温度係数が
比較的小さい圧電体基板、たとえば、３６°回転Ｙカッ
トーＸ伝播ＬｉＴａ０３（３６°Ｙ−Ｘ　ＬｉＴａ０３
）単結晶基板の上に、入力用および出力用の櫛型電極を
設けた３端子あるいは４端子型素子である。

第８図は弾性表面波フィルタの構成を示す図である。図
中ｌは弾性表面波フィルタ素子で圧電体基板１１の上に
、ＡＩなどからなる櫛歯電極指を差し挟んだ櫛型人力電
極１２と櫛型出力電極１３を対面配置して構成されてい
る。電極指の巾１間隔（スペース）、ピッチ、本数、各
電極指の長さ（重み付は形状ンなとは所要のフィルタ特
性によって決定される。これら櫛形入出力電極はその構
造上必ず並列容量が生じる。したがって、弾性表面波フ
ィルタ素子を他の高周波回路と接続する場合、信号の反
射を防止するため、前記並列容量をキャンセルアウトす
るインピーダンス整合回路６（６ａおよび６ｂ）を弾性
表面波フィルタ素子の入出力端子に接続する必要がある
。

第９図は整合回路を含む弾性表面波フィルタの等価回路
を示す図である。同図（イ）は並列インダクタンス型で
入力端子間に並列インダクタンスＬｐ　ｆ　ｌ　出力端
子間に並列インダクタンスＬＰｏを接続した場合、同図
（ロ）は並列容量型で入出力端子に直列インダクタンス
Ｌｓ　５．　Ｌｓ。をそれぞれ接続し、入出力端子に並
列容量ＣＰｉ＋ＣＰｏをそれぞれ接続した場合で、いず
れも電極容量ＣＴｉ＋ＣＴ。をキャンセルするようにし
ている。なお、図中Ｂ、　　Ｂｏは櫛型人力電極１２お
よび櫛型出力電極１３の放射コンダクタンス、Ｇ、、Ｇ
。は同じく放射サセプタンスである。並列容量型は直流
が加わるような回路の場合、端子間がショートされるの
を回避するために好適である。

第１Ｏ図は従来の弾性表面波フィルタの製品例をを示す
図で、同図（イ）は蓋板３をはずして内部の状態が見え
るようにした開蓋斜視図、同図（ロ）はＡ−Ａ’断面図
、同図（ハ）は同じ＜　Ｂ−Ｂ’断面図である。

セラミックパッケージ２゛は、たとえば、３層のアルミ
ナセラミックからなり、板状の第３層２３′の上に角穴
の大きさの異なる第２層２２゛、第１層２１’を積層焼
成したもので、第１層２１’　と第２層２２゜との間に
は電極端子配線部１００°、　２００’　、　３００’
　、　４００’の金属パターンが形成され、さらに、第
３層２３′の開口中央部とそこから接地電極端子配線部
３００°。

４００°に接続される金属パターン３５０゛が同時一体
形成されている。前記中央開口部の角穴部分に弾性表面
波フィルタ素子１を前記金属パターン３５０′に、たと
えば、導電性接着材によりダイボンディングし、素子の
端子パッドと前記電極端子配線部１００′、　２００’
　、　３００’　、　４００’　　との間をホンデイン
クワイヤ４で接続し、最後に、たとえば、セラミック板
からなる蓋板３を第１層２Ｆの上面に密閉接着封止すれ
ば弾性表面波フィルタ１０°が形成される。

この例はセラミックパッケージ２°の側面から底面にか
けて、前記電極端子配線部ｔｏｏ’　、　２００’　、
　３００°、４００°の延長部が図示したごとく外部に
露出形成されているので外部回路との接続には表面実装
技術が適用できる。いわゆる、リードレスチップキャリ
ア（ＬＣＣ）タイプのパッケージの場合である。

第１１図はプリント基板上に形成された従来のインピー
ダンス整合回路の例を示す図で、同図（イ）は並列イン
ダクタンス型の場合、同図（ロ）は並列容量型の場合で
ある。

前記の弾性表面波フィルタ１０°を、たとえば、プリン
ト基板５００に搭載してフィルタ回路を構成する場合、
同図（イ）の例ではインピーダンス整合回路６°ａ、　
６’　ｂとして並列インダクタンスＬ。

Ｌ、。をプリント基板の導体配線パターンと同時形成の
ミアンダパターンで構成したものであり、同図（ロ）の
例ではインピーダンス整合回路６″ａ、６”ｂとして直
列インダクタンスＬＳｉ＋ＬＳｏを同じくプリント基板
の導体配線パターンと同時形成のミアンダパターンで構
成し、並列容量Ｃｐ　Ｉ＋　Ｃｐ。にはそれぞれ、たと
えば、チップコンをＳＭＴ技術により搭載接続してフィ
ルタ回路を構成している。

〔発明が解決しようとする課題〕

しかし、上記従来例に示したごときインピーダンス整合
回路の構成では、弾性表面波フィルタｌＯ。

自体は小さくなっても、インピーダンス整合回路６’　
ａ、　６“ｂや６”ａ、６”ｂがプリント基板５００上
に大きな実装面積を占め回路全体の小形化を阻害し、か
つ、インダクタンス素子のミアンダパターンに傷がつく
など信頼性の面でも問題となり、その解決が求められて
いる。

〔課題を解決するための手段〕

上記の課題は、圧電体基板１１上に、櫛型入力電極１２
と櫛型出力電極１３を配設した弾性表面波フィルタ素子
１をセラミックパッケージ２中に封止してなる弾性表面
波フィルタにおいて、前記セラミックパッケージ２の層
間、あるいは、パッケージの内外露出面に、複数の膜回
路素子５から形成されたインピーダンス整合回路６を設
けて弾性表面波フィルタを構成することにより解決する
ことができる。

〔作用〕

本発明によれば、インピーダンス整合回路を、弾性表面
波フィルタ素子ｌを収容するセラミックパッケージ２の
層間、あるいは、パッケージの内外露出面に複数の膜回
路素子５により、セラミックパッケージ２と一体に形成
しであるので、フィルタ回路を構成するのに外部に別個
にインピーダンス整合回路を付加する必要がなくフィル
タ回路全体が小形化できるのである。

〔実施例〕

第１図は本発明の第１実施例を示す断面図で、並列イン
ダクタンス型の場合である。図中ｌは弾性表面波フィル
タ素子で、たとえば、３６°Ｙ−ＸＬｉＴａＯ３単結晶
板からなる厚さ０．５　ｍｍ、大きさ２ｍｍＸ４　ｍｍ
の圧電体基板１１の上に、厚さ２００ｎｍのＡｆからな
る櫛歯電極指を差し挟んだ櫛型人力電極１２と櫛型出力
電極１３を対面配置して構成し、電極指の巾９間隔（ス
ペース）、ピッチ、本数、各電極指の長さ（重み付は形
状）などは所要のフィルタ特性によって決定されるが、
本実施例では中心周波数８００ＭＨｚを得るために電極
指中を１．２μｍとし、櫛形入出力電極はいずれも１５
対の正規型電極指構成とした。

セラミックパッケージ２の外形寸法は、高さ５ｍｍ、大
きさ６　ｍｍＸ６　ｍｍで、たとえば、４層のアルミナ
セラミックからなり、板状の第４層２４゜第３層２３の
上に角穴の大きさの異なる第２層２２゜第１層２１を積
層焼成したものであり、第１層２１と第２層２２との間
には電極端子配線部１００．２００．３００゜４００と
して、たとえば、層間には厚さ１５μｍの厚膜印刷され
たタングステン（Ｗ）を形成し、また、第３層２３上の
開口中央部とそこから接地電極端子配線部３００．４０
０に接続されるＷからなる金属パターン３５０を、さら
に、第４層２４のセラミック板の上、すなわち、第３層
２３との間に同じくＷ膜からなる膜回路素子５を前記金
属パターンと同様の構成で形成し、全体をこの順序に重
ねて高温で焼成して一体となったセラミックパッケージ
とし、最後にセラミックパッケージの内外表面に露出し
た前記Ｗ膜の上にＮｉ、さらに、その上に厚さ１〜２μ
ｍのＡｕをメツキした３層からなる外部電極金属パター
ンを形成してセラミックパッケージ２が完成する。

以上の工程は未焼成の原料シートに厚膜タングステン（
Ｗ）ペーストを印刷したものを重ねて、−体に焼成する
。いわゆる、公知のグリーンシート法により容易に行う
ことができる。

前記中央開口部の角穴部分に弾性表面波フィルタ素子ｌ
を前記金属パターン３５０のＡｕ膜上に、たとえば、Ａ
ｇ導電性接着材層４５０あるいはＡｕ−３ｎ共晶により
ダイボンディングし、素子の端子パッドと前記電極端子
配線部１００．２００．３００．４００との間を。

たとえば、ＡＩ！あるいはＡｕからなるボンディングワ
イヤ４で接続し、最後に、たとえば、セラミック板から
なる蓋板３を第１層２１の上面に、たとえば、エポキシ
樹脂系接着材で密閉接着封止すれば本発明の弾性表面波
フィルタＩＯが形成される。

第２図は本発明の第１実施例の要部を示す図で、同図（
イ）は第１実施例の整合回路パターン図、同図（ロ）は
第１実施例の底面の電極パターン図である。図中、１０
０は入力端子、２００は出力端子、３００および４００
は接地端子で弾性表面波フィルタ素子１のグイホンディ
ングパッドである３５０と接続されている。５Ｉ！は膜
回路素子（ストリップラインが誘電体に挟まれた。いわ
ゆる、平衡型マイクロストリップラインによるインダク
タンス素子）で、たとえば、前記に説明し厚さ１５μｍ
のＷ膜からなり、巾約１３０μｍ、長さ約１３ｍ　ｍの
ミアンダラインに形成して１２〜１３ｎＨの並列インダ
クタンスが得られた。

同図（ロ）に示した外部端子１００．２００．３００．
４００を用いて、たとえば、プリント基板５００上の所
定の配線パッド部にＳＭＴ技術により実装することがで
きる。

上記実施例はＳＭＴ実装技術に適した。いわゆる、ＬＣ
Ｃパッケージについて本発明を適用した例を示したが、
リード付きのセラミックパッケージの場合にも同様に本
発明が適用できることは言うまでもない。また、パッケ
ージ素材もアルミナセラミックに限らず他のセラミック
材料を用いてもよい。

第３図は本発明の第２実施例を示す図で、同図（イ）は
ｘ−ｘ’断面図、同図（ロ）は底面図である。

本実施例では第１実施例における第４層２４を省略し、
第３層２３の底面に膜回路素子５１（この場合は不平衡
型マイクロストリップラインによるインダクタンス素子
となる）を設けた場合で、パッケージ形成上で有利であ
る特徴かあるが、プリント基板への実装に際し膜回路素
子５１（インダクタンス素子）がパッケージ外に露出し
ているので、短絡したり信号線が接近して特性が変化す
るなどの点に注意して使用する必要がある。

第４図は本発明の第３実施例を示す図で、同図（イ）は
蓋板３を外した状態の上面図、同図（ロ）はｘ−ｘ’断
面図である。本実施例では第１層２１と第２層２２の間
に膜回路素子５１Ｃインダクタンス素子）を形成しであ
るので、パッケージ構成が簡略であり、かつ、前記第２
実施例のように膜回路素子５１がパッケージ外に露出し
ていないので、外部回路からの干渉障害を受ける恐れが
ない。

第５図は本発明の第４実施例を示す図で、同図（イ）は
上面図、同図（ロ）はｘ−ｘ’断面図である。

本実施例ではセラミックパッケージ２の内部の第２層２
２の露出部分に膜回路素子５１（インダクタンス素子）
を形成しであるので、たとえば、弾性表面波フィルタ素
子ｌＯを組み立てた後に並列インダクタンスの調整を、
たとえば、ストリップラインの巾のレーザトリミングに
より行い、所要のインピーダンスに整合させることがで
き、性能あるいは歩留りを向上させるのに適した構成の
ものである。

第６図は本発明の第５実施例を示す図で、同図（イ）は
ｘ−ｘ’断面矢視図、同図（ロ）は開蓋上面図である。

本実施例は並列容量型の場合の一例を示したもので、第
４層２４のセラミック板の上、すなわち、第３層２３と
の間にＷ膜からなる膜回路素子５１（平衡型マイクロス
トリップラインによるインダクタンス素子）と膜回路素
子５ｃ（平行線路型の容量素子）を形成してインピーダ
ンス整合回路６を構成した例である。５００および６０
０は弾性表面波フィルタ素子ｌの入出力端子と膜回路素
子５１（平衡型マイクロストリップラインによるインダ
クタンス素子）の一方の端を接続する接続導体である。

なお、前記の諸国面で説明したものと同等の部分につい
ては同一符号を付し、かつ、同等部分についての説明は
省略する。

第７図は本発明第５実施例の整合回路パターンを示す図
であり、図示したごとく本実施例における膜回路素子５
ｃ（平行線路型の容量素子）は。

たとえば、線路巾１２０μｍ、線路ギャップ１２０μｍ
、平行線路長３ｍｍの場合で約２〜５ｐＦの並列容量が
得られた。

以上述べた実施例は数例を示したもので、本発明の趣旨
に添うものである限り、使用する素材や構成など適宜好
ましいもの、あるいはその組み合わせ、あるいは、変形
例などを用いてもよいことは言うまでもない。

〔発明の効果〕

以上述べたように、本発明によればインピーダンス整合
回路６を、弾性表面波フィルタ素子ｌを収容するセラミ
ックパッケージ２の層間、あるいは、パッケージの内外
露出面に複数の膜回路素子５により、セラミックパッケ
ージ２と一体に形成しであるので、フィルタ回路を構成
するのに外部に別個のインピーダンス整合回路を付加す
る必要がなくフィルタ回路全体が小形化でき、しかも、
信頼性も高まり、弾性表面波フィルタの小形化と機能の
向上に寄与するところが極めて大きい。

【図面の簡単な説明】

第１図は本発明の第１実施例を示す断面図、第２図は本
発明第１実施例の要部を示す図、第３図は本発明の第２
実施例を示す図、第４図は本発明の第３実施例を示す図
、第５図は本発明の第４実施例を示す図、第６図は本発
明の第５実施例を示す図、第７図は本発明第５実施例の
整合回路パターンを示す図、 第８図は弾性表面波フィルタの構成を示す図、第９図は
整合回路を含む弾性表面波フィルタの等膜回路を示す図
、 第１０図は従来の弾性表面波フィルタの製品例を示す図
、 第１１図はプリント基板上に形成された従来のインピー
ダンス整合回路の例を示す図である。 図において、 ｌは弾性表面波フィルタ素子、 ２はセラミックパッケージ、 ３は蓋板、 ４はボンディングワイヤ、 ５　（！Ｍ、５ｃ）は膜回路素子、 ６　（６ａ、６ｂ）はインピーダンス整合回路、ｌＯは
弾性表面波フィルタ、 １１は圧電体基板、 １２櫛型入力電極、 １３は櫛型出力電極である。

Claims (1)

1. 【特許請求の範囲】 　圧電体基板（１１）上に、櫛型入力電極（１２）と櫛
   型出力電極（１３）を配設した弾性表面波フィルタ素子
   （１）をセラミックパッケージ（２）中に封止してなる
   弾性表面波フィルタにおいて、 前記セラミックパッケージ（２）の層間、あるいは、パ
   ッケージの内外露出面に、複数の膜回路素子（５）から
   形成されたインピーダンス整合回路（６）を設けること
   を特徴とした弾性表面波フィルタ。