JPH03219745A - 極性判定回路 - Google Patents
極性判定回路Info
- Publication number
- JPH03219745A JPH03219745A JP32596190A JP32596190A JPH03219745A JP H03219745 A JPH03219745 A JP H03219745A JP 32596190 A JP32596190 A JP 32596190A JP 32596190 A JP32596190 A JP 32596190A JP H03219745 A JPH03219745 A JP H03219745A
- Authority
- JP
- Japan
- Prior art keywords
- polarity
- digital signal
- signal
- synchronization word
- received digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims abstract description 89
- 230000005540 biological transmission Effects 0.000 claims description 62
- 230000007423 decrease Effects 0.000 claims description 23
- 230000003247 decreasing effect Effects 0.000 claims description 3
- 238000012790 confirmation Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は、送信部と、受信部と、送信部及び受信部間の
伝送路とを含むデジタル伝送網の受信部に用いられる極
性判定回路に関する。
伝送路とを含むデジタル伝送網の受信部に用いられる極
性判定回路に関する。
[従来の技術]
前記デジタル伝送網は典型的にはl5DN(サービス総
合デジタル網)であり、前記伝送路は典型的には2線メ
タリツクケーブルである。送信部は時分割多重デジタル
信号を伝送路に送信する。
合デジタル網)であり、前記伝送路は典型的には2線メ
タリツクケーブルである。送信部は時分割多重デジタル
信号を伝送路に送信する。
時分割多重デジタル信号は多値符号信号であるかもしれ
ない。
ない。
時分割多重デジタル信号は、各マルチフレームが第1、
第2、・・・、及び第N (Nは3以上の第1の整数)
のフレームを含んだ連続したマルチフレームを含んでい
る。各マルチフレームの第1のフレームは、第1の予め
定められた同期ワードを表わすマルチフレーム同期信号
と、該マルチフレーム同期信号に続く送信データ信号と
を含んでいる。
第2、・・・、及び第N (Nは3以上の第1の整数)
のフレームを含んだ連続したマルチフレームを含んでい
る。各マルチフレームの第1のフレームは、第1の予め
定められた同期ワードを表わすマルチフレーム同期信号
と、該マルチフレーム同期信号に続く送信データ信号と
を含んでいる。
第1の予め定められた同期ワードは少なくとも一つのシ
ンボルからなる。
ンボルからなる。
各マルチフレームの第2乃至第Nのフレームの各々は、
第2の予め定められた同期ワードを表わすフレーム同期
信号と、該フレーム同期信号に続く送信データ信号とを
含んでいる。l5DNにおいては、第2の予め定められ
た同期ワードは、般に、第1の予め定められた同期ワー
ドを反転することによって決められている。
第2の予め定められた同期ワードを表わすフレーム同期
信号と、該フレーム同期信号に続く送信データ信号とを
含んでいる。l5DNにおいては、第2の予め定められ
た同期ワードは、般に、第1の予め定められた同期ワー
ドを反転することによって決められている。
受信部は、時分割多重デジタル信号を伝送路から受信デ
ジタル信号として受信する。受信デジタル信号は、2線
メタリツクケーブルからなる伝送路が、送信部及び受信
部間に極性において、正しく、即ち、正規に、接続され
ている時、時分割多重デジタル信号の極性に等しい真の
極性を持っている。伝送路が、送信部及び受信部間に極
性において、間違って、即ち、逆に、接続されている時
は、受信デジタル信号は、前記真の極性に対して反転し
た極性を持っている。
ジタル信号として受信する。受信デジタル信号は、2線
メタリツクケーブルからなる伝送路が、送信部及び受信
部間に極性において、正しく、即ち、正規に、接続され
ている時、時分割多重デジタル信号の極性に等しい真の
極性を持っている。伝送路が、送信部及び受信部間に極
性において、間違って、即ち、逆に、接続されている時
は、受信デジタル信号は、前記真の極性に対して反転し
た極性を持っている。
[発明か解決しようとする課題]
伝送路が送信部及び受信部間に極性において正しく或い
は間違って接続されているかどうかにがかわらず、受信
部において前記送信データ信号を正しくデコードするた
めには、受信部のための、受信デジタル信号が真の極性
或いは反転した極性を持っているかを判定する極性判定
回路が必要とされる。
は間違って接続されているかどうかにがかわらず、受信
部において前記送信データ信号を正しくデコードするた
めには、受信部のための、受信デジタル信号が真の極性
或いは反転した極性を持っているかを判定する極性判定
回路が必要とされる。
それ故、本発明の課題は、デジタル伝送網の受信部に用
いられ、受信デジタル信号が真の極性或いは反転した極
性を持っているがを判定する極性判定回路を提供するこ
とにある。
いられ、受信デジタル信号が真の極性或いは反転した極
性を持っているがを判定する極性判定回路を提供するこ
とにある。
本発明のもう一つの課題は、受信デジタル信号が真の極
性或いは反転した極性を持っているかを、フレーム同期
信号を用いて判定できる極性判定回路を提供することに
ある。
性或いは反転した極性を持っているかを、フレーム同期
信号を用いて判定できる極性判定回路を提供することに
ある。
本発明の更にもう一つの課題は、構造が簡単な極性判定
回路を提供することにある。
回路を提供することにある。
[課題を解決するための手段]
本発明によれば、送信部と、受信部と、送信部及び受信
部間の伝送路とを含むデジタル伝送網の受信部に用いら
れる極性判定回路であって、送信部は、各マルチフレー
ムが第1、第2、・・・、及び第N (Nは3以上の第
1の整数)のフレームを含んた連続したマルチフレーム
を含む時分割多重デジタル信号を、伝送路に送信し、各
マルチフレームの第1のフレームは、第1の予め定めら
れた同期ワードを表わすマルチフレーム同期信号と該マ
ルチフレーム同期信号に続く送信データ信号とを含んで
おり、各マルチフレームの第2乃至第Nのフレームの各
々は、第2の予め定められた同期ワドを表わすフレーム
同期信号と該フレーム同期信号に続く送信データ信号と
を含んでおり、第2の予め定められた同期ワードは、第
1の予め定められた同期ワードを反転することによって
決められており、受信部は、時分割多重デジタル信号を
伝送路から受信デジタル信号として受信し、受信デジタ
ル信号は、伝送路が送信部及び受信部間に極性において
正しく接続されている時、時分割多重デジタル信号の極
性に等しい真の極性を持っており、受信デジタル信号は
、伝送路が送信部及び受信部間に極性において間違って
接続されている時、真の極性に対して反転した極性を持
っており、前記極性判定回路は、受信デジタル信号が真
の極性或いは反転した極性を持っているかを判定し、前
記極性判定回路は、それによって、第1及び第2の判定
結果信号を、それぞれ、前記極性判定回路が、受信デジ
タル信号が真の極性を持っていること及び受信デジタル
信号が反転した極性を持っていることを、判定した時、
出力するものであり、第1及び第2の判定結果信号は、
それぞれ、受信デジタル信号が真の極性を持っているこ
と及び受信デジタル信号が反転した極性を持っているこ
とを示している前記極性判定回路において、受信デジタ
ル信号を受け、第1の予め定められた同期ワードを検出
し、第1の予め定められた同期ワードを検出する度に第
1の検出パルスを出力する第1の同期ワード検出手段と
:受信デジタル信号を受け、第2の予め定められた同期
ワードを検出し、第2の予め定められた同期ワードを検
出する度に第2の検出パルスを出力する第2の同期ワー
ド検出手段と;第1及び第2の同期ワード検出手段に接
続され、初期値と、初期値よりも予め選択された値M
(Mは2以上の第2の整数)だけ高い上側閾値と、初期
値よりも前記予め選択された値Mだけ低い下側閾値とを
有し、第1及び第2の検出パルスに応答して、カウント
をそれぞれダウン及びアップし、前記第1及び前記第2
の判定結果信号を、前記カウントが上側閾値まで増大し
た時及び前記カウントが下側閾値まで減少した時、それ
ぞれ出力するカウント手段と;を有する極性判定回路が
得られる。
部間の伝送路とを含むデジタル伝送網の受信部に用いら
れる極性判定回路であって、送信部は、各マルチフレー
ムが第1、第2、・・・、及び第N (Nは3以上の第
1の整数)のフレームを含んた連続したマルチフレーム
を含む時分割多重デジタル信号を、伝送路に送信し、各
マルチフレームの第1のフレームは、第1の予め定めら
れた同期ワードを表わすマルチフレーム同期信号と該マ
ルチフレーム同期信号に続く送信データ信号とを含んで
おり、各マルチフレームの第2乃至第Nのフレームの各
々は、第2の予め定められた同期ワドを表わすフレーム
同期信号と該フレーム同期信号に続く送信データ信号と
を含んでおり、第2の予め定められた同期ワードは、第
1の予め定められた同期ワードを反転することによって
決められており、受信部は、時分割多重デジタル信号を
伝送路から受信デジタル信号として受信し、受信デジタ
ル信号は、伝送路が送信部及び受信部間に極性において
正しく接続されている時、時分割多重デジタル信号の極
性に等しい真の極性を持っており、受信デジタル信号は
、伝送路が送信部及び受信部間に極性において間違って
接続されている時、真の極性に対して反転した極性を持
っており、前記極性判定回路は、受信デジタル信号が真
の極性或いは反転した極性を持っているかを判定し、前
記極性判定回路は、それによって、第1及び第2の判定
結果信号を、それぞれ、前記極性判定回路が、受信デジ
タル信号が真の極性を持っていること及び受信デジタル
信号が反転した極性を持っていることを、判定した時、
出力するものであり、第1及び第2の判定結果信号は、
それぞれ、受信デジタル信号が真の極性を持っているこ
と及び受信デジタル信号が反転した極性を持っているこ
とを示している前記極性判定回路において、受信デジタ
ル信号を受け、第1の予め定められた同期ワードを検出
し、第1の予め定められた同期ワードを検出する度に第
1の検出パルスを出力する第1の同期ワード検出手段と
:受信デジタル信号を受け、第2の予め定められた同期
ワードを検出し、第2の予め定められた同期ワードを検
出する度に第2の検出パルスを出力する第2の同期ワー
ド検出手段と;第1及び第2の同期ワード検出手段に接
続され、初期値と、初期値よりも予め選択された値M
(Mは2以上の第2の整数)だけ高い上側閾値と、初期
値よりも前記予め選択された値Mだけ低い下側閾値とを
有し、第1及び第2の検出パルスに応答して、カウント
をそれぞれダウン及びアップし、前記第1及び前記第2
の判定結果信号を、前記カウントが上側閾値まで増大し
た時及び前記カウントが下側閾値まで減少した時、それ
ぞれ出力するカウント手段と;を有する極性判定回路が
得られる。
前記カウント手段は、第1及び第2の検出パルスに応答
して、カウントをそれぞれアップ及びダウンし、前記第
1及び前記第2の判定結果信号を、前記カウントが下側
閾値まで減少した時及び前記カウントか上側閾値まで増
大した時、それぞれ出力するものであっても良い。
して、カウントをそれぞれアップ及びダウンし、前記第
1及び前記第2の判定結果信号を、前記カウントが下側
閾値まで減少した時及び前記カウントか上側閾値まで増
大した時、それぞれ出力するものであっても良い。
また、本発明による上述の極性判定回路は、各マルチフ
レームの第2乃至第Nのフレームの少なくとも二つのフ
レームのフレーム同期信号の各々が、マルチフレーム同
期信号によって表された第1の予め定められた同期ワー
ドを反転することによって決められた第2の予め定めら
れた同期ワードを表している場合にも、適用可能である
。
レームの第2乃至第Nのフレームの少なくとも二つのフ
レームのフレーム同期信号の各々が、マルチフレーム同
期信号によって表された第1の予め定められた同期ワー
ドを反転することによって決められた第2の予め定めら
れた同期ワードを表している場合にも、適用可能である
。
[実施例]
次に本発明の実施例について図面を参照して説明する。
第1図に示した本発明の第1の実施例による極性判定回
路10は、第2図に示したデジタル伝送網の第1の通信
部11に用いられる。
路10は、第2図に示したデジタル伝送網の第1の通信
部11に用いられる。
第2図を参照して、第1の通信部11は、現在、受信部
として動作しているものとする。デジタル伝送網は、典
型的には、I SDNであり、第2の通信部12及び第
1及び第2の通信部11及び12間の伝送路13を含む
。第2の通信部12が現在送信部として動作しているも
のと仮定するが、第2の通信部12もまた、第2の通信
部12が受信部として働く時に動作する同様の極性判定
回路を含んでいる。伝送路12は典型的には2線メタリ
ツクケーブルである。第2の通信部12は時分割多重デ
ジタル信号を伝送路13に送信する。
として動作しているものとする。デジタル伝送網は、典
型的には、I SDNであり、第2の通信部12及び第
1及び第2の通信部11及び12間の伝送路13を含む
。第2の通信部12が現在送信部として動作しているも
のと仮定するが、第2の通信部12もまた、第2の通信
部12が受信部として働く時に動作する同様の極性判定
回路を含んでいる。伝送路12は典型的には2線メタリ
ツクケーブルである。第2の通信部12は時分割多重デ
ジタル信号を伝送路13に送信する。
第3図を参照して、時分割多重デジタル信号は、SIG
と表示され、最上ラインに示されている。
と表示され、最上ラインに示されている。
時分割多重デジタル信号は共通のマルチフレーム周期の
連続したマルチフレームを含んでいる。各マルチフレー
ムは、共通のフレーム周期の第1、第2、・・・、及び
第N (Nは3以上の第1の整数)のフレームを含んで
いる。各マルチフレーム周期ムの第1のフレームは、マ
ルチフレーム同期信号と該マルチフレーム同期信号に続
く送信データ信号とを含んでいる。マルチフレーム同期
信号及び送信データ信号は、それぞれ、Fl及びDAT
Aと表示されている。マルチフレーム同期信号は、少な
くとも1つのシンボルからなる第1の予め定められた同
期ワードを表わしている。
連続したマルチフレームを含んでいる。各マルチフレー
ムは、共通のフレーム周期の第1、第2、・・・、及び
第N (Nは3以上の第1の整数)のフレームを含んで
いる。各マルチフレーム周期ムの第1のフレームは、マ
ルチフレーム同期信号と該マルチフレーム同期信号に続
く送信データ信号とを含んでいる。マルチフレーム同期
信号及び送信データ信号は、それぞれ、Fl及びDAT
Aと表示されている。マルチフレーム同期信号は、少な
くとも1つのシンボルからなる第1の予め定められた同
期ワードを表わしている。
各マルチフレームの第2乃至第Nのフレームの各々は、
Fと表示されたフレーム同期信号と、該フレーム同期信
号Fに続く、DATAと表示された送信データ信号とを
含んでいる。フレーム同期信号は第2の予め定められた
同期ワードを表わしている。ここで、第2の予め定めら
れた同期ワードは、第1の予め定められた同期ワードを
反転することによって決められていると仮定する。
Fと表示されたフレーム同期信号と、該フレーム同期信
号Fに続く、DATAと表示された送信データ信号とを
含んでいる。フレーム同期信号は第2の予め定められた
同期ワードを表わしている。ここで、第2の予め定めら
れた同期ワードは、第1の予め定められた同期ワードを
反転することによって決められていると仮定する。
第1図に戻って、第1の通信部11は、時分割多重デジ
タル信号を伝送路13から受信デジタル信号として受信
する。この受信デジタル信号は、2線メタリツクケーブ
ルの伝送路13が第1及び第2の通信部11及び12(
第2図)間に極性において、正しく、即ち、正規に、接
続されている時、時分割多重デジタル信号の極性に等し
い真の極性を持つ。伝送路13が第1及び第2の通信部
11及び12(第2図)間に極性において、間違って、
即ち、逆に、接続されている時、受信デジタル信号は、
前記具の極性に対して反転した極性を持つ。
タル信号を伝送路13から受信デジタル信号として受信
する。この受信デジタル信号は、2線メタリツクケーブ
ルの伝送路13が第1及び第2の通信部11及び12(
第2図)間に極性において、正しく、即ち、正規に、接
続されている時、時分割多重デジタル信号の極性に等し
い真の極性を持つ。伝送路13が第1及び第2の通信部
11及び12(第2図)間に極性において、間違って、
即ち、逆に、接続されている時、受信デジタル信号は、
前記具の極性に対して反転した極性を持つ。
極性判定回路10は、受信デジタル信号が真の極性或い
は反転した極性を持っているかを判定するためのもので
ある。極性判定回路10は、それによって、第1及び第
2の判定結果信号16及び17を、それぞれ、極性判定
回路10が、受信デジタル信号が真の極性を持っている
こと及び受信デジタル信号が反転した極性を持っている
ことを判定した時、出力するものである。第1及び第2
の判定結果信号16及び17は、それぞれ、受信デジタ
ル信号が真の極性を持っていること及び受信デジタル信
号が反転した極性を持っていることを示している。
は反転した極性を持っているかを判定するためのもので
ある。極性判定回路10は、それによって、第1及び第
2の判定結果信号16及び17を、それぞれ、極性判定
回路10が、受信デジタル信号が真の極性を持っている
こと及び受信デジタル信号が反転した極性を持っている
ことを判定した時、出力するものである。第1及び第2
の判定結果信号16及び17は、それぞれ、受信デジタ
ル信号が真の極性を持っていること及び受信デジタル信
号が反転した極性を持っていることを示している。
極性判定回路10は、第1及び第2の同期ワード検出手
段21及び22を含む。第1の同期ワード検出手段21
は、受信デジタル信号を受け、クロック信号CLOCK
に同期して第1の予め定められた同期ワードを検出し、
第1の予め定められた同期ワードを検出する度に第1の
検出パルスFIPを出力する。第2の同期ワード検出手
段22は、受信デジタル信号を受け、クロック信号CL
OCKに同期して第2の予め定められた同期ワードを検
出し、第2の予め定められた同期ワードを検出する度に
第2の検出パルスFPを出力する。
段21及び22を含む。第1の同期ワード検出手段21
は、受信デジタル信号を受け、クロック信号CLOCK
に同期して第1の予め定められた同期ワードを検出し、
第1の予め定められた同期ワードを検出する度に第1の
検出パルスFIPを出力する。第2の同期ワード検出手
段22は、受信デジタル信号を受け、クロック信号CL
OCKに同期して第2の予め定められた同期ワードを検
出し、第2の予め定められた同期ワードを検出する度に
第2の検出パルスFPを出力する。
第1及び第2の検出パルスFIP及びFPはそれぞれ第
3図の第2及び第3のラインに示されており、クロック
信号CLOCKは第3図の最下ラインに示されている。
3図の第2及び第3のラインに示されており、クロック
信号CLOCKは第3図の最下ラインに示されている。
第1図を引き続き参照して、カウント回路23は、第1
及び第2の同期ワード検出手段21及び第2の同期ワー
ド検出手段22にそれぞれ接続されたカウントダウン及
びカウントアツプ端子DOWN及びUPを有するアップ
ダウンカウンタ24を含む。アップダウンカウンタ24
は、例えば0の初期値とイネーブル端子ENABLEと
を有している。イネーブル端子ENABLEが論理“0
″レベルの制御信号25を受けている時、アップダウン
カウンタ24は、カウントを、第1及び第2の検出パル
スFIP及びFPに応答して、クロック信号CLOCK
に同期して、それぞれダウン及びアップし、前記カウン
トをカウント値として出力する。イネーブル端子ENA
BLEが論理“1”レベルの制御信号25を受けている
時、アップダウンカウンタ24は、そのようなカウント
動作を停止しカウントをそのまま保持する。
及び第2の同期ワード検出手段21及び第2の同期ワー
ド検出手段22にそれぞれ接続されたカウントダウン及
びカウントアツプ端子DOWN及びUPを有するアップ
ダウンカウンタ24を含む。アップダウンカウンタ24
は、例えば0の初期値とイネーブル端子ENABLEと
を有している。イネーブル端子ENABLEが論理“0
″レベルの制御信号25を受けている時、アップダウン
カウンタ24は、カウントを、第1及び第2の検出パル
スFIP及びFPに応答して、クロック信号CLOCK
に同期して、それぞれダウン及びアップし、前記カウン
トをカウント値として出力する。イネーブル端子ENA
BLEが論理“1”レベルの制御信号25を受けている
時、アップダウンカウンタ24は、そのようなカウント
動作を停止しカウントをそのまま保持する。
アップダウンカウンタ24は、更に、出力端子Q及び正
及び負極性端子QHp及びQHnを有している。アップ
ダウンカウンタ24は、前記カウント値の絶対値を出力
端子Qに出力する。アップダウンカウンタ24は、カウ
ント値が正及び負極性を持っている時、正及び負極性端
子QHp及びQHnに論理“1ルベル信号を、それぞれ
出力する。
及び負極性端子QHp及びQHnを有している。アップ
ダウンカウンタ24は、前記カウント値の絶対値を出力
端子Qに出力する。アップダウンカウンタ24は、カウ
ント値が正及び負極性を持っている時、正及び負極性端
子QHp及びQHnに論理“1ルベル信号を、それぞれ
出力する。
一致ケート26及びアンドゲート27の組合せは、説明
が進めば明らかになるように、アップダウ〉カウンタ2
4のための上側閾値を決定する。
が進めば明らかになるように、アップダウ〉カウンタ2
4のための上側閾値を決定する。
上側閾値は、初期値よりも予め選択された値M(Mは2
以上の第2の整数)だけ高い。一致ゲート26及びアン
ドゲート28の組合せは、これも説明が進めば明らかに
なるように、アップダウンカウンタ24のための下側閾
値を決定する。下側閾値は、初期値よりも前記予め選択
された値Mだけ低い。
以上の第2の整数)だけ高い。一致ゲート26及びアン
ドゲート28の組合せは、これも説明が進めば明らかに
なるように、アップダウンカウンタ24のための下側閾
値を決定する。下側閾値は、初期値よりも前記予め選択
された値Mだけ低い。
一致ゲート26は、出力端子Qに接続され、カウント値
の絶対値及び予め選択された値Mを受け、この絶対値が
予め選択された値Mに等しくなった時、−理゛1″レベ
ル信号を出力する。この絶対値か予め選択された値Mに
等しくない時は、論理“0”レベル信号を出力する。
の絶対値及び予め選択された値Mを受け、この絶対値が
予め選択された値Mに等しくなった時、−理゛1″レベ
ル信号を出力する。この絶対値か予め選択された値Mに
等しくない時は、論理“0”レベル信号を出力する。
アンドゲート27は、一致ゲート26及び正極性端子Q
Hpに接続され、アンドゲート27が一致ゲート26及
び正極性端子QHpから論理“1”レベル信号を受けた
時のみ、論理“1”レベル信号を第1の判定結果゛信号
16として出力する。アンドゲート28は、一致ゲート
26及び負極性端子QHnに接続され、アンドゲート2
8が一致ゲート26及び負極性端子QHnから論理“1
“レベル信号を受けた時のみ、論理“1”レベル信号を
第2の判定結果信号17として出力する。
Hpに接続され、アンドゲート27が一致ゲート26及
び正極性端子QHpから論理“1”レベル信号を受けた
時のみ、論理“1”レベル信号を第1の判定結果゛信号
16として出力する。アンドゲート28は、一致ゲート
26及び負極性端子QHnに接続され、アンドゲート2
8が一致ゲート26及び負極性端子QHnから論理“1
“レベル信号を受けた時のみ、論理“1”レベル信号を
第2の判定結果信号17として出力する。
このように、カウント回路23は、第1及び第2の同期
ワード検出回路21及び22に接続され、初期値と、上
側及び下側閾値とを有し、第1及び第2の検出パルスF
IP及びFPに応答して、カウントをそれぞれダウン及
びアップし、第1及び第2の判定結果信号16及び17
を、前記カウントが下側閾値まで増大した時及び前記カ
ウントが下側閾値まで減少した時、それぞれ出力する。
ワード検出回路21及び22に接続され、初期値と、上
側及び下側閾値とを有し、第1及び第2の検出パルスF
IP及びFPに応答して、カウントをそれぞれダウン及
びアップし、第1及び第2の判定結果信号16及び17
を、前記カウントが下側閾値まで増大した時及び前記カ
ウントが下側閾値まで減少した時、それぞれ出力する。
第2の整数Mが8に等しい時、カウント回路23は第4
図に示されたように動作する。この場合、初期値、上側
及び下側閾値は、それぞれ、0、+8゜及び−8である
。
図に示されたように動作する。この場合、初期値、上側
及び下側閾値は、それぞれ、0、+8゜及び−8である
。
第1図において、アップダウンカウンタ24のカウント
アツプ及びカウントダウンUP及びDOWNがそれぞれ
第1及び第2の同期ワード検出回路21及び22に接続
されても良い。この場合、カウント回路23は、第1及
び第2の検出パルスFIP及びFPに応答して、カウン
トをそれぞれアップ及びダウンし、第1及び第2の判定
結果信号16及び17を、前記カウントが下側閾値まで
減少した時及び前記カウントが上側閾値まで増大した時
、それぞれ出力する。
アツプ及びカウントダウンUP及びDOWNがそれぞれ
第1及び第2の同期ワード検出回路21及び22に接続
されても良い。この場合、カウント回路23は、第1及
び第2の検出パルスFIP及びFPに応答して、カウン
トをそれぞれアップ及びダウンし、第1及び第2の判定
結果信号16及び17を、前記カウントが下側閾値まで
減少した時及び前記カウントが上側閾値まで増大した時
、それぞれ出力する。
引き続き、第1図を参照して、カウント停止回路29は
、オアゲート30及びフリップフロップ31を含む。オ
アゲート30はカウント回路23から第1及び第2の判
定結果信号16及び17の一つを受けると、第1及び第
2の判定結果信号16及び17の前記−つをフリップフ
ロップ31に与え、フリップフロップ31に論理“1”
レベルの制御信号25を出力する。その結果、カウント
回路23は、第1及び第2の判定結果信号16及び17
の前記−つを以後も連続して引き続き出力する。
、オアゲート30及びフリップフロップ31を含む。オ
アゲート30はカウント回路23から第1及び第2の判
定結果信号16及び17の一つを受けると、第1及び第
2の判定結果信号16及び17の前記−つをフリップフ
ロップ31に与え、フリップフロップ31に論理“1”
レベルの制御信号25を出力する。その結果、カウント
回路23は、第1及び第2の判定結果信号16及び17
の前記−つを以後も連続して引き続き出力する。
このようにカウント停止回路29は、カウント回路23
に接続され、第1及び第2の判定結果信号16及び17
の一つに応答して、カウント回路23を停止し、カウン
ト回路23に、第1及び第2の判定結果信号16及び1
7の前記−つを第1及び第2の判定結果信号16及び1
7の前記−つを受信した後も、連続して出力させる。
に接続され、第1及び第2の判定結果信号16及び17
の一つに応答して、カウント回路23を停止し、カウン
ト回路23に、第1及び第2の判定結果信号16及び1
7の前記−つを第1及び第2の判定結果信号16及び1
7の前記−つを受信した後も、連続して出力させる。
第1の通信部11は、第1及び第2の同期ワード検出回
路21及び22に接続された同期確定検出回路32を更
に含む。同期確定検出回路32は、第1及び第2の検出
パルスFIP及びFPに応答し、クロック信号CLOC
Kを受けて、同期確定を検出し、同期確定信号5YNC
を出力する。
路21及び22に接続された同期確定検出回路32を更
に含む。同期確定検出回路32は、第1及び第2の検出
パルスFIP及びFPに応答し、クロック信号CLOC
Kを受けて、同期確定を検出し、同期確定信号5YNC
を出力する。
デコーダ33は、カウント回路23から第1の判定結果
信号16を受けた時、クロック信号CLOCKに同期し
て、受信デジタル信号をデコードされた信号にデコード
する。カウント回路23から第2の判定結果信号16を
受けた時には、デコーダ33は、受信デジタル信号を反
転された信号として反転し、この反転された信号をタロ
ツク信号CLOCKに同期して、デコードされた信号に
デコードする。
信号16を受けた時、クロック信号CLOCKに同期し
て、受信デジタル信号をデコードされた信号にデコード
する。カウント回路23から第2の判定結果信号16を
受けた時には、デコーダ33は、受信デジタル信号を反
転された信号として反転し、この反転された信号をタロ
ツク信号CLOCKに同期して、デコードされた信号に
デコードする。
第3図を再び参照して、第1図に示した極性判定回路1
0は、各マルチフレームの第2乃至第Nのフレームの少
なくとも二つのフレーム同期信号Fの各々が、マルチフ
レーム同期信号F1によって表された第1の予め定めら
れた同期ワードを反転することによって決められた第2
の予め定められた同期ワードを表している場合にも、適
用可能である。
0は、各マルチフレームの第2乃至第Nのフレームの少
なくとも二つのフレーム同期信号Fの各々が、マルチフ
レーム同期信号F1によって表された第1の予め定めら
れた同期ワードを反転することによって決められた第2
の予め定められた同期ワードを表している場合にも、適
用可能である。
第5図を参照すると、本発明の第2の実施例による極性
判定回路40は、同じ参照符号で示された同様の部分を
含んでいる。この極性判定回路40も、伝送路13から
異なる時分割多重デジタル信号を受信デジタル信号とし
て受ける第1の通信部11に使用される。
判定回路40は、同じ参照符号で示された同様の部分を
含んでいる。この極性判定回路40も、伝送路13から
異なる時分割多重デジタル信号を受信デジタル信号とし
て受ける第1の通信部11に使用される。
第2図に再び戻って、この異なる時分割多重デジタル信
号について説明する。この異なる時分割多重デジタル信
号に関しては、第1の整数Nは6以上である。この異な
る時分割多重デジタル信号においては、各マルチフレー
ムの第2乃至第Nのフレームの少なくとも二つのフレー
ム同期信号Fの各々が、マルチフレーム同期信号F1に
よって表された第1の予め定められた同期ワードを反転
することによって決められた第2の予め定められた同期
ワードを表している。各マルチフレームの第2乃至第N
のフレームの前記少なくとも二つを除く第2乃至第Nの
フレームの少なくとも一つのフレーム同期信号Fは、第
1及び第1の予め定められた同期ワードのいずれとも異
なる第3の予め定められた同期ワードを表している。各
マルチフレームの第2乃至第Nのフレームの少なくとも
二つの残りのもののフレーム同期信号Fの各々は、第3
の予め定められた同期ワードを反転することによって決
められた第4の予め定められた同期ワードを表している
。
号について説明する。この異なる時分割多重デジタル信
号に関しては、第1の整数Nは6以上である。この異な
る時分割多重デジタル信号においては、各マルチフレー
ムの第2乃至第Nのフレームの少なくとも二つのフレー
ム同期信号Fの各々が、マルチフレーム同期信号F1に
よって表された第1の予め定められた同期ワードを反転
することによって決められた第2の予め定められた同期
ワードを表している。各マルチフレームの第2乃至第N
のフレームの前記少なくとも二つを除く第2乃至第Nの
フレームの少なくとも一つのフレーム同期信号Fは、第
1及び第1の予め定められた同期ワードのいずれとも異
なる第3の予め定められた同期ワードを表している。各
マルチフレームの第2乃至第Nのフレームの少なくとも
二つの残りのもののフレーム同期信号Fの各々は、第3
の予め定められた同期ワードを反転することによって決
められた第4の予め定められた同期ワードを表している
。
第5図に戻って、極性判定回路40は、第1図の極性回
路10と同様に、第1及び第2の同期ワード検出回路2
1及び22を含んでいる。極性判定回路40は、更に、
第3及び第4の同期ワード検出回路43及び44を含む
。第3の同期ワード検出回路43は、受信デジタル信号
を受け、第3の予め定められた同期ワードを検出し、第
3の予め定められた同期ワードを検出する度に第3の検
出パルスを出力する。同様に、第4の同期ワード検出回
路44は、受信デジタル信号を受け、第4の予め定めら
れた同期ワードを検出し、第4の予め定められた同期ワ
ードを検出する度に第4の検出パルスを出力する。
路10と同様に、第1及び第2の同期ワード検出回路2
1及び22を含んでいる。極性判定回路40は、更に、
第3及び第4の同期ワード検出回路43及び44を含む
。第3の同期ワード検出回路43は、受信デジタル信号
を受け、第3の予め定められた同期ワードを検出し、第
3の予め定められた同期ワードを検出する度に第3の検
出パルスを出力する。同様に、第4の同期ワード検出回
路44は、受信デジタル信号を受け、第4の予め定めら
れた同期ワードを検出し、第4の予め定められた同期ワ
ードを検出する度に第4の検出パルスを出力する。
第1のカウント回路45は、第1及び第2の同期ワード
検出回路21及び22に接続され、第1の初期値と、第
1の上側閾値と、第1の下側閾値とを有している。第1
の上側閾値は、第1の初期値よりも予め選択された値M
(Mは2以上の第2の整数)だけ高い。第1の下側閾値
は、第1の初期値よりも前記予め選択された値Mだけ低
い。第1のカウント回路45は、第1及び第2の検出パ
ルスに応答して、第1のカウントをそれぞれダウン及び
アップし、第1及び第2の出力信号を、前記第1のカウ
ントが第1の上側閾値まで増大した時及び前記第1のカ
ウントが第1の下側閾値まで減少した時、それぞれ出力
する。第1及び第2の出力信号の各々は論理“1”レベ
ルを持つ。
検出回路21及び22に接続され、第1の初期値と、第
1の上側閾値と、第1の下側閾値とを有している。第1
の上側閾値は、第1の初期値よりも予め選択された値M
(Mは2以上の第2の整数)だけ高い。第1の下側閾値
は、第1の初期値よりも前記予め選択された値Mだけ低
い。第1のカウント回路45は、第1及び第2の検出パ
ルスに応答して、第1のカウントをそれぞれダウン及び
アップし、第1及び第2の出力信号を、前記第1のカウ
ントが第1の上側閾値まで増大した時及び前記第1のカ
ウントが第1の下側閾値まで減少した時、それぞれ出力
する。第1及び第2の出力信号の各々は論理“1”レベ
ルを持つ。
第1のカウント停止回路46は、第1のカウント回路4
5に接続され、第1及び第2の出力信号の一つに応答し
て、第1のカウント回路45を停止し、第1のカウント
回路45に、第1及び第2の出力信号の前記−つを、第
1及び前記第2の出力信号の前記−つを受信した後も、
連続して出力させる。
5に接続され、第1及び第2の出力信号の一つに応答し
て、第1のカウント回路45を停止し、第1のカウント
回路45に、第1及び第2の出力信号の前記−つを、第
1及び前記第2の出力信号の前記−つを受信した後も、
連続して出力させる。
第2のカウント回路47は、第3及び第4の同期ワード
検出回路43及び44に接続され、第2の初期値と、第
2の上側閾値と、第2の下側閾値とを有している。第2
の上側閾値は、第2の初期値よりも前記予め選択された
値Mたけ高い。第2の下側閾値は、第2の初期値よりも
前記予め選択された値Mだけ低い。第2のカウント回路
47は、第3及び第4の検出パルスに応答して、第2の
カウントをそれぞれダウン及びアップし、第3及び第4
の出力信号を、前記第2のカウントが第2の上側閾値ま
で増大した時及び前記第2のカウントが第2の下側閾値
まで減少した時、それぞれ出力する。第3及び第4の出
力信号の各々は論理“1”レベルを持つ。
検出回路43及び44に接続され、第2の初期値と、第
2の上側閾値と、第2の下側閾値とを有している。第2
の上側閾値は、第2の初期値よりも前記予め選択された
値Mたけ高い。第2の下側閾値は、第2の初期値よりも
前記予め選択された値Mだけ低い。第2のカウント回路
47は、第3及び第4の検出パルスに応答して、第2の
カウントをそれぞれダウン及びアップし、第3及び第4
の出力信号を、前記第2のカウントが第2の上側閾値ま
で増大した時及び前記第2のカウントが第2の下側閾値
まで減少した時、それぞれ出力する。第3及び第4の出
力信号の各々は論理“1”レベルを持つ。
第2のカウント停止回路48は、第2のカウント回路4
7に接続され、第3及び第4の出力信号の一つに応答し
て、第2のカウント回路47を停止し、第2のカウント
回路47に、第3及び第4の出力信号の前記−つを、第
3及び前記第4の出力信号の前記−つを受信した後も、
連続して出力させる。
7に接続され、第3及び第4の出力信号の一つに応答し
て、第2のカウント回路47を停止し、第2のカウント
回路47に、第3及び第4の出力信号の前記−つを、第
3及び前記第4の出力信号の前記−つを受信した後も、
連続して出力させる。
第1及び第2のカウント回路45及び47の各々は、第
1図に示したカウント回路23と構造において同じであ
る。第1及び第2のカウント停止回路46及び48の各
々は、第1図に示したカウント停止回路29と構造にお
いて同じである。
1図に示したカウント回路23と構造において同じであ
る。第1及び第2のカウント停止回路46及び48の各
々は、第1図に示したカウント停止回路29と構造にお
いて同じである。
第1のアンドゲート49は、第1及び第3の出力信号を
受けている間、論理′1”レベルの第1の判定結果信号
16を発生する。同様に、第2のアンドゲート50は、
第2及び第4の出力信号を受けている間、論理“1ルベ
ルの第2の判定結果信号17を発生する。
受けている間、論理′1”レベルの第1の判定結果信号
16を発生する。同様に、第2のアンドゲート50は、
第2及び第4の出力信号を受けている間、論理“1ルベ
ルの第2の判定結果信号17を発生する。
このように、第1及び第2のアンドゲート49及び50
の組合せは、第1及び第2のカウント回路45及び47
に接続され、第1及び第2の判定結果信号16及び17
を、第1及び第3の出力信号を受けている間、及び*2
及び第4の出力信号を受けている間、それぞれ発生する
判定結果信号発生回路として働く。
の組合せは、第1及び第2のカウント回路45及び47
に接続され、第1及び第2の判定結果信号16及び17
を、第1及び第3の出力信号を受けている間、及び*2
及び第4の出力信号を受けている間、それぞれ発生する
判定結果信号発生回路として働く。
図示の第1の通信部11においては、同期確定検出回路
32は、第1乃至第4の同期ワード検出回路21.22
.43、及び44に接続されている。この同期確定検出
回路32第1乃至第4の検出パルスに応答して、同期確
定を検出し、同期確定信号5YNCを出力する。
32は、第1乃至第4の同期ワード検出回路21.22
.43、及び44に接続されている。この同期確定検出
回路32第1乃至第4の検出パルスに応答して、同期確
定を検出し、同期確定信号5YNCを出力する。
デコーダ33は、カウント回路23から第1の判定結果
信号16を受けた時、クロック信号CLOCKに同期し
て、受信デジタル信号をデコードされた信号にデコード
する。カウント回路23から第2の判定結果信号16を
受けた時には、デコーダ33は、受信デジタル信号を反
転された信号として反転し、この反転された信号をクロ
ック信号CLOCKに同期して、デコードされた信号に
デコードする。
信号16を受けた時、クロック信号CLOCKに同期し
て、受信デジタル信号をデコードされた信号にデコード
する。カウント回路23から第2の判定結果信号16を
受けた時には、デコーダ33は、受信デジタル信号を反
転された信号として反転し、この反転された信号をクロ
ック信号CLOCKに同期して、デコードされた信号に
デコードする。
以上にいくつかの好ましい実施例について本発明が説明
されたが、当業者が本発明を種々の他の方法で実施する
ことが容易に可能である。例えば、第5図に示した第1
のカウント回路45の代わりに異なるカウント回路が用
いられても良い。この異なるカウント回路は、第1及び
第2の検出パルスに応答して、カウントをそれぞれアッ
プ及びダウンし、第1及び第2の出力信号を、前記カウ
ントが第1の下側閾値まで減少した時及び前記第1のカ
ウントが第1の上側閾値まで増大した時、それぞれ出力
するものである。加えて、第5図に示した第2のカウン
ト回路47の代わりに、もう一つの異なるカウント回路
が用いられても良い。このもう一つの異なるカウント回
路は、第3及び第4の検出パルスに応答して、カウント
をそれぞれアップ及びダウンし、第3及び第4の出力信
号を、カウントが第1の下側閾値まで減少した時及び前
記第1のカウントが第1の上側閾値まで増大した時、そ
れぞれ出力するものである。j@5図において、極性判
定回路40は、時分割多重デジタル信号に、互いに異な
る極性を持つ同期ワードの対がK (Kは3以上の整数
)対、含まれる時は、同期ワード検出回路の対をに対、
カウント回路をに個含んでも良い。
されたが、当業者が本発明を種々の他の方法で実施する
ことが容易に可能である。例えば、第5図に示した第1
のカウント回路45の代わりに異なるカウント回路が用
いられても良い。この異なるカウント回路は、第1及び
第2の検出パルスに応答して、カウントをそれぞれアッ
プ及びダウンし、第1及び第2の出力信号を、前記カウ
ントが第1の下側閾値まで減少した時及び前記第1のカ
ウントが第1の上側閾値まで増大した時、それぞれ出力
するものである。加えて、第5図に示した第2のカウン
ト回路47の代わりに、もう一つの異なるカウント回路
が用いられても良い。このもう一つの異なるカウント回
路は、第3及び第4の検出パルスに応答して、カウント
をそれぞれアップ及びダウンし、第3及び第4の出力信
号を、カウントが第1の下側閾値まで減少した時及び前
記第1のカウントが第1の上側閾値まで増大した時、そ
れぞれ出力するものである。j@5図において、極性判
定回路40は、時分割多重デジタル信号に、互いに異な
る極性を持つ同期ワードの対がK (Kは3以上の整数
)対、含まれる時は、同期ワード検出回路の対をに対、
カウント回路をに個含んでも良い。
[発明の効果]
以上説明したように、本発明によれば、デジタル伝送網
の受信部に用いられ、受信デジタル信号が真の極性或い
は反転した極性を持っているかを判定する極性検出回路
を得ることができる。更に本発明によれば、受信デジタ
ル信号が真の極性或いは反転した極性を持っているかを
、フレーム同期信号及びマルチフレーム同期信号を用い
て判定することができる極性検出回路を得ることができ
る。しかも本発明の極性検出回路は構造が簡単である。
の受信部に用いられ、受信デジタル信号が真の極性或い
は反転した極性を持っているかを判定する極性検出回路
を得ることができる。更に本発明によれば、受信デジタ
ル信号が真の極性或いは反転した極性を持っているかを
、フレーム同期信号及びマルチフレーム同期信号を用い
て判定することができる極性検出回路を得ることができ
る。しかも本発明の極性検出回路は構造が簡単である。
第1図は本発明の第1の実施例による極性判定回路を持
つ第1の通信部のブロック図、第2図は第1図の第1の
通信部を含むデジタル伝送網のブロック図、第3図は第
1図の極性判定回路の動作を説明するためのタイムチャ
ート、第4図は第1図の極性判定回路のカウント回路の
動作を説明するだめの図、第5図は本発明の第2の実施
例による極性判定回路を含む第1の通信部のブロック図
である。 10は極性判定回路、及び12は第1及び第2の通信部
、13は伝送路、21及び22は第1及び第2の同期ワ
ード検出回路、23はカウント回路、24はアップダウ
ンカウンタ、25は制御信号、26は一致デート、27
及び28はアンドゲート、29はカウント停止回路、3
0はオアゲート、31はフリップフロップ、32は同期
確定検出回路、33はデコーダ、40は極性判定回路、
43及び44は第3及び第4の同期ワード検出回路、4
5及び47は第1及び第2のカウント回路、46及び4
8は第1及び第2のカウント侵出回路、49及び50は
アンドゲート。 第 2図 第4 図 信号の弁生
つ第1の通信部のブロック図、第2図は第1図の第1の
通信部を含むデジタル伝送網のブロック図、第3図は第
1図の極性判定回路の動作を説明するためのタイムチャ
ート、第4図は第1図の極性判定回路のカウント回路の
動作を説明するだめの図、第5図は本発明の第2の実施
例による極性判定回路を含む第1の通信部のブロック図
である。 10は極性判定回路、及び12は第1及び第2の通信部
、13は伝送路、21及び22は第1及び第2の同期ワ
ード検出回路、23はカウント回路、24はアップダウ
ンカウンタ、25は制御信号、26は一致デート、27
及び28はアンドゲート、29はカウント停止回路、3
0はオアゲート、31はフリップフロップ、32は同期
確定検出回路、33はデコーダ、40は極性判定回路、
43及び44は第3及び第4の同期ワード検出回路、4
5及び47は第1及び第2のカウント回路、46及び4
8は第1及び第2のカウント侵出回路、49及び50は
アンドゲート。 第 2図 第4 図 信号の弁生
Claims (1)
- 【特許請求の範囲】 1、送信部と、受信部と、送信部及び受信部間の伝送路
とを含むデジタル伝送網の受信部に用いられる極性判定
回路であって、送信部は、各マルチフレームが第1、第
2、・・・、及び第N(Nは3以上の第1の整数)のフ
レームを含んだ連続したマルチフレームを含む時分割多
重デジタル信号を、伝送路に送信し、各マルチフレーム
の第1のフレームは、第1の予め定められた同期ワード
を表わすマルチフレーム同期信号と該マルチフレーム同
期信号に続く送信データ信号とを含んでおり、各マルチ
フレームの第2乃至第Nのフレームの各々は、第2の予
め定められた同期ワードを表わすフレーム同期信号と該
フレーム同期信号に続く送信データ信号とを含んでおり
、第2の予め定められた同期ワードは、第1の予め定め
られた同期ワードを反転することによって決められてお
り、受信部は、時分割多重デジタル信号を伝送路から受
信デジタル信号として受信し、受信デジタル信号は、伝
送路が送信部及び受信部間に極性において正しく接続さ
れている時、時分割多重デジタル信号の極性に等しい真
の極性を持っており、受信デジタル信号は、伝送路が送
信部及び受信部間に極性において間違って接続されてい
る時、真の極性に対して反転した極性を持っており、前
記極性判定回路は、受信デジタル信号が真の極性或いは
反転した極性を持っているかを判定し、前記極性判定回
路は、それによって、第1及び第2の判定結果信号を、
それぞれ、前記極性判定回路が、受信デジタル信号が真
の極性を持っていること及び受信デジタル信号が反転し
た極性を持っていることを、判定した時、出力するもの
であり、第1及び第2の判定結果信号は、それぞれ、受
信デジタル信号が真の極性を持っていること及び受信デ
ジタル信号が反転した極性を持っていることを示してい
る前記極性判定回路において、 受信デジタル信号を受け、第1の予め定められた同期ワ
ードを検出し、第1の予め定められた同期ワードを検出
する度に第1の検出パルスを出力する第1の同期ワード
検出手段と、 受信デジタル信号を受け、第2の予め定められた同期ワ
ードを検出し、第2の予め定められた同期ワードを検出
する度に第2の検出パルスを出力する第2の同期ワード
検出手段と、 第1及び第2の同期ワード検出手段に接続され、初期値
と、初期値よりも予め選択された値M(Mは2以上の第
2の整数)だけ高い上側閾値と、初期値よりも前記予め
選択された値Mだけ低い下側閾値とを有し、第1及び第
2の検出パルスに応答して、カウントをそれぞれダウン
及びアップし、前記第1及び前記第2の判定結果信号を
、前記カウントが上側閾値まで増大した時及び前記カウ
ントが下側閾値まで減少した時、それぞれ出力するカウ
ント手段とを、有することを特徴とする極性判定回路。 2、カウント手段に接続され、第1及び第2の判定結果
信号の一つに応答して、カウント手段を停止し、カウン
ト手段に、第1及び第2の判定結果信号の前記一つを、
第1及び第2の判定結果信号の前記一つを受信した後も
、連続して出力させるカウント停止手段を、更に含む請
求項1記載の極性判定回路。 3、送信部と、受信部と、送信部及び受信部間の伝送路
とを含むデジタル伝送網の受信部に用いられる極性判定
回路であって、送信部は、各マルチフレームが第1、第
2、・・・、及び第N(Nは3以上の第1の整数)のフ
レームを含んだ連続したマルチフレームを含む時分割多
重デジタル信号を、伝送路に送信し、各マルチフレーム
の第1のフレームは、第1の予め定められた同期ワード
を表わすマルチフレーム同期信号と該マルチフレーム同
期信号に続く送信データ信号とを含んでおり、各マルチ
フレームの第2乃至第Nのフレームの各々は、第2の予
め定められた同期ワードを表わすフレーム同期信号と該
フレーム同期信号に続く送信データ信号とを含んでおり
、第2の予め定められた同期ワードは、第1の予め定め
られた同期ワードを反転することによって決められてお
り、受信部は、時分割多重デジタル信号を伝送路から受
信デジタル信号として受信し、受信デジタル信号は、伝
送路が送信部及び受信部間に極性において正しく接続さ
れている時、時分割多重デジタル信号の極性に等しい真
の極性を持っており、受信デジタル信号は、伝送路が送
信部及び受信部間に極性において間違って接続されてい
る時、真の極性に対して反転した極性を持っており、前
記極性判定回路は、受信デジタル信号が真の極性或いは
反転した極性を持っているかを判定し、前記極性判定回
路は、それによって、第1及び第2の判定結果信号を、
それぞれ、前記極性判定回路が、受信デジタル信号が真
の極性を持っていること及び受信デジタル信号が反転し
た極性を持っていることを、判定した時、出力するもの
であり、前記第1及び前記第2の判定結果信号は、それ
ぞれ、受信デジタル信号が真の極性を持っていること及
び受信デジタル信号が反転した極性を持っていることを
示している前記極性判定回路において、 受信デジタル信号を受け、第1の予め定められた同期ワ
ードを検出し、第1の予め定められた同期ワードを検出
する度に第1の検出パルスを出力する第1の同期ワード
検出手段と、 受信デジタル信号を受け、第2の予め定められた同期ワ
ードを検出し、第2の予め定められた同期ワードを検出
する度に第2の検出パルスを出力する第2の同期ワード
検出手段と、 第1及び第2の同期ワード検出手段に接続され、初期値
と、初期値よりも予め選択された値M(Mは2以上の第
2の整数)だけ高い上側閾値、及び初期値よりも前記予
め選択された値Mだけ低い下側閾値を有し、第1及び第
2の検出パルスに応答して、カウントをそれぞれアップ
及びダウンし、前記第1及び前記第2の判定結果信号を
、前記カウントが下側閾値まで減少した時及び前記カウ
ントが上側閾値まで増大した時、それぞれ出力するカウ
ント手段とを、有することを特徴とする極性判定回路。 4、カウント手段に接続され、第1及び第2の判定結果
信号の一つに応答して、カウント手段を停止し、カウン
ト手段に、第1及び第2の判定結果信号の前記一つを第
1及び第2の判定結果信号の前記一つを受信した後も、
連続して出力させるカウント停止手段を、更に含む請求
項3記載の極性判定回路。 5、送信部と、受信部と、送信部及び受信部間の伝送路
とを含むデジタル伝送網の受信部に用いられる極性判定
回路であって、送信部は、各マルチフレームが第1、第
2、・・・、及び第N(Nは3以上の第1の整数)のフ
レームを含んだ連続したマルチフレームを含む時分割多
重デジタル信号を、伝送路に送信し、各マルチフレーム
の第1のフレームは、第1の予め定められた同期ワード
を表わすマルチフレーム同期信号と該マルチフレーム同
期信号に続く送信データ信号とを含んでおり、各マルチ
フレームの第2乃至第Nのフレームの各々は、フレーム
同期信号と該フレーム同期信号に続く送信データ信号と
を含んでおり、各マルチフレームの第2乃至第Nのフレ
ームの少なくとも二つのフレーム同期信号の各々は、第
1の予め定められた同期ワードを反転することによって
決められた、第2の予め定められた同期ワードを表わし
ており、受信部は、時分割多重デジタル信号を伝送路か
ら受信デジタル信号として受信し、受信デジタル信号は
、伝送路が送信部及び受信部間に極性において正しく接
続されている時、時分割多重デジタル信号の極性に等し
い真の極性を持っており、受信デジタル信号は、伝送路
が送信部及び受信部間に極性において間違って接続され
ている時、真の極性に対して反転した極性を持っており
、前記極性判定回路は、受信デジタル信号が真の極性或
いは反転した極性を持っているかを判定し、前記極性判
定回路は、それによって、第1及び第2の判定結果信号
を、それぞれ、極性判定回路が、受信デジタル信号が真
の極性を持っていること、及び受信デジタル信号が反転
した極性を持っていることを、判定した時、出力するも
のであり、前記第1及び前記第2の判定結果信号は、そ
れぞれ、受信デジタル信号が真の極性を持っていること
及び受信デジタル信号が反転した極性を持っていること
を示している前記極性判定回路において、受信デジタル
信号を受け、第1の予め定められた同期ワードを検出し
、第1の予め定められた同期ワードを検出する度に第1
の検出パルスを出力する第1の同期ワード検出手段と、 受信デジタル信号を受け、第2の予め定められた同期ワ
ードを検出し、第2の予め定められた同期ワードを検出
する度に第2の検出パルスを出力する第2の同期ワード
検出手段と、 第1及び第2の同期ワード検出手段に接続され、初期値
と、該初期値よりも予め選択された値M(Mは2以上の
第2の整数)だけ高い上側閾値と、初期値よりも前記予
め選択された値Mだけ低い下側閾値とを有し、第1及び
第2の検出パルスに応答して、カウントをそれぞれダウ
ン及びアップし、前記第1及び前記第2の判定結果信号
を、前記カウントが上側閾値まで増大した時及び前記カ
ウントが下側閾値まで減少した時、それぞれ出力するカ
ウント手段とを、有することを特徴とする極性判定回路
。 6、カウント手段に接続され、第1及び第2の判定結果
信号の一つに応答して、カウント手段を停止し、カウン
ト手段に、第1及び第2の判定結果信号の前記一つを、
第1及び第2の判定結果信号の前記一つを受信した後も
、連続して出力させるカウント停止手段を、更に含む請
求項5記載の極性判定回路。 7、送信部と、受信部と、送信部及び受信部間の伝送路
とを含むデジタル伝送網の受信部に用いられる極性判定
回路であって、送信部は、各マルチフレームが第1、第
2、・・・、及び第N(Nは3以上の第1の整数)のフ
レームを含んだ連続したマルチフレームを含む時分割多
重デジタル信号を、伝送路に送信し、各マルチフレーム
の第1のフレームは、第1の予め定められた同期ワード
を表わすマルチフレーム同期信号と該マルチフレーム同
期信号に続く送信データ信号とを含んでおり、各マルチ
フレームの第2乃至第Nのフレームの各々は、フレーム
同期信号と該フレーム同期信号に続く送信データ信号と
を含んでおり、各マルチフレームの第2乃至第Nのフレ
ームの少なくとも二つのフレーム同期信号の各々は、第
1の予め定められた同期ワードを反転することによって
決められた、第2の予め定められた同期ワードを表わし
ており、受信部は、時分割多重デジタル信号を伝送路か
ら受信デジタル信号として受信し、受信デジタル信号は
、伝送路が送信部及び受信部間に極性において正しく接
続されている時、時分割多重デジタル信号の極性に等し
い真の極性を持っており、受信デジタル信号は、伝送路
が送信部及び受信部間に極性において間違って接続され
ている時、真の極性に対して反転した極性を持っており
、前記極性判定回路は、受信デジタル信号が真の極性或
いは反転した極性を持っているかを判定し、前記極性判
定回路は、それによって、第1及び第2の判定結果信号
を、それぞれ、前記極性判定回路が、受信デジタル信号
が真の極性を持っていること及び受信デジタル信号が反
転した極性を持っていることを、判定した時、出力する
ものであり、前記第1及び前記第2の判定結果信号は、
それぞれ、受信デジタル信号が真の極性を持っているこ
と及び受信デジタル信号が反転した極性を持っているこ
とを示している前記極性判定回路において、受信デジタ
ル信号を受け、第1の予め定められた同期ワードを検出
し、第1の予め定められた同期ワードを検出する度に第
1の検出パルスを出力する第1の同期ワード検出手段と
、 受信デジタル信号を受け、第2の予め定められた同期ワ
ードを検出し、第2の予め定められた同期ワードを検出
する度に第2の検出パルスを出力する第2の同期ワード
検出手段と、 第1及び第2の同期ワード検出手段に接続され、初期値
と、初期値よりも予め選択された値M(Mは2以上の第
2の整数)だけ高い上側閾値、及び初期値よりも前記予
め選択された値Mだけ低い下側閾値を有し、第1及び第
2の検出パルスに応答して、カウントをそれぞれアップ
及びダウンし、前記第1及び前記第2の判定結果信号を
、前記カウントが下側閾値まで減少した時及び前記カウ
ントが上側閾値まで増大した時、それぞれ出力するカウ
ント手段とを、有することを特徴とする極性判定回路。 8、カウント手段に接続され、第1及び第2の判定結果
信号の一つに応答して、カウント手段を停止し、カウン
ト手段に、第1及び第2の判定結果信号の前記一つを、
第1及び第2の判定結果信号の前記一つを受信した後も
、連続して出力させるカウント停止手段を、更に含む請
求項7記載の極性判定回路。 9、送信部と、受信部と、送信部及び受信部間の伝送路
とを含むデジタル伝送網の受信部に用いられる極性判定
回路であって、送信部は、各マルチフレームが第1、第
2、・・・、及び第N(Nは3以上の第1の整数)のフ
レームを含んだ連続したマルチフレームを含む時分割多
重デジタル信号を、伝送路に送信し、各マルチフレーム
の第1のフレームは、第1の予め定められた同期ワード
を表わすマルチフレーム同期信号と該マルチフレーム同
期信号に続く送信データ信号とを含んでおり、各マルチ
フレームの第2乃至第Nのフレームの各々は、フレーム
同期信号と該フレーム同期信号に続く送信データ信号と
を含んでおり、各マルチフレームの第2乃至第Nのフレ
ームの少なくとも二つのフレーム同期信号の各々は、第
1の予め定められた同期ワードを反転することによって
決められた、第2の予め定められた同期ワードを表わし
ており、各マルチフレームの第2乃至第Nのフレームの
前記少なくとも二つを除く、第2乃至第Nのフレームの
少なくとも一つのフレーム同期信号は、第1及び第2の
予め定められた同期ワードのいずれとも異なる第3の予
め定められた同期ワードを表わしており、各マルチフレ
ームの第2乃至第Nのフレームの少なくとも二つの残り
のもののフレーム同期信号の各々は、第3の予め定めら
れた同期ワードを反転することによって決められた、第
4の予め定められた同期ワードを表わしており、受信部
は、時分割多重デジタル信号を伝送路から受信デジタル
信号として受信し、受信デジタル信号は、伝送路が送信
部及び受信部間に極性において正しく接続されている時
、時分割多重デジタル信号の極性に等しい真の極性を持
っており、受信デジタル信号は、伝送路が送信部及び受
信部間に極性において間違って接続されている時、真の
極性に対して反転した極性を持っており、前記極性判定
回路は、受信デジタル信号が真の極性或いは反転した極
性を持っているかを判定し、前記極性判定回路は、それ
によって、第1及び第2の判定結果信号を、それぞれ、
前記極性判定回路が、受信デジタル信号が真の極性を持
っていること及び受信デジタル信号が反転した極性を持
っていることを、判定した時、出力するものであり、前
記第1及び前記第2の判定結果信号は、それぞれ、受信
デジタル信号が真の極性を持っていること及び受信デジ
タル信号が反転した極性を持っていることを示している
前記極性判定回路において、受信デジタル信号を受け、
第1の予め定められた同期ワードを検出し、第1の予め
定められた同期ワードを検出する度に第1の検出パルス
を出力する第1の同期ワード検出手段と、 受信デジタル信号を受け、第2の予め定められた同期ワ
ードを検出し、第2の予め定められた同期ワードを検出
する度に第2の検出パルスを出力する第2の同期ワード
検出手段と、 受信デジタル信号を受け、第3の予め定められた同期ワ
ードを検出し、第3の予め定められた同期ワードを検出
する度に第3の検出パルスを出力する第3の同期ワード
検出手段と、 受信デジタル信号を受け、第4の予め定められた同期ワ
ードを検出し、第4の予め定められた同期ワードを検出
する度に第4の検出パルスを出力する第4の同期ワード
検出手段と、 第1及び第2の同期ワード検出手段に接続され、第1の
初期値と、該第1の初期値よりも予め選択された値M(
Mは2以上の第2の整数)だけ高い第1の上側閾値と、
第1の初期値よりも前記予め選択された値Mだけ低い第
1の下側閾値とを有し、第1及び第2の検出パルスに応
答して、第1のカウントをそれぞれダウン及びアップし
、第1及び第2の出力信号を、前記第1のカウントが第
1の上側閾値まで増大した時及び前記第1のカウントが
第1の下側閾値まで減少した時、それぞれ出力する第1
のカウント手段と、 第1のカウント手段に接続され、前記第1及び前記第2
の出力信号の一つに応答して、第1のカウント手段を停
止し、第1のカウント手段に、前記第1及び前記第2の
出力信号の前記一つを、前記第1及び前記第2の出力信
号の前記一つを受信した後も、連続して出力させる第1
のカウント停止手段と、 第3及び第4の同期ワード検出手段に接続され、第2の
初期値と、該第2の初期値よりも前記予め選択された値
Mだけ高い第2の上側閾値と、第2の初期値よりも前記
予め選択された値Mだけ低い第2の下側閾値とを有し、
第3及び第4の検出パルスに応答して、第2のカウント
をそれぞれダウン及びアップし、第3及び第4の出力信
号を、前記第2のカウントが第2の上側閾値まで増大し
た時及び前記第2のカウントが第2の下側閾値まで減少
した時、それぞれ出力する第2のカウント手段と、 第2のカウント手段に接続され、前記第3及び前記第4
の出力信号の一つに応答して、第2のカウント手段を停
止し、第2のカウント手段に、前記第3及び前記第4の
出力信号の前記一つを、前記第3及び前記第4の出力信
号の前記一つを受信した後も、連続して出力させる第2
のカウント停止手段と、 第1及び第2のカウント手段に接続され、前記第1及び
前記第2の判定結果信号を、前記第1及び前記第3の出
力信号を受けている間及び前記第2及び前記第4の出力
信号を受けている間、それぞれ発生する判定結果信号発
生手段とを、有することを特徴とする極性判定回路。 10、送信部と、受信部と、送信部及び受信部間の伝送
路とを含むデジタル伝送網の受信部に用いられる極性判
定回路であって、送信部は、各マルチフレームが第1、
第2、・・・、及び第N(Nは3以上の第1の整数)の
フレームを含んだ連続したマルチフレームを含む時分割
多重デジタル信号を、伝送路に送信し、各マルチフレー
ムの第1のフレームは、第1の予め定められた同期ワー
ドを表わすマルチフレーム同期信号と該マルチフレーム
同期信号に続く送信データ信号とを含んでおり、各マル
チフレームの第2乃至第Nのフレームの各々は、フレー
ム同期信号と該フレーム同期信号に続く送信データ信号
とを含んでおり、各マルチフレームの第2乃至第Nのフ
レームの少なくとも二つのフレーム同期信号の各々は、
第1の予め定められた同期ワードを反転することによっ
て決められた、第2の予め定められた同期ワードを表わ
しており、各マルチフレームの第2乃至第Nのフレーム
の前記少なくとも二つを除く、第2乃至第Nのフレーム
の少なくとも一つのフレーム同期信号は、第1及び第2
の予め定められた同期ワードのいずれとも異なる第3の
予め定められた同期ワードを表わしており、各マルチフ
レームの第2乃至第Nのフレームの少なくとも二つの残
りのもののフレーム同期信号の各々は、第3の予め定め
られた同期ワードを反転することによって決められた、
第4の予め定められた同期ワードを表わしており、受信
部は、時分割多重デジタル信号を伝送路から受信デジタ
ル信号として受信し、受信デジタル信号は、伝送路が送
信部及び受信部間に極性において正しく接続されている
時、時分割多重デジタル信号の極性に等しい真の極性を
持っており、受信デジタル信号は、伝送路が送信部及び
受信部間に極性において間違って接続されている時、真
の極性に対して反転した極性を持っており、前記極性判
定回路は、受信デジタル信号が真の極性或いは反転した
極性を持っているかを判定し、前記極性判定回路は、そ
れによって、第1及び第2の判定結果信号を、それぞれ
、前記極性判定回路が、受信デジタル信号が真の極性を
持っていること及び受信デジタル信号が反転した極性を
持っていることを、判定した時、出力するものであり、
前記第1及び前記第2の判定結果信号は、それぞれ、受
信デジタル信号が真の極性を持っていること及び受信デ
ジタル信号が反転した極性を持っていることを示してい
る前記極性判定回路において、受信デジタル信号を受け
、第1の予め定められた同期ワードを検出し、第1の予
め定められた同期ワードを検出する度に第1の検出パル
スを出力する第1の同期ワード検出手段と、 受信デジタル信号を受け、第2の予め定められた同期ワ
ードを検出し、第2の予め定められた同期ワードを検出
する度に第2の検出パルスを出力する第2の同期ワード
検出手段と、 受信デジタル信号を受け、第3の予め定められた同期ワ
ードを検出し、第3の予め定められた同期ワードを検出
する度に第3の検出パルスを出力する第3の同期ワード
検出手段と、 受信デジタル信号を受け、第4の予め定められた同期ワ
ードを検出し、第4の予め定められた同期ワードを検出
する度に第4の検出パルスを出力する第4の同期ワード
検出手段と、 第1及び第2の同期ワード検出手段に接続され、第1の
初期値と、第1の初期値よりも予め選択された値M(M
は2以上の第2の整数)だけ高い第1の上側閾値と、第
1の初期値よりも前記予め選択された値Mだけ低い第1
の下側閾値とを有し、第1及び第2の検出パルスに応答
して、第1のカウントをそれぞれアップ及びダウンし、
第1及び第2の出力信号を、前記第1のカウントが第1
の下側閾値まで減少した時及び前記第1のカウントが第
1の上側閾値まで増大した時、それぞれ出力する第1の
カウント手段と、 第1のカウント手段に接続され、前記第1及び前記第2
の出力信号の一つに応答して、第1のカウント手段を停
止し、第1のカウント手段に、前記第1及び前記第2の
出力信号の前記一つを、前記第1及び前記第2の出力信
号の前記一つを受信した後も、連続して出力させる第1
のカウント停止手段と、 第3及び第4の同期ワード検出手段に接続され、第2の
初期値と、第2の初期値よりも前記予め選択された値M
だけ高い第2の上側閾値と、第2の初期値よりも前記予
め選択された値Mだけ低い第2の下側閾値とを有し、第
3及び第4の検出パルスに応答して、第2のカウントを
それぞれアップ及びダウンし、第3及び第4の出力信号
を、前記第2のカウントが第2の下側閾値まで減少した
時及び前記第2のカウントが第2の上側閾値まで増大し
た時、それぞれ出力する第2のカウント手段と、 第2のカウント手段に接続され、前記第3及び前記第4
の出力信号の一つに応答して、第2のカウント手段を停
止し、第2のカウント手段に、前記第3及び前記第4の
出力信号の前記一つを、前記第3及び前記第4の出力信
号の前記一つを受信した後も、連続して出力させる第2
のカウント停止手段と、 第1及び前記第2のカウント手段に接続され、前記第1
及び前記第2の判定結果信号を、前記第1及び前記第3
の出力信号を受けている間及び前記第2及び前記第4の
出力信号を受けている間、それぞれ発生する判定結果信
号発生手段とを、有することを特徴とする極性判定回路
。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32596190A JPH067655B2 (ja) | 1989-11-29 | 1990-11-29 | 極性判定回路 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30955589 | 1989-11-29 | ||
JP1-309555 | 1989-11-29 | ||
JP32596190A JPH067655B2 (ja) | 1989-11-29 | 1990-11-29 | 極性判定回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH03219745A true JPH03219745A (ja) | 1991-09-27 |
JPH067655B2 JPH067655B2 (ja) | 1994-01-26 |
Family
ID=26565995
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP32596190A Expired - Lifetime JPH067655B2 (ja) | 1989-11-29 | 1990-11-29 | 極性判定回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH067655B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1999000955A1 (fr) * | 1997-06-30 | 1999-01-07 | Kabushiki Kaisha Kenwood | Circuit d'acquisition de synchronisation pour mise en phase absolue |
JP2017229072A (ja) * | 2017-06-27 | 2017-12-28 | パナソニックIpマネジメント株式会社 | ドアホンシステムおよび通信方法 |
JP2017229071A (ja) * | 2017-06-27 | 2017-12-28 | パナソニックIpマネジメント株式会社 | ドアホンシステムおよび通信方法 |
-
1990
- 1990-11-29 JP JP32596190A patent/JPH067655B2/ja not_active Expired - Lifetime
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1999000955A1 (fr) * | 1997-06-30 | 1999-01-07 | Kabushiki Kaisha Kenwood | Circuit d'acquisition de synchronisation pour mise en phase absolue |
US6678342B1 (en) | 1997-06-30 | 2004-01-13 | Kabushiki Kaisha Kenwood | Absolute-phasing synchronization capturing circuit |
JP2017229072A (ja) * | 2017-06-27 | 2017-12-28 | パナソニックIpマネジメント株式会社 | ドアホンシステムおよび通信方法 |
JP2017229071A (ja) * | 2017-06-27 | 2017-12-28 | パナソニックIpマネジメント株式会社 | ドアホンシステムおよび通信方法 |
Also Published As
Publication number | Publication date |
---|---|
JPH067655B2 (ja) | 1994-01-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4225960A (en) | Automatic synchronizing system for digital asynchronous communications | |
US4344180A (en) | Redundant word frame synchronization circuit | |
AU624168B2 (en) | Tdm demultiplexer with dedicated maintenance channels to indicate high-speed line faults to low speed circuits | |
EP0015730B1 (en) | A data transmission system, and a method of passing data through a data transmission system | |
JPS5810038B2 (ja) | 通信交換方式 | |
US4247936A (en) | Digital communications system with automatic frame synchronization and detector circuitry | |
CA1257718A (en) | Remote digital carrier alarm and terminal by-pass system | |
US5101401A (en) | Polarity judging arrangement by using frame synchronization signals of a received signal | |
US4472811A (en) | Subscribers loop synchronization | |
US4551830A (en) | Apparatus for providing loopback of signals where the signals being looped back have an overhead data format which is incompatible with a high speed intermediate carrier overhead format | |
US5619532A (en) | Digital communication system | |
JPH03219745A (ja) | 極性判定回路 | |
US3969582A (en) | System for automatic synchronization of blocks transmitting a series of bits | |
US4783786A (en) | CMI signal transmission system | |
US6456595B1 (en) | Alarm indication signal detection in the presence of special line codes in DS1 (T1) telephone circuits | |
JPH08186554A (ja) | 時分割多重伝送装置および復号化回路 | |
US5363417A (en) | Clock slip counting process and apparatus | |
JPS6178239A (ja) | フレ−ム同期回路 | |
US4502138A (en) | Synchronization system for key telephone system | |
JPS592461A (ja) | 擬似同期防止方式 | |
GB2103053A (en) | Improvements relating to transmission of data in blocks | |
JPH0221183B2 (ja) | ||
JPS63103528A (ja) | タイムスロツトアサインテ−ブル切替制御方式 | |
JPS61181237A (ja) | 通信制御端末 | |
JPS6010832A (ja) | 同期検出回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080126 Year of fee payment: 14 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090126 Year of fee payment: 15 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100126 Year of fee payment: 16 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110126 Year of fee payment: 17 |
|
EXPY | Cancellation because of completion of term |