JPH03218672A - 半導体装置及びそれを搭載した信号処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は半導体装置及びそれを搭載した信号処理装置に
係り、特に所定の蓄積時間に蓄積された信号電荷を複数
の電荷蓄積型センサ素子から読み出した信号に基づいて
、次の蓄積時間を決定する半導体装置及びそれを搭載し
た信号処理装置に関する。

本発明は、ファクシミリ、カメラ、画像読取用スキャナ
装置等に好適に用いられるものである。

［従来の技術］ 従来、電荷蓄積型の光センサ装置は、次に示すような構
成であった・ 第１４図は、電荷蓄積型の光センサ装置の構成を示す模
式図である。

同図に示すように、複数（ｎ個）のセンサ七ル８１〜Ｓ
，，にそれぞれ該センサセルによる信号を読み出す為の
スイッチング回路ＳＷ１〜ＳＷｎが電気的に接続され、
各スイッチング回路ＳＷ１〜ＳＷｏはシフトレジスタＳ
Ｒに電気的に接続されて、該シフトレジスタにより順次
走査され、名センサセルに蓄積された信号が順次増幅器
ＡＭに送られ、出力端子ｏｕｔから出力される。増幅欝
ＡＭからの出力は、演算回路Ｃでピーク検出・ヰ均値演
算され、次回のセンサセルでの蓄積時間な決定して、シ
フトレジスタＳＲに制御信号を送るようにフィードバッ
クされる。このように蓄積間間をセンサセルから読み出
した信号に基づいて法定するのは、蓄積時間が感度やＳ
／Ｎ比に大きな影響を与えるからである。

第１５図は、上記電荷蓄積型の光センサ装置の信号読み
取りサイクルを説明する為の模式図である。

同図に示すように、一回の信号読み取りサイクルは蓄積
時間（１ｎ）　、読み出し時間（ｔｒ）の他に、次回の
蓄積時間（１，．，）を算出するための演算時間（１ｃ
）が必要になり、さらに第１回目の蓄積時間を算出する
ための最終的に出力されない１サイクルの空読み時間（
１ｎ−＋　＋１ｒ＋ｔｅ）が必要となる。

［発明が解決しようとする課題］ しかしながら、上記のような演算時間（１．）、空読み
時間（１ｎ−＋　＋１，＋１ｃ）は高速動作の障害とな
り、また信号の演算回路も複雑となって、近頃信号処理
装置に望まれるような、より低コスト化、より高信頼性
ユニット化を達成する上での解決すべき技術課題となっ
ていた。

［課題を解決するための手段］ 本発明の半導体装置は、複数の電荷蓄積型センサ素子と
、前記複数の電荷蓄積型センサ素子の各々に対して絶縁
部材を介して当該電荷蓄積型センサ素子と静電容量的に
共通に接続される導電部材と、を有する半導体装置であ
って、 前記半導体装置は、前記複数の電荷蓄積型センサ素子に
蓄積された各々の電圧の平均値に対応する信号電圧を前
記導電部材より出力するものである。

本発明の信号処理装置は、複数の電荷蓄積型センサ素子
と、前記複数の電荷蓄積型センサ素子の各々に対して絶
縁部材を介して当該電荷蓄積型センサ素子と静電容量的
に共通に接続される導電部材と、を有する半導体装置と
、 前記電荷蓄積型センサ素子からの信号の読み出しを行う
ための駆動手段と、 前記導電部材から出力信号を読み出すための読み出し手
段と、を有し、 前記読み出し手段が前記導電部材より出力された出力信
号を前記駆動手段にフィードバックするものである。

これら半導体装置、駆動手段、読み出し手段等は、例え
ば■単結晶シリコン基板上などに一体的に作り込まれる
構成であっても良いし、０それぞれ別の基板上に形成さ
れ一つの支持体上に配置され夫々が電気的に接続されて
いるものであっても良い。又、Ωこれらが夫々別の支持
体上にあって電気的に接続されたものであっても良い。

これらの構成は適宜選択されるものであり、例えば、半
導体装置として単結晶半導体基板を有するものであれば
、上記■の構造が小型化の為に好ましく、等倍型長尺セ
ンサのように絶縁基板上に光電変換部を形成するもので
あれば、上記■の構造が望ましい。

［作用］ 本発明の半導体装置として電荷蓄積型のセンサ素子とし
た場合において、それぞれの電荷蓄積型センサ素子から
蓄積された信号の読み取りを開始すると、蓄積された電
圧（Ｖｊ　）が容量（Ｃ．）を介して導電層に非破壊で
伝わる。この導電層と接地電位との浮遊容量を（ｃｙ）
とすると、この導電層の電圧（Ｖ。）は、 （Ｖ，〜■ｏ　：センサ出力電圧） となる。

ここで、通常Ｃｘ＞＞ＣＹの関係が成り立つので、前式
は、 ｖｘ　＝ ｎ となり、このことは導電層の電圧ＶＸが各センサの蓄積
された電圧の平均値となることを示している。

すなわち、本発明の半導体装置及びそれを搭載した信号
処理装置において、前記導電層の電圧■８は、電荷蓄積
型センサ素子における電荷の蓄積動作中、常時出力され
るため、蓄積動作中に最適蓄積時間を演算することが可
能となる。

［実施例］ 以下、図面を参照しながら、本発明の実施例について説
明する。

まず、本発明による実施態様例について説明するが、本
発明は以下の実施態様例に限定されるものではなく本発
明の目的が達成される構成であれば良い。

？発明の好適な実施態様例としてはラインセンサ、エリ
アセンサ等の光センサ装置がある。一例としてエリアセ
ンサを用いた光センサ装置について説明する。

第１図は、本発明によるエリアセンサの一例を示す模式
的斜視図である。

同図において、ｌ００１は、少な《とも絶縁性表面を有
する基板であり、この基板１００１としては、ガラス、
アルミナ、サファイヤ、その他各種セラミックス、樹脂
等の絶縁基板そのもの、或いはシリコン単結晶等の半導
体基板上にＳｉ．０，やＳｔＪｙ等の絶縁層を形成した
もの、更には例えばＡＩ２の金属板上にＡＩ２ｕｅｓ等
の絶縁層を形成するなど、表面に絶縁層をもつ金属製基
板等が用いられる。

ｌ００２は、導電層であり、蒸着やスパッタリング法な
どにより形成されたＡｊ２　，Ｃｒ，Ｎｉ．Ｃｕ，Ａｕ
，Ａｇ，ｐｔ，　ｗ　　等の金属材料或いはＳｎＯ■，
ＩＴＯ等の酸化物からなる。

１００３は、絶縁層であり、スパッタリング法やＣＶＤ
法によって形成される酸化シリコン（ＳｉウＯｙ）や窒
化シリコン（ＳｔＫＮｙ）　ｔ酸化窒化シリコン（ＳＩ
ＸＯｙＮｌ）からなる。もちろんＰ（リン）やＢ（ボロ
ン）がドーブされたＰＳＧ膜やＢＳＧ膜或いはＢＰＳＧ
膜であってもよい。

１００４は、活性領域を形成する半導体層である。

この半導体層ｌ００４には、電荷蓄積型のセンサ素子と
して感光性の光電変換部やスイッチ素子等が形成される
。従って、この半導体層としては、例えばＳｉ，　Ｇｅ
，　Ｓｅ，　ＳｉＧｅ，　ＳｉＣ，　ＧａＡｓ等の材料
から選択され、且つその構造状態も単結晶に限らず多結
晶、非品質（微結晶構造を含む）から適宜選択される。

又その層構成も単層に限らず複数層構成或いは超格子構
成であってもよい。

とりわけ好ましい構成としては単結晶シリコン、或いは
多結晶、非品質等の非単結晶シリコン、非品質シリコン
カーバイド（以下ａ−ＳｉＣとする）、非晶質セレン（
ａ−Ｓｅ）やａ−ＳＬとａ　−　Ｓ　ｌ　ｘ　Ｎ　ｙの
超格子構造である。

こうして形成されたセンサセル１００５が複数２次元状
にＸ−Ｙマトリクス配置されてエリアセンサ装置を構成
している。

また、上述した半導体層ｌ００４の形成にはあらゆる成
膜方法が用いられ得る。特にキャリアの易動度の高い半
導体装置とする為に単結晶材料を用いる場合には、本出
願人（譲受人）により提案された結晶形成方法（欧州特
許出願公開０２４４０８１号公報参照）により形成され
た単結晶を用いることが好ましい。もちろん周知のレー
ザーアニール法等により再結晶化され単結晶となしたも
のも可能である。

特に前者が好ましい理由は、ＣＶＤ法等の気相成長法に
より直接単結晶を形成できることである。即ち、単結晶
を形成すべき面として核形成密度の異なる核形成面及び
非核形成面を形成する。

この時核形成面は、結晶成長して単結晶となる核が唯一
形成されるように微小なものとする。このような面上に
所望のガス種、圧力、温度条件を適宜設定し気相成長さ
せると該核形成面を基準とした単結晶が得られるのであ
る。

代表的な非核形成面を構成する材料としては？ｉＯ■、
核形成面を構成する材料としてはＳＬ３Ｎ４等である。

光電変換部の構造としては光起電力型或いは電荷蓄積部
を有する光導電型が採用される。もちろん電荷蓄積部を
付加した光起電力型であってもよい。

以下、本発明の半導体装置の特徴部分について説明する
が、以下の説明では簡易化のため上述したエリアセンサ
ではな《、ラインセンサを取り上げて説明する。

（第１実施例） 第２図（ａ）〜（ｄ）は、本発明によるラインセンサの
光センサセルの一例の製造工程を示す模式的断面図であ
る。

まず、第２図（ａ）に示すように、ＳｉＯ■基板１０１
上にスパッタリング法により導電層としてのＡｊ２層１
０２を層厚１μｍとなるよう堆積させて形成した。

更に、そノＡＩ２層１０２上に減圧ＣＶＤ法（ＬＰＧＶ
Ｄ）により窒化シリコン膜としてＳｉＪ＋層１０３を形
成し層厚１μｍの絶縁層とした。

ＳｉＪ４層１０３上に半導体層１０４として、粒径が１
．０μｍ以上の大粒径のｐｏｌｙ−Ｓｉを堆積させるの
であるが、この粒径が１．０μｍ以上の大粒径のｐｏ１
ｙ−Ｓｉは、本出願人が特願昭６２−７３６２９号、特
願昭６２−７３６３０号において提案した多結晶膜の形
成方法を用いて作成することが好ましい。従って、半導
体層１０４の堆積条件としては、ソースガスとしてｓｉ
Ｈｇｃｌｚ　．キャリアガスとしてＨ２、エッチングガ
スとしてＨＣＩ、ドーピングガスとしてＢ２Ｈ．を使用
し、上記方法により半導体層１０４としてｐ゛型半導体
層を形成した。

さらに、半導体層１０４上の所望の領域にフォトレジス
トＰＲを形成してパターニングし、フォトレジストＰＲ
で覆われていない領域にＰを熱拡散法で拡散し、ｎ型の
半導体領域１０４ａ，　１０４ｂ，　１０４ｃを形成す
る。これにより、光センサ素子を構成すべき半導体領域
１０４ｄ　，　１０４ｂ及び信号処理回路部を構成すべ
き半導体領域１０４ｂ，　１０４ｅ，　１０４ｃを横方
向に形成することができた。

？に、第２図（ｂ）に示すように、ＣＶＤ法を用いて、
Ｓｔｏ２からなる絶縁膜１０６を形成し、前記ｐ型の半
導体領域１０４ｄ上の所望の位置にコンタクトホール１
０７を形成する。

次に、第２図（Ｃ）に示すように、ｐ型の不純物が高濃
度にドーブされた低抵抗多結晶シリコン１０８，　１０
９をｐ型の半導体領域１０４ｄ，　ｌ０４ｅ上にＣＶＤ
法で形成する。なお、半導体領域１０４ｅ上の多結晶シ
リコン１０９は処理回路を形成するＭＯＳトランジスタ
のゲート電極となる。

次に、第２図（ｄ）に示すように、ＣＶＤ法により眉間
絶縁層としてのＳｉＯ■層１１０を全面に堆積させ、所
望の領域にコンタクトホールを形成し、スパッタ法によ
り　ｌを堆積させエッチングしてｌ電極１１１ａ〜ｌｉ
ｆｅを形成した。この間の熱処理により前記多結晶シリ
コン１０ｇより、ｐ型の不純物が半導体領域１０４ｄ内
に拡散され、ごく薄い低抵抗半導体層１１２が形成され
、多結晶シリコン１０８と半導体領域１０４ｄとのオー
ミックコンタクトが可能になる。

以下、上記構成の光センサセルについてより詳しく説明
する。

第３図は、本発明による光センサセルの一例を示す模式
的平面図である。

第４図は、第３図に示した光センサセルのＡ−Ａ゜線に
よる模式的縦断面である。

第５図は、第３図で示した光センサセルのＢ−Ｂ゜線に
よる模式的断面図である。

第６図は、本発明による光センサセルの等価回路図であ
る。

第３図，第４図，第５図に示すように、基板１０１上に
導電層１０２を介して設けられた絶縁層１０３上に受光
部とスイッチング素子部とを有するセンサセルが形成さ
れている。

受光部としては、ｐ型半導体領域である１０４ａ及び１
０４ｂ−３と、ｎ型半導体領域である１０４ｂ−２と、
のＰＮ接合部を含む光ダイオードを有する構成をとる。

スイッチング素子部としては、ｎ型半導体領域であるソ
ース領域１０４ｂ−１．　ｐ型半導体からなるチャネル
領域１０４ｅ．　ｎ型半導体からなるドレイン領域１０
４ｃを有するＭＯＳトランジスタを含む構成をとる。光
ダイオードのＰＮ接合は第３図に示すようにアノード領
域としてのｐ型半導体領域１０４ｂ−３をたんざく形が
複数配置して形成された“くし歯゜“状となっており光
生成キャリアを集積し易くしている。

又、光ダイオードのカソード領域としてのｎ型半導体領
域１０４ｂ−２とＭＯＳトランジスタのソース領域とし
てのｎ型半導体領域１０４ｂ−１とは共通の半導体層領
域となっている。

１１１ａは、ポリシリコンからなるアノード電極１０８
を介して半導体１０４のアノード領域１０４ｄに電気的
に接続するアノード電極配線であり、ｌｌｌｂは、ポリ
シリコンからなるＭＯＳトランジスタのゲート電極１０
９に電気的接続するゲート電極配線であり、ｌｌｌｃは
ドレイン領域１０４ｃに電気的に接続するドレイン電極
配線である。

このような構成の単位素子に入射した光はキャリアを発
生させ、その発生したキャリアはＰＮ接合により電子及
び正孔として蓄積される。そして、蓄積されたキャリア
（電子）は、ゲート電極に信号を印加しチャネル領域１
０４ｅの電位を変化させて、ソース領域よりドレイン領
域に電子を移動させることで電気信号として読み出され
る。

本実施例の光センサセルは、第５図に示すように、Ｓｉ
ａＮ４層１０３をはさんで半導体層１０４とＡρ層１０
２が寄生容量Ｃ　Ａｉを形成し、さらに八β層１０２と
大地との間で浮遊容量Ｃ１を形成する。

これを等価的に示したものが、第６図に示すような等価
回路図である。

第６図において、１１３は光センサとしてのダイオード
であり、このダイオード　１１３のカソード側はＭＯＳ
トランジスタ　１１４に接続され、また寄生容量Ｃ　Ａ
ｌ、浮遊容量ＣＩｌｌを介して接地される。

ラインセンサは、第３図に示したような光センサセルを
アレイ状に複数間隔をおいて並べて構成される。

第７図は上述した光センサセルを複数間隔をとって配置
したラインセンサ装置を示す模式図である。

第８図は第７図に示したラインセンサ装置の等価回路図
である。

これらの図を見れば理解できるように、各センサセルＳ
Ｓと導電層としての八β層１０２とが絶縁層１０３を扶
持することにより、寄生容量ＣＡをそれぞれ形成してい
る。又、Ａ２層１０２と大地との間は浮遊容量ＣＢを形
成している。

即ち第８図で説明するならば、各光センサセルのフォト
ダイオード　１１３のカソード側は各ＭＯＳトランジス
タ　１１４に接続され、また寄生容量ＣＡを介して、八
β層１０２に接続され、Ａβ層１０２は浮遊容量ＣＢを
介して共通に接地される。

それぞれのフォトダイオード１１３が読み取りを開始す
ると蓄積された電圧■，が容量ＣＡを介してＡＩ２層１
０２に非破壊で伝わる。この時、導電層たるｌ層１０２
の電圧■．は、 ・・１〜ｎ　　ｎＣＡ十Ｃｌｌ （Ｖ＋〜ｖｏ　：フォトダイオード出力電圧）となる。

ここで、本実施例の構造では、ｃ．＞＞Ｃａの関係が成
り立つので、前式は、 ■Ａ　＝ ｎ となり、このことはＶＡが各フォトダイオードの平均値
となることを示している。

また、前記出力電圧は、蓄電動作中常時出力されるため
、蓄積動作中に最適蓄積時間を演算することが可能とな
る。

従って本実施例のラインセンサ装置は、第９図に示すよ
うに、光センサの蓄積能力が変化しても、同時に最適蓄
積時間が追従して演算されるので、安定した信号がリア
ルタイムに得られる特徴を有している。

以上説明したように、本実施例のラインセンサ装置は第
１０図に示すように蓄積動作中に蓄積時間の演算が行わ
れ、空読み動作が不用となるため、ユニットとしての読
み取り速度が高速化することができる。また、平均値を
演算する回路も必要な《ユニット構成が簡易となりコス
トも下った。

即ち、以上詳細に説明したように、本例の半導体装置に
よれば、電荷蓄積型センサ素子からの出力の平均値を非
破壊で、且つ常時出力することができる。この結果とし
て、簡易な構成で、高速出力が可能な半導体光センサ装
置を提供することができる。

（第２実施例） 第１１図は第２実施例による光センサ装置を示す回路構
成図である。

同図において、ＰＤＩ−ＰＤｎはｎ個の受光素子として
の光ダイオード、０１〜Ｃ，，は光ダイオードＰＤ．〜
ＰＤｎに対応して設けられ、該光ダイオードにより光生
成された電荷を蓄積する為のキャパシタ、ＳＴ．〜ＳＴ
ｎは、これらを駆動する駆動手段としてのシフトレジス
タＳＲによって走査され、キャパシタ０１〜ｃｏに蓄積
された信号電荷を出力端子ＳＯＵＴへと出力する為の転
送スイッチング用トランジスタである。ＴＲ，〜ＴＲｎ
は信号読み出し後に、残留電荷をキャンセルする為に設
けられたリセットスイッチ用トランジスタである。

光ダイオードとキャパシタと転送用トランジスタとリセ
ット用トランジスタとの組み合わせ構成のセンサセルが
一列アレー状に例えば１９６０個配列して設けられる。

これらセンサセルは導電層３０２と絶縁層を介して容量
Ｃ　Ａｌ〜Ｃ　Ａｎがそれぞれ形成される。

そして導電層３０２は浮遊容量ＣＩ１を形成している。

次に読み出し方法について説明する。

各光ダイオードに光が照射されると蓄積される電圧に応
じた信号電圧が導電層に接続された出力端子ＭＯＵＴ及
びアンプＡＰを含む読み出し手段ＲＭに信号として読み
出される。

出力端子ＭＯＵＴより出力された信号の電圧が所望の蓄
積時間に対応する電圧になると演算回路ＣＣによってシ
フトレジスタＳＲの駆動を制御し転送用トランジスタＳ
　Ｔ　＋が順次オンされてＳＯＯＴに光電変換された出
力信号が出力される。この時、各リセットトランジスタ
ＴＲ，〜ＴＲｎは夫々読み出しが行われた後、順次オン
となりバイアス電圧ｂｒによって残留電荷がキャンセル
されるよう構成されている。

以上、第１１図を参照しながら詳しく説明したが、基本
的には第１実施例に示したものと同じである。ｂｄは光
トランジスタに逆バイアスを与えるバイアス電圧源であ
る。

第１２図（ａ）は本例による長尺光センサ装置の主要部
を示す模式的上面図である。

第１２図（ｂ）は第１２図（ａ）のＤ−Ｄ’線による模
式的断面図である。

第１２図（Ｃ）は第１２図（ａ）のＥ−Ｅ’線による模
式的断面図である。

本例によれば受光部ＰＤはＡ℃の下層電極３１１　、ｐ
型半導体層３１２、ｎ型半導体層３１３、八βの上部電
極３１４により構成されている。情報光は上部電極３１
４に形成された開口Ｗより光電変換層領域即ち３１２，
　３１３に入射する。ここで３１２，　３１３は上下が
逆となってる良い。

電荷蓄積部Ｃは、下層電極３２１、酸化シリコンからな
る絶縁層３２２、上部電極３２３からなる。

転送用トランジスタＳＴは、ドレイン電極３３１，ソー
ス電極３３２，多結晶シリコンからなるチャネル領域３
３３，窒化シリコンからなる絶縁層３３４，ゲート電極
３３５により形成されるｎチャネルのＴＰＴ構造である
。

同様にリセット用トランジスタＴＲはドレイン電極３４
１，ソース電極３４２，多結晶シリコンからなるチャネ
ル領域３４３，窒化シリコンからなる絶縁層３４４，ゲ
ート電極３４５から構成されている。

これら受光部、蓄積部、転送部、リセット部からなる単
位がＡ４短手巾の長さをもって多数アレー状に同一基板
上に配設され、その上に保護層３０５としてＰＳＧ膜が
形成されている。

読み取りの際の電荷蓄積時間を決めるバラメーターとな
る平均電圧を読み出すための導電層３０２は受光部の下
のみに形成されている。

ここで、ｐ型半導体３１２は、ボロンをドーブした多結
晶シリコンカーバイド（ＳｉＣ）、ｎ型半導体層３１３
はリンをドーブした多結晶シリコンカーバイド（ＳｉＣ
）からなる。

第１３図は本発明による信号処理装置の一例を示し、具
体的には第１１図，第１２図で示した光センサ装置を搭
載した信号処理装置の一例としてファクシミリを示す模
式的断面図である。

８０１はファクシミリの駆動用電源、８０２は操作パネ
ル、８０３は受信画像を記録する為の記録紙である。

原稿８０４は図中左下の原稿挿入口８０５より画像情報
面を裏向き（フェースダウン）にして給送ローラ８０６
まで挿入する。この時不図示の原稿検知センサによって
原稿を検知すると給送ローラ８０６が時計方向に回り始
める。給送ローラ８０６と分離片８０７は圧接してあり
、複数枚の原稿が来ると１枚ずつ分離して下流へ送る。

光センサ装置８１０は光源８０９により原稿を照射して
等倍型レンズアレイ　８０８を介して画像を読み取るよ
うに配置されている。そして、原稿の先端がレンズアレ
イ　８０８とプラテンローラ８１１との両者に挟み込ま
れると、プラテンローラ８１１によって原稿を送りなが
ら画像情報を読み取る。８１２は受信画像を感熱型記録
紙８０３に再生する為のサーマルヘッドであり、８１４
は記録用プラテンローラである。

８２０はシステムコントロール基板であり、配線８１９
を通じて光センサ装置８１０と接続されており、第１１
図で示すように導電層３０２を通じて読み出した出力値
を演算し蓄積時間を決定してシフトレジスタを駆動させ
る回路を含むものである。

もちろんこのような回路は、光源８０９、レンズアレイ
　８０８を含む一体化された光センサ置ユニットに設け
られるものであってもよい。

以上のように、本発明によれば、従来必要であった空読
みの時間をな《し、高速読み出しが可能となる。

［発明の効果］ 以上説明したように、本発明の半導体装置によれば、セ
ンサセルにおける信号の蓄積動作中に、各センサセルの
蓄積された電圧の平均値を出力することで前記蓄積動作
中に最適蓄積時間を演算し、処理速度を高めることが可
能となり、高性能で高信頼性の半導体装置を低価格で提
供することができる。

また、本発明の半導体装置が搭載される信号処理装置は
、付加的に設けられるフィードバック回路を簡略化しつ
つ、信号処理の高速化、高機能化に十分適応可能な優れ
た信号処理装置となる。

【図面の簡単な説明】

第１図は、本発明によるエリアセンサの一例を示す模式
的斜視図である。 第２図（ａ）〜（ｄ）は、本発明によるラインセンサの
光センサセルの一例の製造工程を示す模式的断面図であ
る。 第３図は、本発明による光センサセルの一例を示す模式
的平面図である。 第４図は、第３図に示した光センサセルのＡ−Ａ゜線に
よる模式的縦断面である。 第５図は、第３図で示した光センサセルのＢ一Ｂ゜線に
よる模式的断面図である。 第６図は、本発明による光センサセルの等価回路図であ
る。 第７図は上述した光センサセルを複数間隔をとって配置
したラインセンサ装置を示す模式図である。 第８図は第７図に示したラインセンサ装置の等価回路図
である。 第９図は、電荷蓄積型の光センサの電荷蓄積時間を説明
するための模式図である。 第１０図は、本発明による電荷蓄積型光センサの読み出
し方法及び読み出しに必要な時間を説明するための模式
図である。 第１１図は、本発明の第２実施例による光センサ装置を
示す回路構成図である。 第１２図（ａ）は、第１１図に示す長尺光センサ装置の
主要部を示す模式的上面図である。 第１２図（ｂ）は、第１２図（ａ）の長尺光センサ装置
のＤ−Ｄ’線による模式的断面図である。 第１２図（ｃ）は、第１２図（ａ）の長尺光センサ装置
のＥ−Ｅ’線による模式的断面図である。 第１３図は、本発明による信号処理装置の一例を示す縦
断面図である。 第１４図は、従来の電荷蓄積型の光センサ装置の構成を
示す模式図である。 第１５図は、上記電荷蓄積型の光センサ装置の信号読み
取りサイクルを説明する為の模式図である。 １０１　：　Ｓｉ０２基板、１０２：　　Ａβ層、１０
３　：　ＳｉａＮ４層、　１０４：半導体層、１０６：
絶縁膜、１０７　：コンタクトホール、１０ｇ，　１０
９：低抵抗多結晶シリコン、　１１０　：　Ｓｉ０２層
、　ｌｌｌａ　〜ｌｌｌｅ　：　　Ａｎ電極、１１２　
：低抵抗半導体層、ｌ１３：ダイオード、　１１４：Ｍ
ＯＳ｝ランジスタ、１００１　：基板、１００２　：導
電層、１００３　：絶縁層、１００４　：半導体層、１
００５　：センサセル。

Claims (2)

【特許請求の範囲】
1. （１）複数の電荷蓄積型センサ素子と、前記複数の電荷
   蓄積型センサ素子の各々に対して絶縁部材を介して当該
   電荷蓄積型センサ素子と静電容量的に共通に接続される
   導電部材と、を有する半導体装置であって、 前記半導体装置は、前記複数の電荷蓄積型センサ素子に
   蓄積された各々の電圧の平均値に対応する信号電圧を前
   記導電部材より出力する半導体装置。
2. （２）複数の電荷蓄積型センサ素子と、前記複数の電荷
   蓄積型センサ素子の各々に対して絶縁部材を介して当該
   電荷蓄積型センサ素子と静電容量的に共通に接続される
   導電部材と、を有する半導体装置と、 前記電荷蓄積型センサ素子からの信号の読み出しを行う
   ための駆動手段と、 前記導電部材から出力信号を読み出すための読み出し手
   段と、を有し、 前記読み出し手段が前記導電部材より出力された出力信
   号を前記駆動手段にフィードバックする信号処理装置。