JPH03218224A - 故障検出装置 - Google Patents
故障検出装置Info
- Publication number
- JPH03218224A JPH03218224A JP2012673A JP1267390A JPH03218224A JP H03218224 A JPH03218224 A JP H03218224A JP 2012673 A JP2012673 A JP 2012673A JP 1267390 A JP1267390 A JP 1267390A JP H03218224 A JPH03218224 A JP H03218224A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- gate
- drive circuit
- circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims description 13
- 238000001514 detection method Methods 0.000 claims description 7
- 230000005856 abnormality Effects 0.000 claims description 6
- 238000006243 chemical reaction Methods 0.000 abstract description 25
- 238000011835 investigation Methods 0.000 abstract description 2
- 230000005611 electricity Effects 0.000 abstract 3
- 230000003287 optical effect Effects 0.000 description 20
- 238000010586 diagram Methods 0.000 description 8
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 7
- 101100449816 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) GTO1 gene Proteins 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Landscapes
- Protection Of Static Devices (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の目的]
(産業上の利用分野)
本発明は半導体スイッチング素子のベース駆動回路或は
ゲート駆動回路の故障検出装置に関するものである。
ゲート駆動回路の故障検出装置に関するものである。
(従来の技術)
半導体スイッチング素子の一例として、以下ゲート電流
によってオンオフするゲートターンオフサイリスタ(以
下単にGTOと記す)を例に説明する。
によってオンオフするゲートターンオフサイリスタ(以
下単にGTOと記す)を例に説明する。
第5図は従来のGTOのゲート駆動回路の一例を示すブ
ロック図で同図において、1はGT0,2はGTO1の
ゲートに所定のオンゲート電流とオフゲート電流を供給
するゲート駆動回路、11a,llbは図示しない制御
装置から伝送されてくるそれぞれオンゲート信号(光信
号)、制御オフゲート信号(光信号)を電気信号に変換
する光/電気変換回路、12aは光/電気変換回路11
aの出力信号の後端部の立下りで所定幅のオフゲート信
号を生成する通常オフゲート信号生成回路、12bは光
/電気変換回路1lbの出力信号の前端立上りで所定幅
のオフゲート信号を生成する制御オフゲート信号生成回
路、13はOR(オア)回路、15aは光/電気変換回
路11aの出力のオンゲート信号を増幅して所定のオン
ゲート電流を発生するオンゲート用パルスアンプ、15
bはOR回路13の出力のオフゲート信号を増幅して所
定のオフゲート電流を発生するオフゲート用パルスアン
プである。
ロック図で同図において、1はGT0,2はGTO1の
ゲートに所定のオンゲート電流とオフゲート電流を供給
するゲート駆動回路、11a,llbは図示しない制御
装置から伝送されてくるそれぞれオンゲート信号(光信
号)、制御オフゲート信号(光信号)を電気信号に変換
する光/電気変換回路、12aは光/電気変換回路11
aの出力信号の後端部の立下りで所定幅のオフゲート信
号を生成する通常オフゲート信号生成回路、12bは光
/電気変換回路1lbの出力信号の前端立上りで所定幅
のオフゲート信号を生成する制御オフゲート信号生成回
路、13はOR(オア)回路、15aは光/電気変換回
路11aの出力のオンゲート信号を増幅して所定のオン
ゲート電流を発生するオンゲート用パルスアンプ、15
bはOR回路13の出力のオフゲート信号を増幅して所
定のオフゲート電流を発生するオフゲート用パルスアン
プである。
第6図はゲート駆動回路2の動作を説明するための図で
あり、(6a)は光/電気変換回路11aの出力のオン
ゲート信号、(6b)はオフゲート信号生成回路12a
の出力のオフゲート信号、(6c)はゲート駆動回路2
の出力電流IG,(6d)はゲート駆動回路2の出力電
圧VGの波形の一例を示すものである。
あり、(6a)は光/電気変換回路11aの出力のオン
ゲート信号、(6b)はオフゲート信号生成回路12a
の出力のオフゲート信号、(6c)はゲート駆動回路2
の出力電流IG,(6d)はゲート駆動回路2の出力電
圧VGの波形の一例を示すものである。
次に第5図と第6図を用いて従来のゲート駆動回路2の
動作を説明する。第5図において、通常は図示しない制
御装置から光/電気変換回路11aに所定の周期でオン
ゲート信号(光信号)が伝送されてくると、該信号は光
/電気変換回路11aにより、(6a)に示す電気信号
に変換され、更にオンゲート用パルスアンプ15aによ
り(6c)の期間Iに示すオンゲート電流に増幅される
。又(6a)のオンゲート信号の後端部の立下りでオフ
ゲート信号生成回路12aにより(6b)に示すオフゲ
ート信号が生成される。
動作を説明する。第5図において、通常は図示しない制
御装置から光/電気変換回路11aに所定の周期でオン
ゲート信号(光信号)が伝送されてくると、該信号は光
/電気変換回路11aにより、(6a)に示す電気信号
に変換され、更にオンゲート用パルスアンプ15aによ
り(6c)の期間Iに示すオンゲート電流に増幅される
。又(6a)のオンゲート信号の後端部の立下りでオフ
ゲート信号生成回路12aにより(6b)に示すオフゲ
ート信号が生成される。
該オフゲート信号はオフゲート用パルスアンプ15bに
より、(6C)の期間■に示すオフゲート電流に増幅さ
れる。
より、(6C)の期間■に示すオフゲート電流に増幅さ
れる。
GTO1やゲート駆動回路2を含む装置に万一故障が発
生し場合には、図示しない制御装置から光/電気変換回
路11bに強制オフゲート信号(光信号)が送信されて
くる。該信号は、光/電気変換回路1’l bにより電
気信号に変換され、更に強制オフゲート信号生成回路1
2bにより所定幅のオフゲート信号が生成され、該オフ
ゲート信号はオフゲート用パルスアンプ15bにより前
述のオフゲート電流に増幅される。尚、強制オフゲ−1
信号は、装置故障時に可能な限り速く装置を停止するた
めに、装置を構成する全てのゲート駆動回路に一斉に与
えるもので、その結果GTO 1に流れる電流は一斉に
遮断される。
生し場合には、図示しない制御装置から光/電気変換回
路11bに強制オフゲート信号(光信号)が送信されて
くる。該信号は、光/電気変換回路1’l bにより電
気信号に変換され、更に強制オフゲート信号生成回路1
2bにより所定幅のオフゲート信号が生成され、該オフ
ゲート信号はオフゲート用パルスアンプ15bにより前
述のオフゲート電流に増幅される。尚、強制オフゲ−1
信号は、装置故障時に可能な限り速く装置を停止するた
めに、装置を構成する全てのゲート駆動回路に一斉に与
えるもので、その結果GTO 1に流れる電流は一斉に
遮断される。
(発明が解決しようとする課題)
従来のゲート駆動回路2を複数台用いた装置では、以下
に説明する問題があった。
に説明する問題があった。
例えば、GTOインバータでは上下アームのGTOが同
時にオンしてしまうと直流短絡が発生し機能停止となる
場合が多い。上下アームのGTOが同時にオンする要因
としては、ゲート駆動回路2の動作、ゲート駆動回路2
にゲート信号5 を送信す、る制御装置の誤動作等が考えられる。そこで
従来は不具合発生後、原因究明のため、ゲート駆動回路
2の出力電圧又は出力電流を市販の波形記録装置を用い
て監視するという方法がしばしばとられてきた。しかし
、従来の方法では、ゲート駆動回路2の出力電圧又は出
力電流を市販の波形記録装置に入力するために絶縁アン
プや電流検出を必要とする。これら絶縁アンプや電流検
出器を不具合発生後装置に取付けるのは、装置の構成に
よって非常に困難な場合もある。又GTO1を多数用い
た大形の装置においては、絶縁アンプ、電流検出器、市
販の波形記録装置等も多数必要とし、不具合原因追求に
多大の費用がかかるというのが実状である。
時にオンしてしまうと直流短絡が発生し機能停止となる
場合が多い。上下アームのGTOが同時にオンする要因
としては、ゲート駆動回路2の動作、ゲート駆動回路2
にゲート信号5 を送信す、る制御装置の誤動作等が考えられる。そこで
従来は不具合発生後、原因究明のため、ゲート駆動回路
2の出力電圧又は出力電流を市販の波形記録装置を用い
て監視するという方法がしばしばとられてきた。しかし
、従来の方法では、ゲート駆動回路2の出力電圧又は出
力電流を市販の波形記録装置に入力するために絶縁アン
プや電流検出を必要とする。これら絶縁アンプや電流検
出器を不具合発生後装置に取付けるのは、装置の構成に
よって非常に困難な場合もある。又GTO1を多数用い
た大形の装置においては、絶縁アンプ、電流検出器、市
販の波形記録装置等も多数必要とし、不具合原因追求に
多大の費用がかかるというのが実状である。
本発明は、このような問題を解決するためになされたも
ので、故障原因の追求を容易に行い得る故障検出装置を
提供することを目的とする。
ので、故障原因の追求を容易に行い得る故障検出装置を
提供することを目的とする。
[発明の構成コ゜
(課題を解決するための手段)
前記目的を達成するために、本発明は、ゲ6
1・信号或いはベースイー号を所定時間毎に記憶し、こ
の記憶[7た信号を所望時間後に順次所定時間毎に出力
する記憶手段と、前記ゲート駆動回路或いはベース駆動
回路等に異常が発生し前記半導体スイッチング素子のオ
ンオフ制御を停止させるための信号に応動し、前記記憶
手段への入力を前記ゲート信号或いはベース信号から該
記憶手段の出力信号へ切換る入力信号切換手段を具備し
たことを特徴とするものである。
の記憶[7た信号を所望時間後に順次所定時間毎に出力
する記憶手段と、前記ゲート駆動回路或いはベース駆動
回路等に異常が発生し前記半導体スイッチング素子のオ
ンオフ制御を停止させるための信号に応動し、前記記憶
手段への入力を前記ゲート信号或いはベース信号から該
記憶手段の出力信号へ切換る入力信号切換手段を具備し
たことを特徴とするものである。
(作 用)
前記手段を具備することにより、ゲート駆動回路或はベ
ース駆動回路に異常が発生したり、又は外部ノイズ等に
よりゲート駆動回路或いはベース駆動回路の出力に異常
が発生し、半導体スイッチング素子のオンオフ制御を停
止するための信号が発生ずると、記憶手段には事故直前
のゲート信号或いはベース信号が保持されるため、事故
発生タイミング及び信号の解析から事故原因の判別は容
易になる。
ース駆動回路に異常が発生したり、又は外部ノイズ等に
よりゲート駆動回路或いはベース駆動回路の出力に異常
が発生し、半導体スイッチング素子のオンオフ制御を停
止するための信号が発生ずると、記憶手段には事故直前
のゲート信号或いはベース信号が保持されるため、事故
発生タイミング及び信号の解析から事故原因の判別は容
易になる。
(実施例)
以下本発明の一実施例を第1図及び第2図を参照して説
明する。第1図において、第5図と同一符号を付した部
分の名称とその動作機能は同一であり説明を省略する。
明する。第1図において、第5図と同一符号を付した部
分の名称とその動作機能は同一であり説明を省略する。
第1図において、30は夕ロックパルスを発生する夕ロ
ックパルス発生回路、33aは光/電気変換回路11a
の出力信号(オンゲート信号)と記憶手段例えばシフト
レジスタ34aの出力とを、33bはオフゲート信号生
成回路12aの出力信号とシフ1・レジスタ34bの出
力信号とを光/電気変換回路1lbの出力信号に従い切
換える入力信号切換手段である。34 a,34bはn
ビット(nは整数)のシフトレジスタで、その内部にn
個直列のレジスタ(格納場所)を有する。
ックパルス発生回路、33aは光/電気変換回路11a
の出力信号(オンゲート信号)と記憶手段例えばシフト
レジスタ34aの出力とを、33bはオフゲート信号生
成回路12aの出力信号とシフ1・レジスタ34bの出
力信号とを光/電気変換回路1lbの出力信号に従い切
換える入力信号切換手段である。34 a,34bはn
ビット(nは整数)のシフトレジスタで、その内部にn
個直列のレジスタ(格納場所)を有する。
第2図において、(2a)は光/電気変換回路11aの
出力信号(オンゲート信号)波形、(2b)はクロック
パルス発生回路30の出力波形、(2c)、(2d)、
(2e)(2f)、(2 g) (2 h)はれぞ
れ時刻t1、t2、t3、t4、t5、t6におけるシ
フトレジスタ34aの読み込み波形である。(21)は
シフトレジスタ34aの記憶波形である。
出力信号(オンゲート信号)波形、(2b)はクロック
パルス発生回路30の出力波形、(2c)、(2d)、
(2e)(2f)、(2 g) (2 h)はれぞ
れ時刻t1、t2、t3、t4、t5、t6におけるシ
フトレジスタ34aの読み込み波形である。(21)は
シフトレジスタ34aの記憶波形である。
ここで、クロックパルスの周期をTとすると、nビッl
・のシフトレジスター台で記憶できる記憶時間は(TX
n)となる。
・のシフトレジスター台で記憶できる記憶時間は(TX
n)となる。
第2図において、例えば第1〜第3番目のクロックパル
スのタイミングで読み込まれた手段信号は各々論理レベ
ル「1」で、かつ、パルス幅Tの信号として、第4〜第
6番目のクロックパルスのタイミングで読み込まれた入
力信号は各々論理レベル「0」でかつパルス幅Tの信号
としてシフトレジスタ34aに(TXn)秒間記憶され
る。
スのタイミングで読み込まれた手段信号は各々論理レベ
ル「1」で、かつ、パルス幅Tの信号として、第4〜第
6番目のクロックパルスのタイミングで読み込まれた入
力信号は各々論理レベル「0」でかつパルス幅Tの信号
としてシフトレジスタ34aに(TXn)秒間記憶され
る。
従って、例えば第1番目のクロックパルスのタイミング
で論理レベル「1」として読み込まれた入力信号は、(
TXn)秒後に論理レベル「1」の伯号としてシフ1・
レジスタ34aの出力に現れる。以下同様に第n番目の
クロックパルスのタイミンクで論理レベル「1」 (又
は「0」)で読み込まれた入力信号は(Txn)秒後に
論理レベル9 「1」 (又は「0」)の信号としてシフ1・レジスタ
34aの出力に現れる。
で論理レベル「1」として読み込まれた入力信号は、(
TXn)秒後に論理レベル「1」の伯号としてシフ1・
レジスタ34aの出力に現れる。以下同様に第n番目の
クロックパルスのタイミンクで論理レベル「1」 (又
は「0」)で読み込まれた入力信号は(Txn)秒後に
論理レベル9 「1」 (又は「0」)の信号としてシフ1・レジスタ
34aの出力に現れる。
ゲート駆動回路2を含む装置が正常運転中は、入力信号
切換回路33aは光/電気変換回路11aの出力信号(
オンゲー1・信号)がシフトレジスタ34aの入力信号
となるよう切換動作をしているので、シフ1・レジスタ
34aは新しい人力信号が読み込まれるとその時点より
(TXn)秒前に記憶されていた古い信号が消えていく
。一方、インバータが故障停止すると、図示しない制御
装置からゲート駆動回路2の光/電気変換回路]. 1
bに強制オフゲート信号が与えられ、更に光/電気変
換回路1. 1 bの出力信号が入力信号切換回路33
aに与えられるので、入力信号切換回路33aは光/電
気変換回路11aの出力信号の代わりにシフトレジスタ
34aの出力信号がシフトレジスタ34aの入力信号に
なるように切換動作が行なわれる。したがって、シフト
レジスタ34aは出力信号が入力にフィードバックされ
るので、強制オフゲート信号がゲート駆動回路2に10 与えられる以前の(TXn)の秒間のオンゲート信号が
記憶されることになる。
切換回路33aは光/電気変換回路11aの出力信号(
オンゲー1・信号)がシフトレジスタ34aの入力信号
となるよう切換動作をしているので、シフ1・レジスタ
34aは新しい人力信号が読み込まれるとその時点より
(TXn)秒前に記憶されていた古い信号が消えていく
。一方、インバータが故障停止すると、図示しない制御
装置からゲート駆動回路2の光/電気変換回路]. 1
bに強制オフゲート信号が与えられ、更に光/電気変
換回路1. 1 bの出力信号が入力信号切換回路33
aに与えられるので、入力信号切換回路33aは光/電
気変換回路11aの出力信号の代わりにシフトレジスタ
34aの出力信号がシフトレジスタ34aの入力信号に
なるように切換動作が行なわれる。したがって、シフト
レジスタ34aは出力信号が入力にフィードバックされ
るので、強制オフゲート信号がゲート駆動回路2に10 与えられる以前の(TXn)の秒間のオンゲート信号が
記憶されることになる。
シフトレジスタ34bの記憶動作はシフトレジスタ34
aの記憶動作と同じであり、通常オフゲート信号生成回
路12aの出力信号が記憶される。
aの記憶動作と同じであり、通常オフゲート信号生成回
路12aの出力信号が記憶される。
シフトレジスタ34a,34bに記憶されている故障発
生直前の信号を再現するには、シフトレジスタ34a、
34bの記憶波形出力端子5]a151bに電磁オシロ
グラフやシンクロスコープ等を接続すればよい。尚、シ
フトレジスタ34a、34bの入力切換信号である強制
オフゲー1・信号を図示しない別のシフトレジスタに同
様に記憶するようにして、該シフトレジスタ出力信号を
電磁オシログラフやシンクロスコープ等で再現し、故障
発生タイミングや波形解析から故障原因を判別すること
ができる。
生直前の信号を再現するには、シフトレジスタ34a、
34bの記憶波形出力端子5]a151bに電磁オシロ
グラフやシンクロスコープ等を接続すればよい。尚、シ
フトレジスタ34a、34bの入力切換信号である強制
オフゲー1・信号を図示しない別のシフトレジスタに同
様に記憶するようにして、該シフトレジスタ出力信号を
電磁オシログラフやシンクロスコープ等で再現し、故障
発生タイミングや波形解析から故障原因を判別すること
ができる。
第3図は本発明の他の実施例を示すブロック図で、第1
図との違いは電圧監視点が半導体スイッチング素子例え
ばGTO1のゲート・カソード間の電圧になっている点
である。第3図において、11 第1図と同一符号を付した部分の名称とその動作機能は
同一であり説明を省略する。
図との違いは電圧監視点が半導体スイッチング素子例え
ばGTO1のゲート・カソード間の電圧になっている点
である。第3図において、11 第1図と同一符号を付した部分の名称とその動作機能は
同一であり説明を省略する。
第3図において、31は差動アンプ32a132bはし
きい値より高い入力信号は論理「1」に、低い入力信号
は論理「0」に変換するレベル変換回路である。
きい値より高い入力信号は論理「1」に、低い入力信号
は論理「0」に変換するレベル変換回路である。
第4図は第3図のゲート駆動回路2の動作を説明するた
めの図であり、(4a)は差動アンプ31の出力電圧、
(4b)はレベル変換回路32aの出力電圧、(4c)
はレベル変換回路32bの出力電圧の波形を示すもので
ある。
めの図であり、(4a)は差動アンプ31の出力電圧、
(4b)はレベル変換回路32aの出力電圧、(4c)
はレベル変換回路32bの出力電圧の波形を示すもので
ある。
(4a)において、波線で示したLVI、LV2はそれ
ぞれレベル変換回路32a,32bのしきい値を示して
いる。
ぞれレベル変換回路32a,32bのしきい値を示して
いる。
以上本発明の説明をGTOのゲート駆動回路を例として
述べたが、本発明はGTOのゲー1・駆動回路に限定す
るものではなく、通常のサイリスタのゲート駆動回路に
も適用でき、又、トランジスタ等のベース駆動回路にも
適用でき、更に記憶手段に記憶する信号はゲート信号或
いはベース信号1 2 の他GTO等ではゲート・カソード間の電圧を監視して
も同様に実施できるものである。
述べたが、本発明はGTOのゲー1・駆動回路に限定す
るものではなく、通常のサイリスタのゲート駆動回路に
も適用でき、又、トランジスタ等のベース駆動回路にも
適用でき、更に記憶手段に記憶する信号はゲート信号或
いはベース信号1 2 の他GTO等ではゲート・カソード間の電圧を監視して
も同様に実施できるものである。
[発明の効果]
本発明によれば、半導体スイッチング素子の制御装置に
異常が発生しても、容易に不具合原因の追求を行うこと
ができる。また従来の方法では不具合が発生してから市
販の波形記録装置を設置していたので不具合が再現しな
い場合原因追求が困難になるのに対し、本発明では常時
波形を監視しているので、再現性のない事故に対して、
特にその効果を発揮する。
異常が発生しても、容易に不具合原因の追求を行うこと
ができる。また従来の方法では不具合が発生してから市
販の波形記録装置を設置していたので不具合が再現しな
い場合原因追求が困難になるのに対し、本発明では常時
波形を監視しているので、再現性のない事故に対して、
特にその効果を発揮する。
第1図は本発明の一実施例を示すブロック図、作を説明
するための波形図、第5図は従来装置のブロック図、第
6図は第5図の動作を説明するための図である。 1・・・半導体スイッチング素子例えばGT0,213 ・・・ゲート駆動回路、11a、1. 1 b・・・光
/電気変換回路、1.2a,12b・・・オフゲート信
号生成回路、1 3−O R回路、15a、1. 5
b −・・パルスアンプ、33a,33b・・・入力信
号切換手段、34a,34b・・・記憶手段例えばシフ
1・レジスタ、31・・・差動アンプ、32a132b
・・・レベル変換回路。
するための波形図、第5図は従来装置のブロック図、第
6図は第5図の動作を説明するための図である。 1・・・半導体スイッチング素子例えばGT0,213 ・・・ゲート駆動回路、11a、1. 1 b・・・光
/電気変換回路、1.2a,12b・・・オフゲート信
号生成回路、1 3−O R回路、15a、1. 5
b −・・パルスアンプ、33a,33b・・・入力信
号切換手段、34a,34b・・・記憶手段例えばシフ
1・レジスタ、31・・・差動アンプ、32a132b
・・・レベル変換回路。
Claims (2)
- (1)半導体スイッチング素子をオンオフ制御するため
のゲート駆動回路或いはベース駆動回路等の故障を検出
する故障検出装置において、ゲート信号或いはベース信
号を所定時間毎に記憶し、この記憶した信号を所望時間
後に順次所定時間毎に出力する記憶手段と、前記ゲート
駆動回路或はベース駆動回路等に異常が発生し前記半導
体スイッチング素子のオンオフ制御を停止させるための
信号に応動し、前記記憶手段への入力を前記ゲート信号
或はベース信号から当該記憶手段の出力信号へ切換る入
力信号切換手段を具備してなる故障検出装置。 - (2)半導体スイッチング素子をオンオフ制御するため
のゲート駆動回路の故障を検出する故障検出装置におい
て、前記半導体スイッチング素子のゲート・カソード間
の電圧信号を所定時間毎に記憶し、この記憶した電圧信
号を所望時間後に順次所定時間毎に出力するは記憶手段
と、前記ゲート駆動回路等に異常が発生し前記半導体ス
イッチング素子のオンオフ制御を停止させるための信号
に応動し、前記記憶手段への入力を前記半導体スイッチ
ング素子のゲート・カソード間の電圧信号から該記憶手
段の出力信号へ切換る入力信号切換手段を具備してなる
故障検出装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012673A JPH03218224A (ja) | 1990-01-24 | 1990-01-24 | 故障検出装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012673A JPH03218224A (ja) | 1990-01-24 | 1990-01-24 | 故障検出装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03218224A true JPH03218224A (ja) | 1991-09-25 |
Family
ID=11811894
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012673A Pending JPH03218224A (ja) | 1990-01-24 | 1990-01-24 | 故障検出装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03218224A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0670599A (ja) * | 1992-06-18 | 1994-03-11 | Kyoritsu Denko Kk | 発電機の事故解析装置 |
JP2021083192A (ja) * | 2019-11-15 | 2021-05-27 | 株式会社デンソー | インバータの運転停止装置 |
-
1990
- 1990-01-24 JP JP2012673A patent/JPH03218224A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0670599A (ja) * | 1992-06-18 | 1994-03-11 | Kyoritsu Denko Kk | 発電機の事故解析装置 |
JP2021083192A (ja) * | 2019-11-15 | 2021-05-27 | 株式会社デンソー | インバータの運転停止装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6201431B1 (en) | Method and apparatus for automatically adjusting noise immunity of an integrated circuit | |
US5493532A (en) | Integrated circuit memory with disabled edge transition pulse generation during special test mode | |
JPS6337575B2 (ja) | ||
US3209268A (en) | Phase modulation read out circuit | |
JPH06105285B2 (ja) | 半導体集積回路装置 | |
JPH03218224A (ja) | 故障検出装置 | |
JPH1079200A (ja) | 半導体メモリ装置のテスト方法および半導体メモリ装置 | |
JPH0393063A (ja) | パルス検出回路 | |
JPS63268312A (ja) | 電流サージ制御集積回路 | |
US5781066A (en) | Pulse waveform generator | |
US3659214A (en) | Pulse regenerating circuit | |
JPH04159690A (ja) | メモリ装置 | |
JP3303104B2 (ja) | 電力変換器の故障モニタ装置 | |
JPS63275003A (ja) | 磁気ヘッドの異常検出装置 | |
US5170118A (en) | Circuit and method for testing inverter drive logic switching patterns | |
KR0150632B1 (ko) | 글리치 억제 회로 | |
SU1307404A1 (ru) | Устройство дл бесконтактного измерени импульсного тока | |
JP2666704B2 (ja) | データ選択回路 | |
SU999160A1 (ru) | Коммутатор исполнительного тиристорного усилител | |
JP2000065881A (ja) | 電力変換器の故障モニタ装置 | |
JP2860321B2 (ja) | ヒューズタイプ半導体メモリの書込み回路 | |
JP2011115005A (ja) | 高圧インバータのセル通信制御装置およびセル通信制御方法 | |
SU1360522A1 (ru) | Устройство дл защиты мостового преобразовател | |
JPS59213224A (ja) | 接地検出装置 | |
JPH11144468A (ja) | アドレス遷移検出回路 |