JPH03218224A - 故障検出装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は半導体スイッチング素子のベース駆動回路或は
ゲート駆動回路の故障検出装置に関するものである。

（従来の技術） 半導体スイッチング素子の一例として、以下ゲート電流
によってオンオフするゲートターンオフサイリスタ（以
下単にＧＴＯと記す）を例に説明する。

第５図は従来のＧＴＯのゲート駆動回路の一例を示すブ
ロック図で同図において、１はＧＴ０，２はＧＴＯ１の
ゲートに所定のオンゲート電流とオフゲート電流を供給
するゲート駆動回路、１１ａ，ｌｌｂは図示しない制御
装置から伝送されてくるそれぞれオンゲート信号（光信
号）、制御オフゲート信号（光信号）を電気信号に変換
する光／電気変換回路、１２ａは光／電気変換回路１１
ａの出力信号の後端部の立下りで所定幅のオフゲート信
号を生成する通常オフゲート信号生成回路、１２ｂは光
／電気変換回路１ｌｂの出力信号の前端立上りで所定幅
のオフゲート信号を生成する制御オフゲート信号生成回
路、１３はＯＲ（オア）回路、１５ａは光／電気変換回
路１１ａの出力のオンゲート信号を増幅して所定のオン
ゲート電流を発生するオンゲート用パルスアンプ、１５
ｂはＯＲ回路１３の出力のオフゲート信号を増幅して所
定のオフゲート電流を発生するオフゲート用パルスアン
プである。

第６図はゲート駆動回路２の動作を説明するための図で
あり、（６ａ）は光／電気変換回路１１ａの出力のオン
ゲート信号、（６ｂ）はオフゲート信号生成回路１２ａ
の出力のオフゲート信号、（６ｃ）はゲート駆動回路２
の出力電流ＩＧ，（６ｄ）はゲート駆動回路２の出力電
圧ＶＧの波形の一例を示すものである。

次に第５図と第６図を用いて従来のゲート駆動回路２の
動作を説明する。第５図において、通常は図示しない制
御装置から光／電気変換回路１１ａに所定の周期でオン
ゲート信号（光信号）が伝送されてくると、該信号は光
／電気変換回路１１ａにより、（６ａ）に示す電気信号
に変換され、更にオンゲート用パルスアンプ１５ａによ
り（６ｃ）の期間Ｉに示すオンゲート電流に増幅される
。又（６ａ）のオンゲート信号の後端部の立下りでオフ
ゲート信号生成回路１２ａにより（６ｂ）に示すオフゲ
ート信号が生成される。

該オフゲート信号はオフゲート用パルスアンプ１５ｂに
より、（６Ｃ）の期間■に示すオフゲート電流に増幅さ
れる。

ＧＴＯ１やゲート駆動回路２を含む装置に万一故障が発
生し場合には、図示しない制御装置から光／電気変換回
路１１ｂに強制オフゲート信号（光信号）が送信されて
くる。該信号は、光／電気変換回路１’ｌ　ｂにより電
気信号に変換され、更に強制オフゲート信号生成回路１
２ｂにより所定幅のオフゲート信号が生成され、該オフ
ゲート信号はオフゲート用パルスアンプ１５ｂにより前
述のオフゲート電流に増幅される。尚、強制オフゲ−１
信号は、装置故障時に可能な限り速く装置を停止するた
めに、装置を構成する全てのゲート駆動回路に一斉に与
えるもので、その結果ＧＴＯ　１に流れる電流は一斉に
遮断される。

（発明が解決しようとする課題） 従来のゲート駆動回路２を複数台用いた装置では、以下
に説明する問題があった。

例えば、ＧＴＯインバータでは上下アームのＧＴＯが同
時にオンしてしまうと直流短絡が発生し機能停止となる
場合が多い。上下アームのＧＴＯが同時にオンする要因
としては、ゲート駆動回路２の動作、ゲート駆動回路２
にゲート信号５ を送信す、る制御装置の誤動作等が考えられる。そこで
従来は不具合発生後、原因究明のため、ゲート駆動回路
２の出力電圧又は出力電流を市販の波形記録装置を用い
て監視するという方法がしばしばとられてきた。しかし
、従来の方法では、ゲート駆動回路２の出力電圧又は出
力電流を市販の波形記録装置に入力するために絶縁アン
プや電流検出を必要とする。これら絶縁アンプや電流検
出器を不具合発生後装置に取付けるのは、装置の構成に
よって非常に困難な場合もある。又ＧＴＯ１を多数用い
た大形の装置においては、絶縁アンプ、電流検出器、市
販の波形記録装置等も多数必要とし、不具合原因追求に
多大の費用がかかるというのが実状である。

本発明は、このような問題を解決するためになされたも
ので、故障原因の追求を容易に行い得る故障検出装置を
提供することを目的とする。

［発明の構成コ゜ （課題を解決するための手段） 前記目的を達成するために、本発明は、ゲ６ １・信号或いはベースイー号を所定時間毎に記憶し、こ
の記憶［７た信号を所望時間後に順次所定時間毎に出力
する記憶手段と、前記ゲート駆動回路或いはベース駆動
回路等に異常が発生し前記半導体スイッチング素子のオ
ンオフ制御を停止させるための信号に応動し、前記記憶
手段への入力を前記ゲート信号或いはベース信号から該
記憶手段の出力信号へ切換る入力信号切換手段を具備し
たことを特徴とするものである。

（作　用） 前記手段を具備することにより、ゲート駆動回路或はベ
ース駆動回路に異常が発生したり、又は外部ノイズ等に
よりゲート駆動回路或いはベース駆動回路の出力に異常
が発生し、半導体スイッチング素子のオンオフ制御を停
止するための信号が発生ずると、記憶手段には事故直前
のゲート信号或いはベース信号が保持されるため、事故
発生タイミング及び信号の解析から事故原因の判別は容
易になる。

（実施例） 以下本発明の一実施例を第１図及び第２図を参照して説
明する。第１図において、第５図と同一符号を付した部
分の名称とその動作機能は同一であり説明を省略する。

第１図において、３０は夕ロックパルスを発生する夕ロ
ックパルス発生回路、３３ａは光／電気変換回路１１ａ
の出力信号（オンゲート信号）と記憶手段例えばシフト
レジスタ３４ａの出力とを、３３ｂはオフゲート信号生
成回路１２ａの出力信号とシフ１・レジスタ３４ｂの出
力信号とを光／電気変換回路１ｌｂの出力信号に従い切
換える入力信号切換手段である。３４　ａ，３４ｂはｎ
ビット（ｎは整数）のシフトレジスタで、その内部にｎ
個直列のレジスタ（格納場所）を有する。

第２図において、（２ａ）は光／電気変換回路１１ａの
出力信号（オンゲート信号）波形、（２ｂ）はクロック
パルス発生回路３０の出力波形、（２ｃ）、（２ｄ）、
（２ｅ）（２ｆ）、（２　ｇ）　　　（２　ｈ）はれぞ
れ時刻ｔ１、ｔ２、ｔ３、ｔ４、ｔ５、ｔ６におけるシ
フトレジスタ３４ａの読み込み波形である。（２１）は
シフトレジスタ３４ａの記憶波形である。

ここで、クロックパルスの周期をＴとすると、ｎビッｌ
・のシフトレジスター台で記憶できる記憶時間は（ＴＸ
ｎ）となる。

第２図において、例えば第１〜第３番目のクロックパル
スのタイミングで読み込まれた手段信号は各々論理レベ
ル「１」で、かつ、パルス幅Ｔの信号として、第４〜第
６番目のクロックパルスのタイミングで読み込まれた入
力信号は各々論理レベル「０」でかつパルス幅Ｔの信号
としてシフトレジスタ３４ａに（ＴＸｎ）秒間記憶され
る。

従って、例えば第１番目のクロックパルスのタイミング
で論理レベル「１」として読み込まれた入力信号は、（
ＴＸｎ）秒後に論理レベル「１」の伯号としてシフ１・
レジスタ３４ａの出力に現れる。以下同様に第ｎ番目の
クロックパルスのタイミンクで論理レベル「１」　（又
は「０」）で読み込まれた入力信号は（Ｔｘｎ）秒後に
論理レベル９ 「１」　（又は「０」）の信号としてシフ１・レジスタ
３４ａの出力に現れる。

ゲート駆動回路２を含む装置が正常運転中は、入力信号
切換回路３３ａは光／電気変換回路１１ａの出力信号（
オンゲー１・信号）がシフトレジスタ３４ａの入力信号
となるよう切換動作をしているので、シフ１・レジスタ
３４ａは新しい人力信号が読み込まれるとその時点より
（ＴＸｎ）秒前に記憶されていた古い信号が消えていく
。一方、インバータが故障停止すると、図示しない制御
装置からゲート駆動回路２の光／電気変換回路］．　１
　ｂに強制オフゲート信号が与えられ、更に光／電気変
換回路１．　１　ｂの出力信号が入力信号切換回路３３
ａに与えられるので、入力信号切換回路３３ａは光／電
気変換回路１１ａの出力信号の代わりにシフトレジスタ
３４ａの出力信号がシフトレジスタ３４ａの入力信号に
なるように切換動作が行なわれる。したがって、シフト
レジスタ３４ａは出力信号が入力にフィードバックされ
るので、強制オフゲート信号がゲート駆動回路２に１０ 与えられる以前の（ＴＸｎ）の秒間のオンゲート信号が
記憶されることになる。

シフトレジスタ３４ｂの記憶動作はシフトレジスタ３４
ａの記憶動作と同じであり、通常オフゲート信号生成回
路１２ａの出力信号が記憶される。

シフトレジスタ３４ａ，３４ｂに記憶されている故障発
生直前の信号を再現するには、シフトレジスタ３４ａ、
３４ｂの記憶波形出力端子５］ａ１５１ｂに電磁オシロ
グラフやシンクロスコープ等を接続すればよい。尚、シ
フトレジスタ３４ａ、３４ｂの入力切換信号である強制
オフゲー１・信号を図示しない別のシフトレジスタに同
様に記憶するようにして、該シフトレジスタ出力信号を
電磁オシログラフやシンクロスコープ等で再現し、故障
発生タイミングや波形解析から故障原因を判別すること
ができる。

第３図は本発明の他の実施例を示すブロック図で、第１
図との違いは電圧監視点が半導体スイッチング素子例え
ばＧＴＯ１のゲート・カソード間の電圧になっている点
である。第３図において、１１ 第１図と同一符号を付した部分の名称とその動作機能は
同一であり説明を省略する。

第３図において、３１は差動アンプ３２ａ１３２ｂはし
きい値より高い入力信号は論理「１」に、低い入力信号
は論理「０」に変換するレベル変換回路である。

第４図は第３図のゲート駆動回路２の動作を説明するた
めの図であり、（４ａ）は差動アンプ３１の出力電圧、
（４ｂ）はレベル変換回路３２ａの出力電圧、（４ｃ）
はレベル変換回路３２ｂの出力電圧の波形を示すもので
ある。

（４ａ）において、波線で示したＬＶＩ、ＬＶ２はそれ
ぞれレベル変換回路３２ａ，３２ｂのしきい値を示して
いる。

以上本発明の説明をＧＴＯのゲート駆動回路を例として
述べたが、本発明はＧＴＯのゲー１・駆動回路に限定す
るものではなく、通常のサイリスタのゲート駆動回路に
も適用でき、又、トランジスタ等のベース駆動回路にも
適用でき、更に記憶手段に記憶する信号はゲート信号或
いはベース信号１　２ の他ＧＴＯ等ではゲート・カソード間の電圧を監視して
も同様に実施できるものである。

［発明の効果］ 本発明によれば、半導体スイッチング素子の制御装置に
異常が発生しても、容易に不具合原因の追求を行うこと
ができる。また従来の方法では不具合が発生してから市
販の波形記録装置を設置していたので不具合が再現しな
い場合原因追求が困難になるのに対し、本発明では常時
波形を監視しているので、再現性のない事故に対して、
特にその効果を発揮する。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、作を説明
するための波形図、第５図は従来装置のブロック図、第
６図は第５図の動作を説明するための図である。 １・・・半導体スイッチング素子例えばＧＴ０，２１３ ・・・ゲート駆動回路、１１ａ、１．　１　ｂ・・・光
／電気変換回路、１．２ａ，１２ｂ・・・オフゲート信
号生成回路、１　３−Ｏ　Ｒ回路、１５ａ、１．　５　
ｂ　−・・パルスアンプ、３３ａ，３３ｂ・・・入力信
号切換手段、３４ａ，３４ｂ・・・記憶手段例えばシフ
１・レジスタ、３１・・・差動アンプ、３２ａ１３２ｂ
・・・レベル変換回路。

Claims (2)

【特許請求の範囲】
1. （１）半導体スイッチング素子をオンオフ制御するため
   のゲート駆動回路或いはベース駆動回路等の故障を検出
   する故障検出装置において、ゲート信号或いはベース信
   号を所定時間毎に記憶し、この記憶した信号を所望時間
   後に順次所定時間毎に出力する記憶手段と、前記ゲート
   駆動回路或はベース駆動回路等に異常が発生し前記半導
   体スイッチング素子のオンオフ制御を停止させるための
   信号に応動し、前記記憶手段への入力を前記ゲート信号
   或はベース信号から当該記憶手段の出力信号へ切換る入
   力信号切換手段を具備してなる故障検出装置。
2. （２）半導体スイッチング素子をオンオフ制御するため
   のゲート駆動回路の故障を検出する故障検出装置におい
   て、前記半導体スイッチング素子のゲート・カソード間
   の電圧信号を所定時間毎に記憶し、この記憶した電圧信
   号を所望時間後に順次所定時間毎に出力するは記憶手段
   と、前記ゲート駆動回路等に異常が発生し前記半導体ス
   イッチング素子のオンオフ制御を停止させるための信号
   に応動し、前記記憶手段への入力を前記半導体スイッチ
   ング素子のゲート・カソード間の電圧信号から該記憶手
   段の出力信号へ切換る入力信号切換手段を具備してなる
   故障検出装置。