JPH03213063A - Ｃｃｔｖカメラのｖ同期検出回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、ＣＣＴＶ（Ｃ１ｏｓｅｄ　Ｃ１ｒｃｕｉｔ
　Ｔｅ１ｅｖｉｓｉｏｎ）カメラのＶ同期検出回路に係
り、更に詳しくは画像に発生する縦線ノイズ（擬似等価
パルスによるノイズ）を防止し、映像信号のゲインを高
くとれるようにしたＣＣＴＶカメラの■同期検出回路に
関するものである。

［従　来　例］ 近年、ｃｃｒｖカメラ等には小型・軽量、高信頼性の点
からＣＣＤ固体撮像素子が用いられ、しかも他のｃｃｒ
ｖカメラと接続可能なものが提案されており、このＣＣ
ＴνシステムのＣＧＴＶカメラには、カメラを外部シス
テムと同期させるため、例えば第４図に示す■同期検出
回路が備えられている。

この図において、■同期検出回路には、外部からの水平
同期信号を入力する入力バッファ回路１と、この水平同
期信号により略半周期ずれた擬似等価パルスを出力する
ためのマルチバイブレータ回路２，３と、入力水平同期
信号を所定時間、例えば１．５μｇｅｅ遅延するデイレ
ーライン４と、上記擬似等価パルスと遅延水平同期信号
との論理積をとり、タロツクを出力する負論理の２ナン
ド（ＮＡＮＤ）回路５と、外部からの垂直同期信号を入
力し、かつ、反転する入力バッファ回路（インバータ回
路）６と、この垂直同期信号のタイミングで上記クロッ
クをシフトし、例えば７パルス目でＶ同期の信号を出力
するシフトレジスタ７とが備えられている。

ここで、第５図（ａ）乃至（ｃ）に示されるように、外
部からの同期信号（ＳＹＮＣ）、水平同期信号および垂
直同期信号が当該ＣＣＴＶカメラに入力されているもの
とする。すると、当該ＣＣＴＶカメラにおいては、入力
水平同期信号に基づき、その信号を略半周期ずらした擬
似等価パルスがマルチバイブレータ回路３のＱ出力から
出力され（同図（ｅ）に示す）、またその信号を１．５
μＳｅｅ遅延した水平同期信号がデイレーライン４から
出力される（同図（ｄ）に示す）。

それら擬似等価パルスと遅延水平同期信号とが２ナンド
回路５に入力し、それらの論理積がとられるため、２ナ
ンド回路５はクロックが出力される（同図（ｆ）に示す
）。

一方、上記入力垂直同期信号が入力バッファ回路６にて
反転され、この反転信号がシフトレジスタ７のＤＡＴＡ
端子に入力されているため、その反転垂直同期信号は上
記クロックによりクロックがシフトされる。この場合、
シフトレジスタ７のＱ７出力をＶ同期としていることか
ら、上記クロックが７つ入力したときに、シフトされた
反転垂直同期信号によりＶ同期の信号が得られ（同図（
ｇ）に示す）、この信号により当該ＣＣＴＶカメラにて
Ｖ同期が検出されることになる。

なお、第５図は映像信号のＥＶＥＮ　ＦＩＥＬＤから０
ＤＤＦＩＥＬＤに切り替わる場合について説明したが、
第６図に示すように、その映像信号のＯＤＤ　ＦＩＥＬ
ＤからＥＶＥＮ　ＦＩＥＬＤに切り替わる場合であって
も、上記同様に■同期の検出が行われる。

［発明が解決しようとする課題］ ところで、近年のＣＣＴＶカメラは高感度化が進み、つ
まりＡＧＣ回路におけるゲインを高くシ、より良い映像
を得ようとする傾向にある。

しかし、上記ＣＣＴＶカメラのＶ同期検出回路において
は、第７図に示されるように、擬似等価パルスが常時得
られ、しかも水平同期信号間の略真中に位置（同図（ｂ
）に示す）、つまり映像信号の所定位１ａＡ、Ｂに擬似
等価パルスの立ち上がり、立ち下がりが該当するため、
映像信号にその擬似等価パルスによるノイズが重畳し、
しかも上記ＡＧＣ回路のゲインを高くすると、そのノイ
ズも増幅される。すると、モニタ装置の画像には縦線の
ノイズが生じることになり、画像が見にくくなり、品質
を低下させるという問題点があった。

この発明は上記課題に鑑みなされたものであり、その目
的は画像の縦線ノイズを除去することができ、品質の向
上を図ることができるようにしたＣＣＴＶカメラのＶ同
期検出回路を提供することにある。

［課題を解決するための手段］ 上記目的を達成するために、この発明のＣＣＴＶカメラ
のＶ同期検出回路は、外部からの水平同期信号を所定時
間遅延する遅延手段と、この遅延した水平同期信号より
略半周期ずれた擬似等価パルスを得、かつ、外部からの
垂直同期信号により垂直同期ブランキング期間だけ上記
擬似等価パルスを出力する等価パルス出力手段と、上記
垂直同期信号を所定幅のパルスとし、かつ、このパルス
の位相を遅らせて出力するパルス出力手段と、このパル
スと上記水平同期信号と擬似等価パルスとの論理積をと
り、クロックを出力する論理回路と、このクロックによ
り上記垂直同期信号を所定のクロック数分シフトし、こ
のシフト垂直同期信号を出力するシフト手段とを備え、
このシフト手段からのシフト垂直同期信号によりＶ同期
を検出するようにしたことを要旨とする。

［作　　用］ 上記構成としたので、当該ＣＣＴＶカメラにおけるＶ同
期検出に際し、擬似等価パルスを得ているが、この擬似
等価パルスは垂直同期信号の期間、つまりＶ同期検出に
必要な垂直同期ブランキング期間だけ得られる。また、
その垂直同期信号を所定幅のパルスとし、かつ、このパ
ルスの位相を遅らせ、このパルスと上記擬似等価パルス
との論理積がとられる。すなわち、上記垂直同期ブラン
キング期間だけ擬似等価パルスを得ているが、その擬似
等価パルスの不足を補う必要があるからである。その論
理積によりクロックが得られ、このクロックにより入力
垂直同期信号がシフトレジスタにシフシフトされ、例え
ば７つ目のクロック入力時におけるシフトレジスタの出
力（Ｑ７）がＶ同期として用いられる。

［実　施　例］ 以下、この発明の実施例を第１図乃至第３図に基づいて
説明する。なお、第１図中、第４図と同一部分および相
当部分には同一符号を付し重複説明を省略する。

第１図において、ｃｃｒｖカメラＶ同期検出回路には、
入力バッファ回路１を介した外部からの水平同期信号を
所定時間、例えば１．５μｓｅｃ遅延するデイレーライ
ン８と、この遅延水平同期信号により擬似等価パルスを
得るための、第１および第２のマルチバイブレータ回路
９，１０と、入力バッファ回路６を介した外部からの垂
直同期信号により所定幅のパルスを得、かつ、このパル
スの位相を遅らせて出力するための第３および第４のマ
ルチバイブレータ回路１１．１２と、この所定幅のパル
スと擬似等価パルスと入力水平同期信号との論理積をと
る３ナンド回路（ＮＡＮＤ回路；負論理積回路）１３と
が備えられている。

次に、上記構成のＣＣＴＶシステムに適用されるＣＣＴ
ＶカメラのＶ同期検出回路の動作を第２図および第３図
のタイムチャート図に基づいて説明する。

まず、外部からは同期信号（ＳＹＮＣ）、水平同期信号
（ＨＤ）および垂直同期信号（ＶＤ）が当該ＣＣＴＶカ
メラに人力されているものとする（同図（ａ）乃至（ｃ
）に示す）と、水平同期信号は入力バッファ回路１を介
して入力され、垂直同期信号は入力バッファ回路６を介
して反転入力される。

入力した水平同期信号はデイレーライン８にて１．５μ
ｓｅｃ遅延され（同図（ｄ）に示す）、この遅延水平同
期信号により第１および第２のマルチバイブレータ回路
９，１０からは擬似等価パルス、つまり水平同期信号を
略半周期ずらした信号が出力される（同図（ｅ）に示す
）。このとき、第１のマルチバイブレータ回路９は人力
垂直同期信号によりリセット、つまり入力垂直同期信号
のｌ（Ｌ　２ルベル期間（垂直ブランキング期間）以外
リセットされる。−方、入力した垂直同期信号により第
３および第４のマルチバイブレータ回路１１．１２にて
パルス、つまり上記第１のマルチバイブレータ回路９の
リセットにより不足する擬似等価パルスを補うためのパ
ルスが出力される（同図（ｆ）に示す）。

続いて、第１および第２のマルチバイブレータ回路９．
ｌＯにて得られた擬似等価パルスと、第３および第４の
マルチバイブレータ回路１１．１２にて得られたパルス
信号と、入力水平同期信号とが３アンド回路Ｉ３にて負
の論理積がとられるが、３アンド回路１３はそれら信号
が全て１１　ＨＩ＋レベルのとき、ＩＩ　Ｌ　１ルベル
を出力し、それ以外１１　ＨＩ＋レベルを出力するため
、同図（ｇ）に示されているように、３アンド回路１３
からはクロックが出力される。このクロックがシフトレ
ジスタ７のＣＬＫ端子に入力されことから、シフトレジ
スタ７のＤＡＴＡ端子に入力している垂直同期信号はそ
のクロックにシフトされる。この場合、クロックが７つ
のとき、シフトレジスタ７のＱ７端子にはシフトした垂
直同期信号が出力され（同図（ｈ）に示す）、このシフ
ト垂直同期信号により当該ＣＣＴＶカメラのＶ同期が検
出されることになる。

このように、■同期の検出に際し、必要な擬似等価パル
スを垂直同期ブランキング期間のみ得るようにしたので
、その擬似等価パルスによるノイズが映像信号に重畳さ
れることもなく、画像に縦ノイズが生じなくなる。また
、その擬似等価パルスによるノイズが映像信号に重畳さ
れないので、ＡＧＣ回路のゲインを大きくすることがで
き、ＣＣＴＶカメラの高感度化が可能になる。

なお、上記実施例は映像信号がＥＶＥＮ　ＦＩＥＬＤか
らＯＤＤ　ＦＩＥＬＤに切り替える場合について説明し
ているが、第３図に示されているように、映像信号がＯ
ＤＤ　ＦＩＥＬＤカらＥＶＥＮ　ＦＩＥＬＤニ切り替え
る場合であっても、上記実施例同様に動作するため、そ
の映像信号が０００　ＦＩＥＬＤからＥＶＥＮ　ＦＩＥ
ＬＤニ切り替える場合については説明を省略する。

「発明の効果」 以上説明したように、この発明のＣＣＴＶカメラのＶ同
期検出回路によれば、■同期のタイミングを得るための
擬似等価パルスを外部垂直同期信号の垂直同期ブランキ
ング期間のみ出力するようにしたので、ＡＧＣ回路のゲ
インを高くしても、擬似等価パルスによるノイズが映像
信号に重畳されないことから、モニタ装置の画像に縦方
向の線ノイズが生じることもなく、その画像を良好にで
き、品質の向上を図ることができる。

【図面の簡単な説明】

第１図はこの発明の一実施例を示すｃｃｒｖカメラのＶ
同期検出回路の概略的ブロック図、第２図および第３図
は上記ＣＣＴＶカメラの■同期検出回路の動作を説明す
るためのタイムチャート図、第４図は従来ＣＣＴＶカメ
ラの■同期検出回路の概略的ブロック図、第５図および
第６図は第４図に示すＣＣＴＶカメラのＶ同期検出回路
の動作を説明するためのタイムチャート図、第７図は第
４図に示すｃｃｒｖカメラのＶ同期検出回路による問題
点を説明するためのタイムチャート図である。 図中、１は入力バッファ回路、６は入力バッファ回路（
インバータ回路）、７はシフトレジスタ、８はデイレー
ライン、９は第１のマルチバイブレータ回路、１０は第
２のマルチバイブレータ回路、１１は第３のマルチバイ
レータ回路、　１２は第４のマルチバイブレータ回路、
１３は３ナンド回路（負の論理積回路）である。

Claims (1)

【特許請求の範囲】
1. （１）外部からの水平同期信号を所定時間遅延する遅延
   手段と、 該遅延した水平同期信号より略半周期ずれた擬似等価パ
   ルスを得、かつ、外部からの垂直同期信号により垂直同
   期ブランキング期間だけ前記擬似等価パルスを出力する
   等価パルス出力手段と、前記垂直同期信号を所定幅のパ
   ルスとし、かつ、該パルスの位相を遅らせて出力するパ
   ルス出力手段と、 該パルスと前記水平同期信号と擬似等価パルスとの論理
   積をとり、クロックを出力する論理回路と、 該クロックにより前記垂直同期信号を所定のクロック数
   分シフトし、該シフト垂直同期信号を出力するシフト手
   段とを備え、 該シフト手段からのシフト垂直同期信号によりＶ同期を
   検出するようにしたことを特徴とするＣＣＴＶカメラの
   Ｖ同期検出回路。