JPH03209751A - 半導体装置の冷却方法および構造 - Google Patents
半導体装置の冷却方法および構造Info
- Publication number
- JPH03209751A JPH03209751A JP2003973A JP397390A JPH03209751A JP H03209751 A JPH03209751 A JP H03209751A JP 2003973 A JP2003973 A JP 2003973A JP 397390 A JP397390 A JP 397390A JP H03209751 A JPH03209751 A JP H03209751A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- refrigerant
- cooling
- semiconductor
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 39
- 238000001816 cooling Methods 0.000 title claims abstract description 35
- 239000000919 ceramic Substances 0.000 claims abstract description 14
- 239000003507 refrigerant Substances 0.000 claims abstract description 13
- 238000009835 boiling Methods 0.000 claims abstract description 6
- 229910003460 diamond Inorganic materials 0.000 claims description 22
- 239000010432 diamond Substances 0.000 claims description 22
- 238000000034 method Methods 0.000 claims description 18
- 230000017525 heat dissipation Effects 0.000 claims description 7
- 238000001947 vapour-phase growth Methods 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 238000009834 vaporization Methods 0.000 claims description 2
- 230000008016 vaporization Effects 0.000 claims description 2
- 239000000956 alloy Substances 0.000 abstract 1
- 229910045601 alloy Inorganic materials 0.000 abstract 1
- 238000007789 sealing Methods 0.000 abstract 1
- 239000007788 liquid Substances 0.000 description 8
- 238000007654 immersion Methods 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000003786 synthesis reaction Methods 0.000 description 4
- 239000012790 adhesive layer Substances 0.000 description 3
- 239000006023 eutectic alloy Substances 0.000 description 3
- 238000004806 packaging method and process Methods 0.000 description 3
- 239000011651 chromium Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- VNWKTOKETHGBQD-UHFFFAOYSA-N methane Chemical compound C VNWKTOKETHGBQD-UHFFFAOYSA-N 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- OFLYIWITHZJFLS-UHFFFAOYSA-N [Si].[Au] Chemical compound [Si].[Au] OFLYIWITHZJFLS-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000002826 coolant Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229930195733 hydrocarbon Natural products 0.000 description 1
- 150000002430 hydrocarbons Chemical class 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000009972 noncorrosive effect Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000002194 synthesizing effect Effects 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（概要］
多数の半導体チップをセラミック回路基板に搭載し、浸
漬液冷する冷却方法と構造に関し、効率よく半導体チッ
プを冷却する方法と構造を提供することを目的とし、 気相成長法により形成され、柱状組織をとるダイヤモン
ド膜を放熱板（５）としてシリコンチップの裏面に接着
した半導体チップ（１）が、マザーボード（６）に挿着
する複数の入出力ピン（７）を備えたセラミック多層回
路基板（３）に装着されており、該セラミック多層回路
基板（３）が上部に放熱キャップ（１０）を備え、中に
冷媒（８）を注入した密封容器の底板として構成されて
いることを特徴として半導体装置の冷却構造を構成する
。
漬液冷する冷却方法と構造に関し、効率よく半導体チッ
プを冷却する方法と構造を提供することを目的とし、 気相成長法により形成され、柱状組織をとるダイヤモン
ド膜を放熱板（５）としてシリコンチップの裏面に接着
した半導体チップ（１）が、マザーボード（６）に挿着
する複数の入出力ピン（７）を備えたセラミック多層回
路基板（３）に装着されており、該セラミック多層回路
基板（３）が上部に放熱キャップ（１０）を備え、中に
冷媒（８）を注入した密封容器の底板として構成されて
いることを特徴として半導体装置の冷却構造を構成する
。
〔産業上の利用分野］
本発明は浸漬液冷により効率よく半導体チップを冷却す
る半導体装置の冷却構造に関する。
る半導体装置の冷却構造に関する。
情報処理装置の処理能力をより増大するため、半導体装
置は大容量化すると共に実装密度も向上している。
置は大容量化すると共に実装密度も向上している。
すなわち、多数の単位素子を集積化して構成される半導
体チップは単位素子の小形化と素子数の増大が行われて
ＬＳＩやＶＬＳＩが実用化されている。
体チップは単位素子の小形化と素子数の増大が行われて
ＬＳＩやＶＬＳＩが実用化されている。
また、パッシベーション技術の進歩と共に実装方法も改
良され、当初はハーメチックシールパッケージ型の外装
方法が採られていたのに対し、フリップチップタイプな
どの半導体チップをセラミック多層回路基板上に密に配
列してＬＳＩモジュールとする形態が採られるようにな
った。
良され、当初はハーメチックシールパッケージ型の外装
方法が採られていたのに対し、フリップチップタイプな
どの半導体チップをセラミック多層回路基板上に密に配
列してＬＳＩモジュールとする形態が採られるようにな
った。
このように半導体チップの集積化と高密度実装が進むに
従ってＬＳＩモジールの発熱量は膨大となり、従来の強
制空冷に代わって液冷構造が採られるようになった。
従ってＬＳＩモジールの発熱量は膨大となり、従来の強
制空冷に代わって液冷構造が採られるようになった。
従来のＬＳＩチップの使用中における発熱量は４ワツ）
（Ｗ）程度であったが、集積度が増加したＶＬＳＩに
おいては約ＬＯＷに及んでいる。
（Ｗ）程度であったが、集積度が増加したＶＬＳＩに
おいては約ＬＯＷに及んでいる。
そのため、このような半導体チップが配列しているＬＳ
Ｉモジュールにおいては、強制空冷では間に合わず、冷
媒を使用し冷媒が沸騰する際に吸収する気化熱を利用し
て半導体チップを冷却する浸漬液冷が用いられるように
なった。
Ｉモジュールにおいては、強制空冷では間に合わず、冷
媒を使用し冷媒が沸騰する際に吸収する気化熱を利用し
て半導体チップを冷却する浸漬液冷が用いられるように
なった。
こ−で、冷媒としては非腐蝕性、非解離性で沸点がＬＳ
Ｉモジュールの最高使用温度である８５°Ｃ以下のもの
、例えば沸点が３０°ＣのＣ６Ｆ、□、沸点が５６°Ｃ
のＣ６Ｆ１４などの過弗化炭化水素（ｐｅｒｆ １ｕｏ
ｒｏｃａｒｂ。
Ｉモジュールの最高使用温度である８５°Ｃ以下のもの
、例えば沸点が３０°ＣのＣ６Ｆ、□、沸点が５６°Ｃ
のＣ６Ｆ１４などの過弗化炭化水素（ｐｅｒｆ １ｕｏ
ｒｏｃａｒｂ。
ｎ）が適している。
さて、浸漬液冷方式をとる場合、冷却効率を更に上げる
ためには、半導体チップ裏面の表面積をふやして気泡の
核発生を促進すればよい。
ためには、半導体チップ裏面の表面積をふやして気泡の
核発生を促進すればよい。
そのためにはチップ裏面を加工して凹凸をつける方法と
、チップ裏面に表面積の大きな放熱板を接着させる方法
がある。
、チップ裏面に表面積の大きな放熱板を接着させる方法
がある。
然し、前者の方法は加工により素子の特性に悪影響を与
えるために好ましくない。
えるために好ましくない。
また、後者の方法は放熱板の熱抵抗があるために大きな
向上は望めないのが現状であった。
向上は望めないのが現状であった。
ＬＳＩモジュールの冷却構造として、浸漬液冷が用いら
れているが、この冷却効率の著しく高い冷却構造を実用
化することが課題である。
れているが、この冷却効率の著しく高い冷却構造を実用
化することが課題である。
上記の課題は気相成長法により形成され、柱状組織をと
るダイヤモンド膜を放熱板としてシリコンチップの裏面
に接着した半導体チップが、マザーボードに挿着する複
数の入出力ピンを備えたセラミック多層回路基板に装着
されており、この多層回路基板が上部に放熱キャップを
備え、中に冷媒を注入した密封容器の底板として構成さ
れていることを特徴として半導体装置の冷却構造を構成
することにより解決することができる。
るダイヤモンド膜を放熱板としてシリコンチップの裏面
に接着した半導体チップが、マザーボードに挿着する複
数の入出力ピンを備えたセラミック多層回路基板に装着
されており、この多層回路基板が上部に放熱キャップを
備え、中に冷媒を注入した密封容器の底板として構成さ
れていることを特徴として半導体装置の冷却構造を構成
することにより解決することができる。
（作用）
本発明は放熱板として気相成長法特にＤＣプラズマジェ
ット気相成長法で形成したダイヤモンド膜を用いるもの
である。
ット気相成長法で形成したダイヤモンド膜を用いるもの
である。
ダイヤモンドはモース（Ｍｏｈｓ）硬度は１０と大きく
、これを利用してダイヤモンドカッターなど工具に利用
されているが、これ以外に熱伝導度は２（１００Ｗ／ｍ
Ｋと他の材料に比較して格段に優れると云う性質を利用
して半導体素子のヒートシンク（）ｆｅａｔ−ｓｉｎｋ
）として実用化が進められている。
、これを利用してダイヤモンドカッターなど工具に利用
されているが、これ以外に熱伝導度は２（１００Ｗ／ｍ
Ｋと他の材料に比較して格段に優れると云う性質を利用
して半導体素子のヒートシンク（）ｆｅａｔ−ｓｉｎｋ
）として実用化が進められている。
さて、ダイヤモンドの合成法としては高圧合成法と低圧
合成法とがある。
合成法とがある。
こ−で、高圧合成法は比較的サイズの大きな単結晶を育
成するのに適した方法であり、ダイヤモンド膜を育成す
るには低圧合成法特に化学気相成長法（Ｃｈｅｍｉｃａ
ｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ 略してＣＶ
Ｄ法）が適しており、柱状組織の多結晶ダイヤモンド膜
を形成することができる。
成するのに適した方法であり、ダイヤモンド膜を育成す
るには低圧合成法特に化学気相成長法（Ｃｈｅｍｉｃａ
ｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ 略してＣＶ
Ｄ法）が適しており、柱状組織の多結晶ダイヤモンド膜
を形成することができる。
そして、表面積の大きなダイヤモンド膜は酸素プラズマ
等で粒界エツチングすることにより得ることができる。
等で粒界エツチングすることにより得ることができる。
一方、発明者は新しいダイヤモンド膜の製造方法として
ＤＣプラズマジェットＣｖＤ法（特Ｈ昭６４−３３０９
６）を開発しているが、この方法による場合は製膜速度
が極めて速く、然も製膜条件を適当に選ぶことにより表
面積の大きい柱状組織のダイヤモンド膜を作成すること
ができる。
ＤＣプラズマジェットＣｖＤ法（特Ｈ昭６４−３３０９
６）を開発しているが、この方法による場合は製膜速度
が極めて速く、然も製膜条件を適当に選ぶことにより表
面積の大きい柱状組織のダイヤモンド膜を作成すること
ができる。
本発明はこのようにして形成した表面積が大きく、然も
熱抵抗の極めて小さいダイヤモンド膜を放熱板として半
導体チップの裏面に張りつけることにより、熱抵抗を上
げることなく表面積を増し、これにより気泡の核発生を
促し、冷却能率を向上させるものである。
熱抵抗の極めて小さいダイヤモンド膜を放熱板として半
導体チップの裏面に張りつけることにより、熱抵抗を上
げることなく表面積を増し、これにより気泡の核発生を
促し、冷却能率を向上させるものである。
第１図は本発明を適用した半導体チップをセラミック回
路基板に装着した状態を示す正面図であって、フリップ
チップ構造をとる半導体チップ１は半田ボール２により
従来のようにセラミック回路基板３に装着されている。
路基板に装着した状態を示す正面図であって、フリップ
チップ構造をとる半導体チップ１は半田ボール２により
従来のようにセラミック回路基板３に装着されている。
そして、半導体チップ１の裏面には共晶合金などからな
る接着層４を介してダイヤモンド膜よりなる放熱板５が
設けられている。
る接着層４を介してダイヤモンド膜よりなる放熱板５が
設けられている。
このような構造をとると、ダイヤモンド膜は熱伝導度が
格段に大きく、また接着層４の厚さが薄いため熱抵抗は
無視できるほど小さく、そのために冷却効率を向上する
ことができる。
格段に大きく、また接着層４の厚さが薄いため熱抵抗は
無視できるほど小さく、そのために冷却効率を向上する
ことができる。
なお、か−る半導体チップの浸漬液冷構造は従来の半導
体冷却構造と変わるところはない。
体冷却構造と変わるところはない。
（実施例〕
第２図は本発明に係る半導体装置の冷却構造を示すもの
で、半導体装ツブ１の部分を除いて従来と同様である。
で、半導体装ツブ１の部分を除いて従来と同様である。
すなわち、半導体チップ１はマザーボード６に挿入する
入出力ピン７を備えたセラミック回路基板３ （Ｄ 上
ニハターン形成されているバンブにフリップチップ接合
されおり、このセラミック回路基板３を底板としてアル
ミニウム合金よりなる密封容器が構成されており、中に
沸点が５６°ＣのＣｂＦｌａからなる冷媒８が入れられ
ており、冷媒８の気体が充満した空隙部９の上には放熱
キャップ１ｏが設けられている。
入出力ピン７を備えたセラミック回路基板３ （Ｄ 上
ニハターン形成されているバンブにフリップチップ接合
されおり、このセラミック回路基板３を底板としてアル
ミニウム合金よりなる密封容器が構成されており、中に
沸点が５６°ＣのＣｂＦｌａからなる冷媒８が入れられ
ており、冷媒８の気体が充満した空隙部９の上には放熱
キャップ１ｏが設けられている。
そして、放熱キャップ１０は強制空冷により冷却される
。
。
次に、半導体チップ１を構成するシリコン（Ｓｔ）チッ
プは大きさが１０ｘｌＯｘＯ，５鵬でｌＸｌ０’ゲート
のＥＣＬ（Ｅｍｉｔｔｅｒ Ｃｏｕｐｌｅｄ Ｌｏｇｉ
ｃ）が形成されており、その発熱量はＩＯＷである。
プは大きさが１０ｘｌＯｘＯ，５鵬でｌＸｌ０’ゲート
のＥＣＬ（Ｅｍｉｔｔｅｒ Ｃｏｕｐｌｅｄ Ｌｏｇｉ
ｃ）が形成されており、その発熱量はＩＯＷである。
そして、このＳｉチップの裏面には厚さ約１０ＤＩ１１
の金・シリコン（Ａｕ−Ｓｉ）共晶合金を用いて厚さが
０．３−のダイヤモンド膜からなる放熱板５が接着され
ている。
の金・シリコン（Ａｕ−Ｓｉ）共晶合金を用いて厚さが
０．３−のダイヤモンド膜からなる放熱板５が接着され
ている。
なお、ダイヤモンド膜はＤＣプラズマジェットｃＶＤ法
により形成したものであるが、その条件は水素ガス（Ｈ
２）の流量は５０１／分、メタン（ＣＨ３）ガスの濃度
は１．５％、装置内の真空度は５０ Ｔｏｒｒ、出力１
０ ＫＷの条件で行い、ダイヤモンド膜は水冷したＳｔ
基板上に形成した。
により形成したものであるが、その条件は水素ガス（Ｈ
２）の流量は５０１／分、メタン（ＣＨ３）ガスの濃度
は１．５％、装置内の真空度は５０ Ｔｏｒｒ、出力１
０ ＫＷの条件で行い、ダイヤモンド膜は水冷したＳｔ
基板上に形成した。
そして、Ｓｔ基板から剥離した後、ダイヤモンド膜の裏
面にスパッタによりチタン（Ｔｉ）／クローム（Ｃｒ）
／金（Ａｕ）を１（１０人７１（１０人／１（１００
人の厚さに被覆した後、レーザにより１０ Ｘ １０＋
ｍ角に切断し、先に記したように共晶合金を用いて接着
したものである。
面にスパッタによりチタン（Ｔｉ）／クローム（Ｃｒ）
／金（Ａｕ）を１（１０人７１（１０人／１（１００
人の厚さに被覆した後、レーザにより１０ Ｘ １０＋
ｍ角に切断し、先に記したように共晶合金を用いて接着
したものである。
このようにして形成した冷却構造の熱伝達率は２Ｗ／ｃ
ｍ”Ｋであり、ダイヤモンドの放熱板を設けない従来構
造の熱伝達率が０．５ Ｗ／ｃｍ” Ｋであるのに較べ
て約４倍向上することができた。
ｍ”Ｋであり、ダイヤモンドの放熱板を設けない従来構
造の熱伝達率が０．５ Ｗ／ｃｍ” Ｋであるのに較べ
て約４倍向上することができた。
半導体チップの裏面にダイヤモンド膜からなる放熱板を
装着して浸漬液冷する構造をとる冷却構造の使用により
、冷却能率の大幅な向上が可能になり、これにより、半
導体チップの実装密度を向上することができ、また信頼
性を向上することができる。
装着して浸漬液冷する構造をとる冷却構造の使用により
、冷却能率の大幅な向上が可能になり、これにより、半
導体チップの実装密度を向上することができ、また信頼
性を向上することができる。
第１図はダイヤモンド膜からなる放熱板を備えた半導体
チップの正面図、 第２図は本発明に係る半導体装置の冷却構造を示す断面
図、 である。 図において、 １は半導体チップ、 ３はセラミック回路基板、 ５は放熱板、 である。 ２は半田ボール、 ４は接着層、 ８は冷媒、
チップの正面図、 第２図は本発明に係る半導体装置の冷却構造を示す断面
図、 である。 図において、 １は半導体チップ、 ３はセラミック回路基板、 ５は放熱板、 である。 ２は半田ボール、 ４は接着層、 ８は冷媒、
Claims (3)
- （１）半導体素子を冷媒中に浸漬し、該半導体素子に生
ずる熱を冷媒の沸騰気化により冷却して除去する冷却方
法において、素子形成が行われている半導体チップの裏
面に凹凸面を有するダイヤモンド膜を接着したことを特
徴とする半導体装置の冷却方法。 - （２）気相成長法により形成され、柱状組織をとるダイ
ヤモンド膜を放熱板（５）としてシリコンチップの裏面
に接着した半導体チップ（１）が、マザーボード（６）
に挿着する複数の入出力ピン（７）を備えたセラミック
多層回路基板（３）に装着されており、該セラミック多
層回路基板（３）が上部に放熱キャップ（１０）を備え
、中に冷媒（８）を注入した密封容器の底板として構成
されていることを特徴とする半導体装置の冷却構造。 - （３）前記柱状組織をとるダイヤモンド膜を形成する気
相成長法がＤＣプラズマジェット気相成長法であること
を特徴とする半導体装置の冷却構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003973A JPH03209751A (ja) | 1990-01-11 | 1990-01-11 | 半導体装置の冷却方法および構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003973A JPH03209751A (ja) | 1990-01-11 | 1990-01-11 | 半導体装置の冷却方法および構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03209751A true JPH03209751A (ja) | 1991-09-12 |
Family
ID=11572012
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003973A Pending JPH03209751A (ja) | 1990-01-11 | 1990-01-11 | 半導体装置の冷却方法および構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03209751A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006196885A (ja) * | 2005-01-14 | 2006-07-27 | Internatl Business Mach Corp <Ibm> | 半導体モジュールにおける熱放散のための方法および装置 |
| CN106229304A (zh) * | 2016-08-05 | 2016-12-14 | 上海交通大学 | 基于逆压电效应的3d芯片封装冷却结构 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61263141A (ja) * | 1985-05-16 | 1986-11-21 | Sumitomo Electric Ind Ltd | Ｓｉ半導体基板 |
-
1990
- 1990-01-11 JP JP2003973A patent/JPH03209751A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61263141A (ja) * | 1985-05-16 | 1986-11-21 | Sumitomo Electric Ind Ltd | Ｓｉ半導体基板 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006196885A (ja) * | 2005-01-14 | 2006-07-27 | Internatl Business Mach Corp <Ibm> | 半導体モジュールにおける熱放散のための方法および装置 |
| CN106229304A (zh) * | 2016-08-05 | 2016-12-14 | 上海交通大学 | 基于逆压电效应的3d芯片封装冷却结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9508675B2 (en) | Microelectronic package having direct contact heat spreader and method of manufacturing same | |
| TWI320227B (en) | Die exhibiting an effective coefficient of thermal expansion equivalent to a substrate mounted thereon, and processes of making same | |
| US7626251B2 (en) | Microelectronic die assembly having thermally conductive element at a backside thereof and method of making same | |
| US7038316B2 (en) | Bumpless die and heat spreader lid module bonded to bumped die carrier | |
| KR20110134504A (ko) | 얇은 다이 열 인터페이스 재료의 솔더 성막 및 열 처리 | |
| US7193318B2 (en) | Multiple power density chip structure | |
| US7842553B2 (en) | Cooling micro-channels | |
| US6737754B2 (en) | COF packaged semiconductor | |
| US6770513B1 (en) | Thermally enhanced flip chip packaging arrangement | |
| JPH03209751A (ja) | 半導体装置の冷却方法および構造 | |
| US6586279B1 (en) | Method of integrating a heat spreader and a semiconductor, and package formed thereby | |
| JPH07321257A (ja) | マルチチップモジュール | |
| TWI236116B (en) | High heat dissipation flip chip package structure | |
| US20230268332A1 (en) | Power module package and method of forming the same | |
| JPH03257953A (ja) | 半導体素子 | |
| TWI313505B (en) | Die exhibiting an effective coefficient of thermal expansion equivalent to a substrate mounted thereon, and processes of making same | |
| TW202238879A (zh) | 電子封裝件及其散熱結構 | |
| JP2004158726A (ja) | ヒートスプレッダ付半導体素子及び半導体パッケージ | |
| TWI283447B (en) | Thermally enhanced flip-chip-on-film package | |
| JPH0831966A (ja) | 半導体集積回路装置 | |
| JPH05152476A (ja) | 半導体集積回路装置及びその製造方法及び電子計算機 | |
| JPS61263141A (ja) | Ｓｉ半導体基板 | |
| JPS58218148A (ja) | 電子部品冷却装置 | |
| US20240222226A1 (en) | Embedded cooling assemblies for advanced device packaging and methods of manufacturing the same | |
| JPH069188B2 (ja) | 化合物半導体基板 |