JPH03201620A - Level shift circuit - Google Patents
Level shift circuitInfo
- Publication number
- JPH03201620A JPH03201620A JP1342040A JP34204089A JPH03201620A JP H03201620 A JPH03201620 A JP H03201620A JP 1342040 A JP1342040 A JP 1342040A JP 34204089 A JP34204089 A JP 34204089A JP H03201620 A JPH03201620 A JP H03201620A
- Authority
- JP
- Japan
- Prior art keywords
- output
- power supply
- supply voltage
- shift circuit
- level shift
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003068 static effect Effects 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
Landscapes
- Manipulation Of Pulses (AREA)
- Logic Circuits (AREA)
Abstract
Description
【発明の詳細な説明】
産業上の利用分野
本発明は信号電圧レベルを変更するためのレベルシフト
回路に関するものである。DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a level shift circuit for changing signal voltage levels.
従来の技術
信号電圧レベルの変換が必要な信号において、その静的
状態で消費電流が大きいことは、半導体装置の性能を著
しく低下させる。従って、その静的状態での電流をいか
に抑えるかということが、半導体装置にとって重要であ
る。BACKGROUND OF THE INVENTION Signals that require conversion of signal voltage levels consume a large amount of current in a static state, which significantly degrades the performance of semiconductor devices. Therefore, it is important for semiconductor devices how to suppress the current in the static state.
以下、従来の信号電圧レベルの変換例について説明する
。An example of conventional signal voltage level conversion will be described below.
第３図は従来のレベルシフト回路の一例である。FIG. 3 is an example of a conventional level shift circuit.
この回路は、Ｐチャンネルトランジスタ１．３とＮチャ
ンネルトランジスタ２．４で構成され、トランジスタ１
，２のゲートには入力信号１０が入力され、トランジス
タ１．２のドレインとトランジスタ３．４のゲートは信
号１１で結ばれ、トランジスタ３．４のドレインから出
力信号１２が出力される。このとき、トランジスタ１の
ソースにはＶＬ、）ランジスタ３のソースにはＶＨが印
加されているとする（ＶＨ＞ＭＬ）。This circuit consists of a P-channel transistor 1.3 and an N-channel transistor 2.4.
, 2, the drain of transistor 1.2 and the gate of transistor 3.4 are connected by signal 11, and output signal 12 is output from the drain of transistor 3.4. At this time, it is assumed that VL is applied to the source of transistor 1 and VH is applied to the source of transistor 3 (VH>ML).
入力信号１０にＶＬが印加されたとき、トランジスタ１
，４はオフし、トランジスタ２．３はオンするため、出
力電圧１２はＶｏが出力される。When VL is applied to input signal 10, transistor 1
, 4 are turned off and the transistors 2.3 are turned on, so that the output voltage 12 is Vo.
次に、入力信号１０にＯが印加されたとき、トランジス
タ１はオン、トランジスタ２はオフするため、信号１１
にはＶＬが出力される。トランジスタ３．４はともにオ
ンするが、電流の差にょうて、出力信号１２は０が出力
される。Next, when O is applied to the input signal 10, transistor 1 is turned on and transistor 2 is turned off, so the signal 11
VL is output. Both transistors 3 and 4 are turned on, but due to the difference in current, the output signal 12 is 0.
発明が解決しようとする課題
しかしながら、上記従来の構成では、高電源電圧側のト
ランジスタのゲートに低電源電圧の信号が印加されたと
き、静的状態でも貫通電流が流れてしまうという問題が
あった。Problems to be Solved by the Invention However, the conventional configuration described above has a problem in that when a low power supply voltage signal is applied to the gate of the transistor on the high power supply voltage side, a through current flows even in a static state. .
本発明は上記従来の課題を解決するもので、静的状態で
は消費電流を最小にすることのできるレベルシフト回路
を提供することを目的とする。The present invention is intended to solve the above-mentioned conventional problems, and an object of the present invention is to provide a level shift circuit that can minimize current consumption in a static state.
課題を解決するための手段
この目的を達成するために本発明のレベルシフト回路は
、低電源電圧、を出力するインバータと高電源電圧を出
力するＲＳフリップフロップ（ＲｅｓｅｔＳｅｔ Ｆｌ
ｉｐ Ｆｌｏｐ）を備えている。Means for Solving the Problems To achieve this object, the level shift circuit of the present invention uses an inverter that outputs a low power supply voltage and an RS flip-flop (ResetSet Fl) that outputs a high power supply voltage.
ip Flop).
作用
この構成によって、消費電流を最小にすることができる
。Effect: This configuration allows current consumption to be minimized.
実施例
以下、本発明の一実施例について、図面を参照しながら
説明する。EXAMPLE Hereinafter, an example of the present invention will be described with reference to the drawings.
第１図は本発明のレベルシフト回路の一実施例である。FIG. 1 shows an embodiment of the level shift circuit of the present invention.
この回路は、入力信号１０を入力とする低電源電圧動作
のインバータ１００と、入力信号１０とインバータ１０
０の出力１１を入力とし高電源電圧出力１２を出力する
ＲＳフリップフロップ２００から構成されている。入力
信号１０はＲＳフリップフロップのセット入力に、イン
バータ１００の出力１１はＲＳフリップフロップ２００
のリセ・ソト入力に接続されている。This circuit includes an inverter 100 operating at a low power supply voltage that receives an input signal 10, and an inverter 100 that receives an input signal 10 and operates at a low power supply voltage.
It is composed of an RS flip-flop 200 which receives an output 11 of 0 and outputs a high power supply voltage output 12. The input signal 10 is input to the set input of the RS flip-flop, and the output 11 of the inverter 100 is input to the RS flip-flop 200.
Connected to the reset/soto input.
詳細な回路構成を第２図に示す。The detailed circuit configuration is shown in FIG.
ＲＳフリップフロップ２００は、Ｐチャンネルトランジ
スタ２０１．２０２とＮチャンネルトランジスタ２０３
．２０４から成るＮＯＲ回路と、Ｐチャンネルトランジ
スタ２０５，２０６とＮチャンネルトランジスタ２０７
，２０８から成るＮＯＲ回路で構成されている。トラン
ジスタ２０１゜２０３のゲートにはセット入力である入
力信号１０が、トランジスタ２０５．２０７のゲートに
はリセット入力であるインバータ１００の出力１１がそ
れぞれ接続されている。なお、Ｐチャンネルトランジス
タＩ Ｎチャンネルトランジスタ２は従来例の構成と同
じである。The RS flip-flop 200 includes P-channel transistors 201 and 202 and an N-channel transistor 203.
．． 204, P channel transistors 205, 206, and N channel transistor 207
, 208. The input signal 10, which is a set input, is connected to the gates of the transistors 201 and 203, and the output 11 of the inverter 100, which is a reset input, is connected to the gates of the transistors 205 and 207, respectively. Note that the P-channel transistor IN and N-channel transistor 2 have the same structure as the conventional example.
以上のように構成された本実施例のレベルシフト回路に
ついて、以下その動作を説明する。The operation of the level shift circuit of this embodiment configured as described above will be explained below.
入力信号１０にＶＬが印加されたとき、トランジスタ２
，２０１，２０３，２０４，２０５．２０６がオンし、
トランジスタ１，２０２，２０７，２０８がオフし、出
力信号１２は０が出力される。When VL is applied to the input signal 10, the transistor 2
,201,203,204,205.206 are turned on,
Transistors 1, 202, 207, and 208 are turned off, and the output signal 12 is 0.
次に入力信号１０に０が印加されたとき、トランジスタ
１，２０１，２０２，２０５，２０７゜２０８がオンし
、トランジスタ２，２０３，２０４゜２０６がオフし、
出力信号１２はＶｕが出力される。Next, when 0 is applied to the input signal 10, transistors 1, 201, 202, 205, 207° 208 are turned on, transistors 2, 203, 204° 206 are turned off,
The output signal 12 is Vu.
以上のように本実施例によれば、トランジスタ２０３．
２０４がオンするときは２０２がオフし、トランジスタ
２０８．２０７がオンするときは２０６がオフするため
、静的状態でＶｏからグランドへの貫通電流が流れない
。よって消費電流を最小とすることができる。As described above, according to this embodiment, the transistor 203.
When transistor 204 is turned on, transistor 202 is turned off, and when transistors 208 and 207 are turned on, transistor 206 is turned off, so that no through current flows from Vo to ground in a static state. Therefore, current consumption can be minimized.
発明の効果
本発明は、ＲＳフリップフロップを用いることにより、
消費電流を最小にすることのできる優れたレベルシフト
回路を実現できるものである。Effects of the Invention The present invention uses RS flip-flops to achieve
This makes it possible to realize an excellent level shift circuit that can minimize current consumption.
第１図は本発明の一実施例におけるレベルシフト回路の
論理回路図、第２図は実施例の詳細な回路図、第３図は
従来のレベルシフト回路の回路図である。
１０・・・・・・入力信号、１１・・・・・・信号、１
２・・・・・・出力信号、１００・・・・・・インバー
タ、２００・・・・・・ＲＳフリップフロップ。FIG. 1 is a logic circuit diagram of a level shift circuit according to an embodiment of the present invention, FIG. 2 is a detailed circuit diagram of the embodiment, and FIG. 3 is a circuit diagram of a conventional level shift circuit. 10...Input signal, 11...Signal, 1
2... Output signal, 100... Inverter, 200... RS flip-flop.
Claims (1)
ルの信号を出力するインバータと、前記低電源電圧レベ
ルの入力信号と前記インバータの出力信号を入力とし高
電源電圧レベルの信号を出力するリセットセットフリッ
プフロップを備えたレベルシフト回路。an inverter that receives an input signal at a low power supply voltage level and outputs a signal at a low power supply voltage level; and a reset set that receives an input signal at the low power supply voltage level and an output signal of the inverter and outputs a signal at a high power supply voltage level. Level shift circuit with flip-flops.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1342040A JPH03201620A (en) | 1989-12-27 | 1989-12-27 | Level shift circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1342040A JPH03201620A (en) | 1989-12-27 | 1989-12-27 | Level shift circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03201620A true JPH03201620A (en) | 1991-09-03 |
Family
ID=18350699
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1342040A Pending JPH03201620A (en) | 1989-12-27 | 1989-12-27 | Level shift circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03201620A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970703650A (en) * | 1995-04-10 | 1997-07-03 | Level-shifting circuit and high-side driver including such a level-shifting circuit | |
| JP2017069942A (en) * | 2015-09-30 | 2017-04-06 | ラピスセミコンダクタ株式会社 | Interface circuit |
-
1989
- 1989-12-27 JP JP1342040A patent/JPH03201620A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970703650A (en) * | 1995-04-10 | 1997-07-03 | Level-shifting circuit and high-side driver including such a level-shifting circuit | |
| JP2017069942A (en) * | 2015-09-30 | 2017-04-06 | ラピスセミコンダクタ株式会社 | Interface circuit |
| JP2021048628A (en) * | 2015-09-30 | 2021-03-25 | ラピスセミコンダクタ株式会社 | Interface circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000353946A (en) | Level shifter circuit | |
| JP2004072426A (en) | Master slave flip flop circuit | |
| JPH0629826A (en) | Level converting circuit | |
| JPH0865149A (en) | Ouasi-static no-loss gate | |
| JPH03201620A (en) | Level shift circuit | |
| JP3120492B2 (en) | Semiconductor integrated circuit | |
| JP2001223561A (en) | Schmitt trigger circuit | |
| JPH03132115A (en) | Semiconductor integrated circuit | |
| JP2001127615A (en) | Division level logic circuit | |
| JPS60236322A (en) | Mos transistor circuit | |
| JPH08181600A (en) | Level shift circuit | |
| JP2563570B2 (en) | Set / reset flip-flop circuit | |
| JPH04175010A (en) | Output buffer circuit | |
| JPH07226670A (en) | Cmos level shift circuit | |
| JPH02123826A (en) | Cmos inverter circuit | |
| JPS594890B2 (en) | digital circuit | |
| JPH03217116A (en) | Level shifting circuit | |
| JPH06101236B2 (en) | Shift register | |
| JPS59193614A (en) | Schmitt trigger circuit | |
| JPH0431630Y2 (en) | ||
| JPH05110415A (en) | Tri-state output circuit | |
| JPH0481120A (en) | Cmos level shift circuit | |
| JPH05276001A (en) | Analog switch circuit | |
| JPS61150521A (en) | Complementary analog switch circuit | |
| JPS6334798A (en) | Latch circuit |