JPH03201476A - 半導体集積回路の製造方法 - Google Patents
半導体集積回路の製造方法Info
- Publication number
- JPH03201476A JPH03201476A JP1340813A JP34081389A JPH03201476A JP H03201476 A JPH03201476 A JP H03201476A JP 1340813 A JP1340813 A JP 1340813A JP 34081389 A JP34081389 A JP 34081389A JP H03201476 A JPH03201476 A JP H03201476A
- Authority
- JP
- Japan
- Prior art keywords
- region
- transistor
- conductivity type
- emitter
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 50
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- 238000009792 diffusion process Methods 0.000 claims abstract description 55
- 239000012535 impurity Substances 0.000 claims abstract description 39
- 238000000034 method Methods 0.000 claims abstract description 32
- 230000002441 reversible effect Effects 0.000 claims abstract description 22
- 238000002955 isolation Methods 0.000 claims description 22
- 239000000758 substrate Substances 0.000 claims description 19
- 239000012528 membrane Substances 0.000 claims description 2
- 238000000926 separation method Methods 0.000 description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 13
- 229910052814 silicon oxide Inorganic materials 0.000 description 13
- 238000005530 etching Methods 0.000 description 12
- 229910052796 boron Inorganic materials 0.000 description 11
- 238000000605 extraction Methods 0.000 description 10
- 229920002120 photoresistant polymer Polymers 0.000 description 10
- -1 boron ions Chemical class 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 7
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 6
- 230000010354 integration Effects 0.000 description 5
- 229910052785 arsenic Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000007943 implant Substances 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910052787 antimony Inorganic materials 0.000 description 2
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical group [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(イ)産業上の利用分野
本発明は半導体集積回路の製造方法に関し、特に工程を
簡略化し集積密度を大幅に向上させた半導体集積回路の
製造方法に関するものである。
簡略化し集積密度を大幅に向上させた半導体集積回路の
製造方法に関するものである。
(口〉従来の技術
半導体集積回路は、高性能化、高機能化が進む中で、高
集積化が非常に重要なポイントとなっている。
集積化が非常に重要なポイントとなっている。
例えばバイポーラトランジスタの構造や製造方法が「最
新LSIプロセス技術」工業調査会(1984年4月2
5日発行)等に詳しく述べられている。
新LSIプロセス技術」工業調査会(1984年4月2
5日発行)等に詳しく述べられている。
このバイポーラトランジスタ(1〉は第2図の如く、P
型の半導体基板(2〉上にN型のエピタキシャル層(3
〉が積層され、この半導体基板(2〉とエピタキシケル
層(3〉の間には、N”型の埋込層(4)が形成されて
いる。
型の半導体基板(2〉上にN型のエピタキシャル層(3
〉が積層され、この半導体基板(2〉とエピタキシケル
層(3〉の間には、N”型の埋込層(4)が形成されて
いる。
またこの埋込層(4)の周囲には、前記エピタキシャル
層(3)表面から前記半導体基板(2〉に到達されたP
+型の分離領域(5)がある。この分離領域(5)は、
エピタキシャル層表面より一気に拡散しても良いし、第
2図の如く、上下分離法によって拡散しても良い。
層(3)表面から前記半導体基板(2〉に到達されたP
+型の分離領域(5)がある。この分離領域(5)は、
エピタキシャル層表面より一気に拡散しても良いし、第
2図の如く、上下分離法によって拡散しても良い。
また前記分離領域(5〉によって、前記エピタキシケル
層(3)より成るアイランド(6)が形成され、このア
イランド(6)がN型のコレクタ領域と成る。またこの
アイランド(6〉内に形成されたP型のベース領域(7
)と、このベース領域(7)内に形成されたN“型のエ
ミッタ領域(8)と、前記コレクタとなるエピタキシャ
ル層が露出している領域に形成されたコレクタコンタク
ト領域(9)とがあり、また前記エピタキシャル層(3
)上に形成されたSin。
層(3)より成るアイランド(6)が形成され、このア
イランド(6)がN型のコレクタ領域と成る。またこの
アイランド(6〉内に形成されたP型のベース領域(7
)と、このベース領域(7)内に形成されたN“型のエ
ミッタ領域(8)と、前記コレクタとなるエピタキシャ
ル層が露出している領域に形成されたコレクタコンタク
ト領域(9)とがあり、また前記エピタキシャル層(3
)上に形成されたSin。
膜のコンタクト孔を介して形成された夫々の電極がある
。
。
次にこのバイポーラトランジスタ(1)の製造方法につ
いて述べる。先ずP型の半導体基板(2)上に、SiO
*膜を形成し、このSin、膜に埋込層(4)の拡散孔
を形成し、この拡散孔を介してアンチモンを前記半導体
基板(2〉に拡散する第1の工程がある。
いて述べる。先ずP型の半導体基板(2)上に、SiO
*膜を形成し、このSin、膜に埋込層(4)の拡散孔
を形成し、この拡散孔を介してアンチモンを前記半導体
基板(2〉に拡散する第1の工程がある。
ここで第2図の場合、前記分離領域東)は、上下分離に
よって達成されているので、拡散孔を介してボロンを前
記半導体基板(2)に拡散し、P+型の下側拡散層(1
0)も形成される。
よって達成されているので、拡散孔を介してボロンを前
記半導体基板(2)に拡散し、P+型の下側拡散層(1
0)も形成される。
次に前記半導体基板(2)表面にエピタキシャル層(3
〉を積層し、このエピタキシャル層(3)にSi0g膜
を形成する。このSiO*膜は、ホトレジスト膜の塗布
、マスク合わせ、露光およびエツチング等によって、分
離領域(5〉の上側拡散領域(11)の拡散孔が形成さ
れ、この拡散孔を介してボロンが拡散されて前記分離領
域〈互〉が形成される第2の工程がある。
〉を積層し、このエピタキシャル層(3)にSi0g膜
を形成する。このSiO*膜は、ホトレジスト膜の塗布
、マスク合わせ、露光およびエツチング等によって、分
離領域(5〉の上側拡散領域(11)の拡散孔が形成さ
れ、この拡散孔を介してボロンが拡散されて前記分離領
域〈互〉が形成される第2の工程がある。
続いて、再度ホトレジスト膜の塗布、マスク合わせ、露
光およびエツチング等によって、前記5i0を膜に前記
ベース領域(7)の拡散孔を形成し、この拡散孔を介し
てボロンを拡散し、ベース領域(7)を形成する第3の
工程がある。
光およびエツチング等によって、前記5i0を膜に前記
ベース領域(7)の拡散孔を形成し、この拡散孔を介し
てボロンを拡散し、ベース領域(7)を形成する第3の
工程がある。
更に、再度ホトレジスト膜の塗布、マスク合わせ、露光
およびエツチング等によって、前記Sin。
およびエツチング等によって、前記Sin。
膜にエミッタ領域(8〉およびコレクタコンタクト領域
(9)の拡散孔を形成し、この拡散孔を介してヒ素を拡
散し、エミッタ領域(8)とコレクタコンタクト領域(
9〉を形成する第4の工程がある。
(9)の拡散孔を形成し、この拡散孔を介してヒ素を拡
散し、エミッタ領域(8)とコレクタコンタクト領域(
9〉を形成する第4の工程がある。
最後に、再度ホトレジスト膜の塗布、マスク合わせ、露
光およびエツチング等によって、前記Sin。
光およびエツチング等によって、前記Sin。
膜に前記エミッタ領域(8)、ベース領域(7)および
コレクタコンタクト領域(9〉のコンタクト孔を形成し
、例えばAN蒸着して夫々の電極を形成する第5の工程
がある。
コレクタコンタクト領域(9〉のコンタクト孔を形成し
、例えばAN蒸着して夫々の電極を形成する第5の工程
がある。
(ハ)発明が解決しようとする課題
前述の第1乃至第5の工程によってバイポーラトランジ
スタ(1〉が達成される。しかし第2の工程、第3の工
程および第4の工程の拡散孔の形成位置は、マスク合わ
せやエツチングにより設計値からのずれが生じる。
スタ(1〉が達成される。しかし第2の工程、第3の工
程および第4の工程の拡散孔の形成位置は、マスク合わ
せやエツチングにより設計値からのずれが生じる。
第2図では、上下分離領域(5〉の上側拡散領域(11
)の拡散深さおよびベース領域(7)の拡散深さを、夫
々4μmおよび1μmとすると、横方向へ夫々同程度広
がる。
)の拡散深さおよびベース領域(7)の拡散深さを、夫
々4μmおよび1μmとすると、横方向へ夫々同程度広
がる。
またマスク合わせやエツチングによって第2図の破線の
如く、左側にずれてベース領域(7)が形成される事が
ある。もちろん右および紙面に対して垂直方向にずれて
も同様な事がいえる。この事を考えて、実際は矢印で示
した幅(約2μm)の余裕を設け、各拡散領域との接触
を防止している。従って両側で4μmの余裕を、集積化
されるトランジスタの夫々に設定するため、集積度の向
上の障害となっていた。
如く、左側にずれてベース領域(7)が形成される事が
ある。もちろん右および紙面に対して垂直方向にずれて
も同様な事がいえる。この事を考えて、実際は矢印で示
した幅(約2μm)の余裕を設け、各拡散領域との接触
を防止している。従って両側で4μmの余裕を、集積化
されるトランジスタの夫々に設定するため、集積度の向
上の障害となっていた。
しかもベース、エミッタ領域は、夫々、マスク合わせ、
エツチングおよび拡散の工程を有しているので、工程数
が長く歩留りの低下を招いていた。
エツチングおよび拡散の工程を有しているので、工程数
が長く歩留りの低下を招いていた。
以上の説明は縦型トランジスタについて述べてたが、こ
のトランジスタと同様な問題が、−緒に集積化されるI
”Lにも発生する0例えば第1図Nを参照して説明をす
れば、前記I”L(24)を囲む上下分離領域(31〉
の上側拡散領域(32〉を形成した後、このI”Lを構
成するラテラル型のトランジスタ(坐)のP″″型のエ
ミッタ領域(41)や逆方向トランジスタ(23)のベ
ースコンタクト領域(42〉の拡散孔をマスク合わせや
エツチング工程を経て形成しているので、設計値からの
ずれを生じる。
のトランジスタと同様な問題が、−緒に集積化されるI
”Lにも発生する0例えば第1図Nを参照して説明をす
れば、前記I”L(24)を囲む上下分離領域(31〉
の上側拡散領域(32〉を形成した後、このI”Lを構
成するラテラル型のトランジスタ(坐)のP″″型のエ
ミッタ領域(41)や逆方向トランジスタ(23)のベ
ースコンタクト領域(42〉の拡散孔をマスク合わせや
エツチング工程を経て形成しているので、設計値からの
ずれを生じる。
本願は以上の如く、I”L(24)において発生する設
計値からのずれを防止し、またI”L(24)と縦型の
トランジスタ(21)が−緒に集積化された時に発生す
る設計からのずれを防止するものである。
計値からのずれを防止し、またI”L(24)と縦型の
トランジスタ(21)が−緒に集積化された時に発生す
る設計からのずれを防止するものである。
(ニ)課題を解決するための手段
本実は前述の課題に鑑みてなされ、一導電型のエミッタ
領域(41)を備えたラテラル型のトランジスタ(22
)と逆導電型の半導体層(28)をエミッタ領域とする
縦型の逆方向動作のトランジスタ(□)とにより構成さ
れるI I L(24)を有する半導体集積回路の製造
方法であって、 逆導電型の埋込層(29〉、前記逆方向動作のトランジ
スタのベース領域となる一導電型のウェル領域(43)
とを有する逆導電型の半導体層(28)上に絶縁膜(6
1〉を形成する工程と、 前記埋込層(29〉を囲む予定の一導電型の分離領域(
31)、前記ラテラル型のトランジスタ(22〉の予定
の一導電型のエミッタ領域(41)および前記逆方向動
作のトランジスタ(23)のウェル領域(43〉内に実
質的に形成される予定の一導電型のベースコンタクト領
域(42)とに対応する前記絶縁膜(61〉に不純物の
導入孔(62)を形成する工程と、前記導入孔(62)
を介して前記予定の分離領域(31)、前記予定のエミ
ッタ領域(41〉および前記予定のベースコンタクト領
域(42)に不純物を導入する工程とを備えることで解
決するものである。
領域(41)を備えたラテラル型のトランジスタ(22
)と逆導電型の半導体層(28)をエミッタ領域とする
縦型の逆方向動作のトランジスタ(□)とにより構成さ
れるI I L(24)を有する半導体集積回路の製造
方法であって、 逆導電型の埋込層(29〉、前記逆方向動作のトランジ
スタのベース領域となる一導電型のウェル領域(43)
とを有する逆導電型の半導体層(28)上に絶縁膜(6
1〉を形成する工程と、 前記埋込層(29〉を囲む予定の一導電型の分離領域(
31)、前記ラテラル型のトランジスタ(22〉の予定
の一導電型のエミッタ領域(41)および前記逆方向動
作のトランジスタ(23)のウェル領域(43〉内に実
質的に形成される予定の一導電型のベースコンタクト領
域(42)とに対応する前記絶縁膜(61〉に不純物の
導入孔(62)を形成する工程と、前記導入孔(62)
を介して前記予定の分離領域(31)、前記予定のエミ
ッタ領域(41〉および前記予定のベースコンタクト領
域(42)に不純物を導入する工程とを備えることで解
決するものである。
一方、一導電型のエミッタ領域(41)を備えたラテラ
ル型のトランジスタ(η)と逆導電型の半導体層(28
〉をエミッタ領域とする縦型の逆方向動作のトランジス
タ(23)とを同一アイランドに備えたIIL(24)
と、逆導電型のエミッタ領域(39)を備えた縦型のト
ランジスタ(麩〉とを有する半導体集積回路の製造方法
であって、 前記予定のI I L(24)と前記予定の縦型のトラ
ンジスタ(剪)領域に形成される逆導電型の埋込層(3
1〉と、前記逆方向動作のトランジスタ(23〉のベー
ス領域となる一導電型のウェル領域(43)とを有する
逆導電型の半導体層(28)上に絶縁膜(61〉を形成
する工程と、 前記埋込層(29〉を囲む予定の分離領域(31)、前
記予定のラテラル型のトランジスタ(22〉に形成予定
の前記エミッタ領域(41)、前記逆方向動作のトラン
ジスタ(23)のウェル領域(43〉内に実質的に形成
される予定の一導電型のベースコンタクト領域(42)
および前記縦型のトランジスタ領域(21〉に形成予定
の一導電型のベース領域(38〉に夫々対応する前記絶
縁膜(61〉に不純物の導入孔(62〉を形成する工程
と、 前記導入孔(62)を介して前記予定の分離領域(31
)、前記予定のラテラル型のトランジスタのエミッタ領
域(41)、前記逆方向動作のトランジスタのベースコ
ンタクト領域り42)および前記縦型のトランジスタの
ベース領域(38)に不純物を導入する工程とを備える
ことで解決するものである。
ル型のトランジスタ(η)と逆導電型の半導体層(28
〉をエミッタ領域とする縦型の逆方向動作のトランジス
タ(23)とを同一アイランドに備えたIIL(24)
と、逆導電型のエミッタ領域(39)を備えた縦型のト
ランジスタ(麩〉とを有する半導体集積回路の製造方法
であって、 前記予定のI I L(24)と前記予定の縦型のトラ
ンジスタ(剪)領域に形成される逆導電型の埋込層(3
1〉と、前記逆方向動作のトランジスタ(23〉のベー
ス領域となる一導電型のウェル領域(43)とを有する
逆導電型の半導体層(28)上に絶縁膜(61〉を形成
する工程と、 前記埋込層(29〉を囲む予定の分離領域(31)、前
記予定のラテラル型のトランジスタ(22〉に形成予定
の前記エミッタ領域(41)、前記逆方向動作のトラン
ジスタ(23)のウェル領域(43〉内に実質的に形成
される予定の一導電型のベースコンタクト領域(42)
および前記縦型のトランジスタ領域(21〉に形成予定
の一導電型のベース領域(38〉に夫々対応する前記絶
縁膜(61〉に不純物の導入孔(62〉を形成する工程
と、 前記導入孔(62)を介して前記予定の分離領域(31
)、前記予定のラテラル型のトランジスタのエミッタ領
域(41)、前記逆方向動作のトランジスタのベースコ
ンタクト領域り42)および前記縦型のトランジスタの
ベース領域(38)に不純物を導入する工程とを備える
ことで解決するものである。
(*)作用
前記I”L(24)に於いては、分離領域〈31〉、ラ
テラル型のトランジスタ(22)のP1型のエミッタ領
域(41〉および逆方向動作のトランジスタ(23〉の
P+型のベースコンタクト領域(42)に対応する絶縁
膜(61〉に不純物の導入孔(62〉を−度に開孔する
ので、夫々の拡散領域の形成位置がこの導入孔(62)
で決定でき、従来設けていた形成位置のずれを無くすこ
とができる。
テラル型のトランジスタ(22)のP1型のエミッタ領
域(41〉および逆方向動作のトランジスタ(23〉の
P+型のベースコンタクト領域(42)に対応する絶縁
膜(61〉に不純物の導入孔(62〉を−度に開孔する
ので、夫々の拡散領域の形成位置がこの導入孔(62)
で決定でき、従来設けていた形成位置のずれを無くすこ
とができる。
一方、縦型のトランジスタ(21)とI”L(24)が
同一半導体基板に集積化された場合は、縦型トランジス
タ(21)の分離領域(31)およびベース領域(38
)に対応する絶縁膜(61)に、I’L(24)の分離
領域(31)、ラテラル型トランジスタ(22〉のP1
型のエミッタ領域(41)および逆方向動作のトランジ
スタ(η〉のP“型のベースコンタクト領域(42〉に
対応する絶縁膜(61〉に不純物の導入孔(62〉を−
度に開孔するので、夫々の拡散領域の形成位置はこの導
入孔(62)で決定でき、従来設けていた形成位置のず
れを無くすことができる。
同一半導体基板に集積化された場合は、縦型トランジス
タ(21)の分離領域(31)およびベース領域(38
)に対応する絶縁膜(61)に、I’L(24)の分離
領域(31)、ラテラル型トランジスタ(22〉のP1
型のエミッタ領域(41)および逆方向動作のトランジ
スタ(η〉のP“型のベースコンタクト領域(42〉に
対応する絶縁膜(61〉に不純物の導入孔(62〉を−
度に開孔するので、夫々の拡散領域の形成位置はこの導
入孔(62)で決定でき、従来設けていた形成位置のず
れを無くすことができる。
従ってずれによる余裕を省略できる。
(へ)実施例
以下に本発明の実施例である半導体集積回路の製造方法
について説明して行き、ここでは縦型のNPN型の第1
のトランジスタ(21〉、ラテラル型のPNP型の第2
のトランジスタ(22)と縦型のNPN型の第3のトラ
ンジスタ(23)で構成される1”L(24)、ラテラ
ル型のPNP型の第4のトランジスタ(25〉および縦
型のPNP型の第5のトランジスタ(26〉が集積化さ
れたものについて説明して行く。
について説明して行き、ここでは縦型のNPN型の第1
のトランジスタ(21〉、ラテラル型のPNP型の第2
のトランジスタ(22)と縦型のNPN型の第3のトラ
ンジスタ(23)で構成される1”L(24)、ラテラ
ル型のPNP型の第4のトランジスタ(25〉および縦
型のPNP型の第5のトランジスタ(26〉が集積化さ
れたものについて説明して行く。
先ず全体の構成を第1図Nを使って説明する。
図の如く、P型のシリコン基板〈27)があり、この基
板(27)上にはN型の半導体層(28)(以下エピタ
キシャル層として説明して行く。)がある。このエピタ
キシャル層(28)と前記基板り27)との間には、第
1のトランジスタ(21〉、I”L(24)、第4のト
ランジスタ(25〉および第5のトランジスタ(26)
の領域に対応して夫々N+型の埋込層(29〉が形成さ
れている。また第5のトランジスタ(26〉に対応する
前記N“型の埋込層(29〉上には、更にP”型の埋込
層(30)が形成されている。
板(27)上にはN型の半導体層(28)(以下エピタ
キシャル層として説明して行く。)がある。このエピタ
キシャル層(28)と前記基板り27)との間には、第
1のトランジスタ(21〉、I”L(24)、第4のト
ランジスタ(25〉および第5のトランジスタ(26)
の領域に対応して夫々N+型の埋込層(29〉が形成さ
れている。また第5のトランジスタ(26〉に対応する
前記N“型の埋込層(29〉上には、更にP”型の埋込
層(30)が形成されている。
この埋込層(29)を囲み前記エピタキシャル層(28
〉を貫通したP0型の上下分離領域(31)がある。
〉を貫通したP0型の上下分離領域(31)がある。
この上下分離領域(31)は上側拡散領域(32〉と下
側拡散領域り33)とで構成され、この上側拡散領域(
32〉は前記エピタキシャル層(28〉表面より下方向
拡散され、前記下側拡散領域(33)は前記基板(27
)表面より上方向拡散されて達成されている。またここ
では本集積回路の高集積化を達成するために、前記下側
拡散領域(33)は実質的に前記エピタキシャル層(2
8〉表面近傍まで上方向拡散されている。
側拡散領域り33)とで構成され、この上側拡散領域(
32〉は前記エピタキシャル層(28〉表面より下方向
拡散され、前記下側拡散領域(33)は前記基板(27
)表面より上方向拡散されて達成されている。またここ
では本集積回路の高集積化を達成するために、前記下側
拡散領域(33)は実質的に前記エピタキシャル層(2
8〉表面近傍まで上方向拡散されている。
従って前記上下分離領域(旦)によって、図の左側より
第1乃至第4のアイランド(34) 、 (35) 、
(36) 、 (37)が形成される。
第1乃至第4のアイランド(34) 、 (35) 、
(36) 、 (37)が形成される。
第1のアイランド(34)には、前記エピタキシャル層
(28〉をコレクタとし、P型のベース領域(38〉、
N+型のエミッタ領域(39)および葡記ベース領域(
38〉内に設けられたP+型のベースコンタクト領域(
40)より成る第1のトランジスタ(縦型)NPN型の
トランジスタ)(21)がある。
(28〉をコレクタとし、P型のベース領域(38〉、
N+型のエミッタ領域(39)および葡記ベース領域(
38〉内に設けられたP+型のベースコンタクト領域(
40)より成る第1のトランジスタ(縦型)NPN型の
トランジスタ)(21)がある。
第2のアイランド(35)には、ラテラル型のPNP型
の第2のトランジスタ(22)と縦型のNPN型の第3
のトランジスタフ23)によりI”L(24)が少なく
とも1つ組込まれている。前記第2のトランジスタ(2
2)は、前記N型のエピタキシャル層(28〉をベース
とし、P+型のエミッタ領域(41)とP4型のコレク
タ領域(第3のトランジスタ〈23〉のベースコンタク
ト領域) (42)とにより成り、前記エミッタ領域(
41)はI”L(24)のインジェクタ領域となる。−
実弟3のトランジスタ(23)は、P+型のウェル領域
(43)をベース領域とし、前記エピタキシャル層(2
8)をエミッタ領域としている。またN+型の拡散領域
(44)をコレクタC1、コレクタC1としている。更
に前記P+型のベース領域は、ウェル領域(43)内の
2ケ所を除いて全面に拡散されている。これは前記コレ
クタ領域(44)を2つ作ったためであり、目的によっ
てこの数は変動することかできる。また前記P+型のイ
ンジェクタ領域(41〉の反対側には、N+型のエミッ
タ取り出し領域(45)およびN+型のエミッタコンタ
クト領域(46〉がある。
の第2のトランジスタ(22)と縦型のNPN型の第3
のトランジスタフ23)によりI”L(24)が少なく
とも1つ組込まれている。前記第2のトランジスタ(2
2)は、前記N型のエピタキシャル層(28〉をベース
とし、P+型のエミッタ領域(41)とP4型のコレク
タ領域(第3のトランジスタ〈23〉のベースコンタク
ト領域) (42)とにより成り、前記エミッタ領域(
41)はI”L(24)のインジェクタ領域となる。−
実弟3のトランジスタ(23)は、P+型のウェル領域
(43)をベース領域とし、前記エピタキシャル層(2
8)をエミッタ領域としている。またN+型の拡散領域
(44)をコレクタC1、コレクタC1としている。更
に前記P+型のベース領域は、ウェル領域(43)内の
2ケ所を除いて全面に拡散されている。これは前記コレ
クタ領域(44)を2つ作ったためであり、目的によっ
てこの数は変動することかできる。また前記P+型のイ
ンジェクタ領域(41〉の反対側には、N+型のエミッ
タ取り出し領域(45)およびN+型のエミッタコンタ
クト領域(46〉がある。
第3のアイランド(36〉には、ラテラル型のPNP型
の第4のトランジスタ(25)が組込まれており、前記
エピタキシャル層(28)をベースとし、このエピタキ
シャル層(28)表面には、P+型のエミッタ領域(4
7)とこのエミッタ領域(47)の周囲にP+型のコレ
クタ領域(48〉がある。更にはN+型の拡散領域(4
9)があり、ベースコンタクト領域として働く。
の第4のトランジスタ(25)が組込まれており、前記
エピタキシャル層(28)をベースとし、このエピタキ
シャル層(28)表面には、P+型のエミッタ領域(4
7)とこのエミッタ領域(47)の周囲にP+型のコレ
クタ領域(48〉がある。更にはN+型の拡散領域(4
9)があり、ベースコンタクト領域として働く。
第4のアイランド(37)には、縦型のPNP型の第5
のトランジスタ(26〉が組込まれている。前述した如
く、このアイランド(37)には、下からN1型の埋込
層(29)およびP+型の埋込層(30)が設けられて
おり、このP1型の埋込層(30〉がコレクタ領域とな
る。またこのコレクタ領域を取り出すために、前記エピ
タキシャル層(28)表面から前記P+型の埋込層(3
0〉へ到達するP+型のコレクタ取り出し領域(50)
が設けられている。またこのコレクタ取り出し領域(5
0)で囲まれた領域には、N+型のウェル領域(51〉
が重畳されて拡散されており、このベースとなるウェル
領域(51)内に、P+型のエミッタ領域(52〉とN
1型のベースコンタクト領域(53)が形成されている
。尚、ここで4tN”型のウェル領域(51〉が重畳さ
れているが、単にN型のエピタキシャル層(28〉であ
っても良い。
のトランジスタ(26〉が組込まれている。前述した如
く、このアイランド(37)には、下からN1型の埋込
層(29)およびP+型の埋込層(30)が設けられて
おり、このP1型の埋込層(30〉がコレクタ領域とな
る。またこのコレクタ領域を取り出すために、前記エピ
タキシャル層(28)表面から前記P+型の埋込層(3
0〉へ到達するP+型のコレクタ取り出し領域(50)
が設けられている。またこのコレクタ取り出し領域(5
0)で囲まれた領域には、N+型のウェル領域(51〉
が重畳されて拡散されており、このベースとなるウェル
領域(51)内に、P+型のエミッタ領域(52〉とN
1型のベースコンタクト領域(53)が形成されている
。尚、ここで4tN”型のウェル領域(51〉が重畳さ
れているが、単にN型のエピタキシャル層(28〉であ
っても良い。
更に前記エピタキシャル層(28)表面には、シリコン
酸化膜等より成る絶縁膜(54)が形成され、コンタク
ト孔を介して電極が形成されている。
酸化膜等より成る絶縁膜(54)が形成され、コンタク
ト孔を介して電極が形成されている。
図の左側より、順に説明すると、第1のアイランド(3
4)にはコレクタ孔、ベース孔およびエミッタ孔が形成
され、コレクタ電極、ベース電極およびエミッタ電極が
この孔を介して形成されている。第2のアイランド(3
5)には、インジェクタ孔、ベース孔、コレクタ孔およ
びエミッタ孔が形成され、インジェクタ電極、ベース電
極、コレクタ電極およびエミッタ電極が形成されている
。第3のアイランド〈36〉には、エミッタ孔、コレク
タ孔およびベース孔が形成され、エミッタ電極、コレク
タ電極およびベース電極が形成されている。
4)にはコレクタ孔、ベース孔およびエミッタ孔が形成
され、コレクタ電極、ベース電極およびエミッタ電極が
この孔を介して形成されている。第2のアイランド(3
5)には、インジェクタ孔、ベース孔、コレクタ孔およ
びエミッタ孔が形成され、インジェクタ電極、ベース電
極、コレクタ電極およびエミッタ電極が形成されている
。第3のアイランド〈36〉には、エミッタ孔、コレク
タ孔およびベース孔が形成され、エミッタ電極、コレク
タ電極およびベース電極が形成されている。
第4のアイランド(37)には、コレクタ孔、エミッタ
孔およびベース孔が形成され、コレクタ電極、エミッタ
電極およびベース電極が形成されている。
孔およびベース孔が形成され、コレクタ電極、エミッタ
電極およびベース電極が形成されている。
以上本構成は、−層の電極により達成されているが、回
路によっては2層以上の電極により構成されても良い。
路によっては2層以上の電極により構成されても良い。
またダイオードや抵抗等も組込まれるが、ここでは省略
をする。
をする。
次に本発明である製造方法について説明をする。
先ず第1図Aの如く、不純物濃度が10 ”atom/
cTr13程度のP型シリコン半導体基板(27)の表
面に熱酸化膜を形成した後、N+型の埋込層(29)の
形成予定領域を蝕刻した後、この開口部を介してN型の
不純物であるアンチモンやヒ素をドープする。
cTr13程度のP型シリコン半導体基板(27)の表
面に熱酸化膜を形成した後、N+型の埋込層(29)の
形成予定領域を蝕刻した後、この開口部を介してN型の
不純物であるアンチモンやヒ素をドープする。
続いて第1図Bの如く、P′″型の上下分離領域(31
〉の下側拡散領域(33〉および第5のトランジスタ(
26)のP“型の埋込M(30〉の形成予定領域上の熱
酸化膜を開口し、この開口部を介してP型の不純物であ
るボロンをドープする。
〉の下側拡散領域(33〉および第5のトランジスタ(
26)のP“型の埋込M(30〉の形成予定領域上の熱
酸化膜を開口し、この開口部を介してP型の不純物であ
るボロンをドープする。
ここではイオン注入によって達成しても良い。
つまり前工程で生じた熱酸化膜を除去し、再度約500
人の熱酸化膜を形成し、ポジ型のマスクとなるレジスト
を塗布、パタ一二〉・グし、ボロンをイオン注入する。
人の熱酸化膜を形成し、ポジ型のマスクとなるレジスト
を塗布、パタ一二〉・グし、ボロンをイオン注入する。
その後レジストを除去し、熱処理を加えて拡散する。
次に第1図Cの如く、前記半導体基板(27)上の熱酸
化膜を全て除去してから前記半導体基板(27)上に周
知の気相成長法によって比抵抗0.1〜5Ω・印のN型
のエピタキシケル層(28〉を2〜8μmの厚さで形成
する。この時は、先にドープした不純物は若干上下に拡
散されている。
化膜を全て除去してから前記半導体基板(27)上に周
知の気相成長法によって比抵抗0.1〜5Ω・印のN型
のエピタキシケル層(28〉を2〜8μmの厚さで形成
する。この時は、先にドープした不純物は若干上下に拡
散されている。
次に第1図りの如く、酸素雰囲気中で熱処理をし、前記
エピタキシケル層(28)表面に約500人の熱酸化膜
(60〉を形成する。続いてネガ型のレジスト膜を全面
に塗布し、バターニングし、第5のトランジスタ(26
)のN+型のウェル領域(51)に対応するエピタキシ
ャル層(28)表面にリンイオンを注入する。
エピタキシケル層(28)表面に約500人の熱酸化膜
(60〉を形成する。続いてネガ型のレジスト膜を全面
に塗布し、バターニングし、第5のトランジスタ(26
)のN+型のウェル領域(51)に対応するエピタキシ
ャル層(28)表面にリンイオンを注入する。
次に第1図Eの如く、前記レジスト膜を除去した後、再
度ネガ型のレジスト膜を全面に塗布し、バターニングし
、前記第2のアイランド(35)内に形成予定のP3型
のウェル領域(43)に対応するエピタキシャル層(2
8〉表面にボロンイオンを注入する。
度ネガ型のレジスト膜を全面に塗布し、バターニングし
、前記第2のアイランド(35)内に形成予定のP3型
のウェル領域(43)に対応するエピタキシャル層(2
8〉表面にボロンイオンを注入する。
次に、第1図Fの如く、温度約1000″C1数時間の
熱酸化によって、前記エピタキシャル層(28〉表面に
、熱酸化膜を形成した後、この半導体基板全体を再度熱
処理して、先にドープした不純物を再拡散する。
熱酸化によって、前記エピタキシャル層(28〉表面に
、熱酸化膜を形成した後、この半導体基板全体を再度熱
処理して、先にドープした不純物を再拡散する。
従って前記下側拡散領域(33〉は、前記エピタキシャ
ル層(28〉の約半分以上(実質的にエピタキシャル層
(28〉の表面近傍)まで上方拡散される。
ル層(28〉の約半分以上(実質的にエピタキシャル層
(28〉の表面近傍)まで上方拡散される。
また本工程によってエピタキシャル層(28)表面の熱
酸化膜(61〉は数千式の厚さまで成長をし、この熱酸
化膜(61)は、後述のマスクと同様な働きを示す。た
だし、前記熱酸化膜を全て除去し、例えばシリコン窒化
膜等を拡散マスクとしても良いし、CVD法でシリコン
酸化膜を形成しても良い。
酸化膜(61〉は数千式の厚さまで成長をし、この熱酸
化膜(61)は、後述のマスクと同様な働きを示す。た
だし、前記熱酸化膜を全て除去し、例えばシリコン窒化
膜等を拡散マスクとしても良いし、CVD法でシリコン
酸化膜を形成しても良い。
またエピタキシャル層厚を従来にくらべ約半分以下にす
ると、その分前配下側拡散領域(33〉もシャロー化さ
れる。従って横方向の広がりを減少できる。
ると、その分前配下側拡散領域(33〉もシャロー化さ
れる。従って横方向の広がりを減少できる。
続いて、第1図Fの如く、前記第2のアイランド(35
)内の第3のトランジスタ(23)のエミッタ取り出し
領域(45)に対応する前記絶縁膜(61)をエツチン
グし、全面に拡散ソースとなるpocl sを塗布する
。その後熱処理をして、リンをエピタキシセルJl(2
8)内に拡散させる。その後PoC15を除去し、再度
所定の深さになるように熱処理をする。
)内の第3のトランジスタ(23)のエミッタ取り出し
領域(45)に対応する前記絶縁膜(61)をエツチン
グし、全面に拡散ソースとなるpocl sを塗布する
。その後熱処理をして、リンをエピタキシセルJl(2
8)内に拡散させる。その後PoC15を除去し、再度
所定の深さになるように熱処理をする。
続いて、第1図Gの如く、予定の上下分離領域(31〉
の上側拡散領域(32)、予定の第1のトランジスタ(
21〉のベース領域(38〉、予定のI”L(24)で
は、第2のトランジスタ(22)のエミッタ領域となる
インジェクタ領域(41)、第3のトランジスタ〈23
〉のベースコンタクト領域(42)、予定の第4のトラ
ンジスタ(25)のエミッタ領域(47)およびコレク
タ領域(48)、予定の第5のトランジスタ(26)(
7)エミッタ領域(52)およびコレクタ取り出し領域
(5o)と対応する前記シリコン酸化膜(61〉に不純
物の導入孔(62〉を形成する。
の上側拡散領域(32)、予定の第1のトランジスタ(
21〉のベース領域(38〉、予定のI”L(24)で
は、第2のトランジスタ(22)のエミッタ領域となる
インジェクタ領域(41)、第3のトランジスタ〈23
〉のベースコンタクト領域(42)、予定の第4のトラ
ンジスタ(25)のエミッタ領域(47)およびコレク
タ領域(48)、予定の第5のトランジスタ(26)(
7)エミッタ領域(52)およびコレクタ取り出し領域
(5o)と対応する前記シリコン酸化膜(61〉に不純
物の導入孔(62〉を形成する。
ここではポジ型レジスト膜をマスクとし、ドライエツチ
ングによって形成する。この後、エピタキシャル層(2
8〉の露出している領域をダミー酸化して、ダミー酸化
膜を形成する。このダミー酸化膜は、後のイオン注入工
程によるエピタキシャル層(28〉のダメージを減少し
、またイオンをランダムに分散して均一に注入するため
に用いる。
ングによって形成する。この後、エピタキシャル層(2
8〉の露出している領域をダミー酸化して、ダミー酸化
膜を形成する。このダミー酸化膜は、後のイオン注入工
程によるエピタキシャル層(28〉のダメージを減少し
、またイオンをランダムに分散して均一に注入するため
に用いる。
続いて第1図Hの如く、前記予定の第1のトランジスタ
(21)のベース領域(38)、前記予定のl2L(2
4)の第2のトランジスタ(22)のエミッタ領域(4
1〉および第3のトランジスタ(23)のベースコンタ
クト領域(42〉、前記予定の第4のトランジスタ(2
5〉のエミッタ領域(47)およびコレクタ領域(48
〉、前記予定の第5のトランジスタ(26〉のエミッタ
領域(52〉に対応する前記導入孔(62〉にマスク(
63〉を設け、不純物であるボロンをイオン注入する。
(21)のベース領域(38)、前記予定のl2L(2
4)の第2のトランジスタ(22)のエミッタ領域(4
1〉および第3のトランジスタ(23)のベースコンタ
クト領域(42〉、前記予定の第4のトランジスタ(2
5〉のエミッタ領域(47)およびコレクタ領域(48
〉、前記予定の第5のトランジスタ(26〉のエミッタ
領域(52〉に対応する前記導入孔(62〉にマスク(
63〉を設け、不純物であるボロンをイオン注入する。
従って前記予定の上側拡散領域(32〉と第5のトラン
ジスタ(亜〉の予定のコレクタ取り出し領域(50)に
ボロンが注入される。
ジスタ(亜〉の予定のコレクタ取り出し領域(50)に
ボロンが注入される。
ここでは注入イオンのブロックが可能なレジスト膜、い
わゆるマスク(63)を全面に被覆した後、前記上側拡
散領域(32〉に対応するマスク(63)を除去し、P
型の不純物であるボロンを所定条件で注入する。
わゆるマスク(63)を全面に被覆した後、前記上側拡
散領域(32〉に対応するマスク(63)を除去し、P
型の不純物であるボロンを所定条件で注入する。
本工程では、図の如くマスク(63〉の開口部をシリコ
ン酸化膜(61〉の導入孔(62〉より大きく形成して
も、このシリコン酸化膜(61〉がマスクとして働くの
で前記導入孔(62〉と前記予定の上側拡散領域(32
)の形成位置が一致することを示している。
ン酸化膜(61〉の導入孔(62〉より大きく形成して
も、このシリコン酸化膜(61〉がマスクとして働くの
で前記導入孔(62〉と前記予定の上側拡散領域(32
)の形成位置が一致することを示している。
続いて第1図Iの如く、前記マスクとして働くレジスト
(63〉を除去し、所定の条件で熱処理を行う。
(63〉を除去し、所定の条件で熱処理を行う。
従って前記上側拡散領域(32)は前記下側拡散領域(
33〉へ到達する。前述の如く、前記下側拡散領域(3
3〉は前記エピタキシ勺ル層(28)表面の近傍まで上
方向へ拡散されるので、前記上側拡散領域(32)の拡
散は浅くすむ。そのため上側拡散領域(32)の横方向
拡散を防止できる。またコレクタ取り出し領域(50)
はP“型の埋込層(30〉へ到達する。
33〉へ到達する。前述の如く、前記下側拡散領域(3
3〉は前記エピタキシ勺ル層(28)表面の近傍まで上
方向へ拡散されるので、前記上側拡散領域(32)の拡
散は浅くすむ。そのため上側拡散領域(32)の横方向
拡散を防止できる。またコレクタ取り出し領域(50)
はP“型の埋込層(30〉へ到達する。
続いて第1図Jの如く、前記全ての導入孔(62〉に不
純物をイオン注入する。
純物をイオン注入する。
ここでは導入孔(62)にマスクが形成されないので、
第1のトランジスタ(21〉のベース領域(38)、第
2のトランジスタ(22〉のエミッタ領域(41)、第
3のトランジスタ(23〉のベースコンタクト領域〈4
2〉、第4のトランジスタ(25〉のエミッタ領域(4
7)およびコレクタ領域(48)、第5のトランジスタ
(26)のエミッタ領域〈52〉にボロンがイオン注入
され、前記上側拡散領域(32〉と前記第5のトランジ
スタ(26)のコレクタ取り出し領域(50)は再度イ
オン注入される。
第1のトランジスタ(21〉のベース領域(38)、第
2のトランジスタ(22〉のエミッタ領域(41)、第
3のトランジスタ(23〉のベースコンタクト領域〈4
2〉、第4のトランジスタ(25〉のエミッタ領域(4
7)およびコレクタ領域(48)、第5のトランジスタ
(26)のエミッタ領域〈52〉にボロンがイオン注入
され、前記上側拡散領域(32〉と前記第5のトランジ
スタ(26)のコレクタ取り出し領域(50)は再度イ
オン注入される。
続いて、第1図にの如く、予定の第1のトランジスタ(
21)のベース領域(38)内に形成予定のベースコン
タクト領域(40〉が少なくとも開孔される様に、マス
クとなるレジスト膜(64)を形成する。モしてボロン
をイオン注入している。
21)のベース領域(38)内に形成予定のベースコン
タクト領域(40〉が少なくとも開孔される様に、マス
クとなるレジスト膜(64)を形成する。モしてボロン
をイオン注入している。
ここではベースコンタクト領域(40)を除いたベース
領域(38〉に少なくともレジスト膜(64)を覆い、
また図で示されている導入孔(62〉は全て開孔されて
いる。しかし夫々の不純物濃度を考慮して導入孔(62
〉の一部をレジスト膜で覆っても良い。
領域(38〉に少なくともレジスト膜(64)を覆い、
また図で示されている導入孔(62〉は全て開孔されて
いる。しかし夫々の不純物濃度を考慮して導入孔(62
〉の一部をレジスト膜で覆っても良い。
本発明の特徴とする所は、第1図G乃至第1図にで説明
した工程にある。
した工程にある。
第1図Gの如く、第1のトランジスタ(21)のベース
領域(38)、第2のトランジスタ(22)のエミッタ
領域(41〉、第3のトランジスタ(23)のベースコ
ンタクト領域(42)、第4のトランジスタ(25〉の
エミッタ領域(47)およびコレクタ領域(48〉、第
5のトランジスタ(26)のエミッタ領域(52)およ
びコレクタ取り出し領域(50〉、全ての上側拡散領域
(32)に対応する導入孔(62)を−度に形成し、こ
の導入孔(62〉によって形成位置を決めているので、
従来設けていた設計値からのずれによる余裕を省略する
ことができる。
領域(38)、第2のトランジスタ(22)のエミッタ
領域(41〉、第3のトランジスタ(23)のベースコ
ンタクト領域(42)、第4のトランジスタ(25〉の
エミッタ領域(47)およびコレクタ領域(48〉、第
5のトランジスタ(26)のエミッタ領域(52)およ
びコレクタ取り出し領域(50〉、全ての上側拡散領域
(32)に対応する導入孔(62)を−度に形成し、こ
の導入孔(62〉によって形成位置を決めているので、
従来設けていた設計値からのずれによる余裕を省略する
ことができる。
特に、第1のトランジスタ(蘇〉では上側拡散領域(3
2)とベース領域(38)、第2のトランジスタ(22
)では上側拡散領域(32)とエミッタ領域(41〉、
第4のトランジスタ(25)では上側拡散領域(32)
とコレクタ領域(48)、第5のトランジスタ(26)
ではコレクタ取り出し領域(50)とエミッタ領域り5
2〉の間の余裕が不要となり、平面的に縦、横の方向で
余裕を除けるので、夫々のセルサイズは小さくなり、結
局チップサイズを小さくできる。またセルサイズを小さ
くできるので、大幅に集積度を向上させることができる
。
2)とベース領域(38)、第2のトランジスタ(22
)では上側拡散領域(32)とエミッタ領域(41〉、
第4のトランジスタ(25)では上側拡散領域(32)
とコレクタ領域(48)、第5のトランジスタ(26)
ではコレクタ取り出し領域(50)とエミッタ領域り5
2〉の間の余裕が不要となり、平面的に縦、横の方向で
余裕を除けるので、夫々のセルサイズは小さくなり、結
局チップサイズを小さくできる。またセルサイズを小さ
くできるので、大幅に集積度を向上させることができる
。
一方、第5のトランジスタ(26)である縦型のPNP
型のトランジスタでは、左右のコレクタ取り出し領域(
50)間の距離を短くできるので、コレクタ抵抗を小さ
くでき、V ellの飽和電圧を小さくできる。
型のトランジスタでは、左右のコレクタ取り出し領域(
50)間の距離を短くできるので、コレクタ抵抗を小さ
くでき、V ellの飽和電圧を小さくできる。
第1図Jの工程では、マスクを形成せずに拡散していた
が、本願は分離領域(31)部上の導入孔にマスクを設
けても良い。
が、本願は分離領域(31)部上の導入孔にマスクを設
けても良い。
第1図Hで説明した様に、マスクの開口部を、前記導入
孔(62)よりやや大きくするだけで、精度良く拡散領
域〈38)を決定できる。またここではマスフによって
余剰な不純物が分離領域(31)へ注入されるのを防止
できる。
孔(62)よりやや大きくするだけで、精度良く拡散領
域〈38)を決定できる。またここではマスフによって
余剰な不純物が分離領域(31)へ注入されるのを防止
できる。
続いて第1図りの如く、前記ホトレジスト膜(64)を
除去し、前記エピタキシャル層(28〉上のシリコン酸
化膜(61)全てをエツチングする。その後、全面にノ
ンドープのシリコン酸化膜、リンドープのシリコン酸化
膜を夫々数千人積層し、全体の膜厚に差が生じないよう
にしている。これは、第1図にで示したシリコン酸化膜
(61〉であると、予定の第1のトランジスタ(21〉
のエミッタ領域(39)上のシリコン酸化膜(61〉は
、コレクタ領域上のシリコン酸化膜より薄いため、コレ
クタコンタクト領域の導入孔が完全に開くまでには、エ
ミッタ領域(39〉となるエピタキシャル層がエツチン
グされまたは対応するシリコン酸化膜(61)のサイド
エツチングがされてしまうからである。そのために、前
述の如く、膜厚差を無くしてエミッタ領域(39)に対
応するエピタキシャル層のエツチングまたはエピタキシ
ャル層上のシリコン酸化膜のサイドエツチング量を減少
している。
除去し、前記エピタキシャル層(28〉上のシリコン酸
化膜(61)全てをエツチングする。その後、全面にノ
ンドープのシリコン酸化膜、リンドープのシリコン酸化
膜を夫々数千人積層し、全体の膜厚に差が生じないよう
にしている。これは、第1図にで示したシリコン酸化膜
(61〉であると、予定の第1のトランジスタ(21〉
のエミッタ領域(39)上のシリコン酸化膜(61〉は
、コレクタ領域上のシリコン酸化膜より薄いため、コレ
クタコンタクト領域の導入孔が完全に開くまでには、エ
ミッタ領域(39〉となるエピタキシャル層がエツチン
グされまたは対応するシリコン酸化膜(61)のサイド
エツチングがされてしまうからである。そのために、前
述の如く、膜厚差を無くしてエミッタ領域(39)に対
応するエピタキシャル層のエツチングまたはエピタキシ
ャル層上のシリコン酸化膜のサイドエツチング量を減少
している。
更に第1図Mの如く、ホトレジスト膜を形成し、異方性
エツチングによってシリコン酸化膜(66〉にコンタク
ト孔を形成する。
エツチングによってシリコン酸化膜(66〉にコンタク
ト孔を形成する。
具体的には、第1のトランジスタ(21)のエミッタ孔
(67)、ベース孔(68〉およびコレクタ孔(69)
、第2のトランジスタ(22)のエミッタ孔(70〉、
第3のトランジスタ(23〉のエミッタ孔(71)、ベ
ース孔(72)およびコレクタ孔(73〉、第4のトラ
ンジスタ(25〉のエミッタ孔(74)、ベース孔(7
5〉およびコレクタ孔(76)、第5のトランジスタ(
亜〉のエミッタ孔(77)、ベース孔(78〉およびコ
レクタ孔(79)を形成している。
(67)、ベース孔(68〉およびコレクタ孔(69)
、第2のトランジスタ(22)のエミッタ孔(70〉、
第3のトランジスタ(23〉のエミッタ孔(71)、ベ
ース孔(72)およびコレクタ孔(73〉、第4のトラ
ンジスタ(25〉のエミッタ孔(74)、ベース孔(7
5〉およびコレクタ孔(76)、第5のトランジスタ(
亜〉のエミッタ孔(77)、ベース孔(78〉およびコ
レクタ孔(79)を形成している。
そして前記ホトレジスト膜を除去した後、再度前記第1
のトランジスタ(21〉のベース孔(68)、第2のト
ランジスタ(22〉のエミッタ孔(70)、第3のトラ
ンジスタ(23〉のベース孔(72)、第4のトランジ
スタ(25)のエミッタ孔(74)およびコレクタ孔(
76〉、第5のトランジスタ(26〉のエミッタ孔(7
7)およびコレクタ孔(79〉にレジスト膜(80)を
覆う。その後このレジスト膜(80)をマスクとして、
ヒ素をイオン注入し、第1のトランジスタ(21)では
エミッタ領域(39)を、第3のトランジスタ(23)
ではエミッタコンタクト領域(46〉およびフレフタ領
域(44)を、第4のトランジスタ(25)ではベース
領域(49)ヲ、第5のトランジスタ(26)ではベー
スコンタクト領域(53)を−度に形成する。ここでは
ヒ素をイオン注入するためN+型の拡散領域が形成され
る。
のトランジスタ(21〉のベース孔(68)、第2のト
ランジスタ(22〉のエミッタ孔(70)、第3のトラ
ンジスタ(23〉のベース孔(72)、第4のトランジ
スタ(25)のエミッタ孔(74)およびコレクタ孔(
76〉、第5のトランジスタ(26〉のエミッタ孔(7
7)およびコレクタ孔(79〉にレジスト膜(80)を
覆う。その後このレジスト膜(80)をマスクとして、
ヒ素をイオン注入し、第1のトランジスタ(21)では
エミッタ領域(39)を、第3のトランジスタ(23)
ではエミッタコンタクト領域(46〉およびフレフタ領
域(44)を、第4のトランジスタ(25)ではベース
領域(49)ヲ、第5のトランジスタ(26)ではベー
スコンタクト領域(53)を−度に形成する。ここでは
ヒ素をイオン注入するためN+型の拡散領域が形成され
る。
最後に前記レジスト膜(80〉を除去し、熱処理をして
前記N+型の拡散領域を下方拡散した後、ライトエツチ
ングして前記孔の表面に生じたシリコン酸化膜を除去し
、第1図Nの如く、第1乃至第5のトランジスタの電極
をアルミニウムの蒸着によって形成している。
前記N+型の拡散領域を下方拡散した後、ライトエツチ
ングして前記孔の表面に生じたシリコン酸化膜を除去し
、第1図Nの如く、第1乃至第5のトランジスタの電極
をアルミニウムの蒸着によって形成している。
(ト)発明の効果
以上の説明から明らかな如<、I”Lにおいては、予定
の分離領域、予定のラテラル型のトランジスタのエミッ
タ領域および予定の逆方向動作のトランジスタのベース
コンタクト領域に対応する絶縁膜に導入孔を形成するた
め、これらの領域の形成位置は予め決定される。従って
設計位置からのずれ対策として従来設けられていた余裕
を省略できる。またI”Lの占有面積を縮小できる。
の分離領域、予定のラテラル型のトランジスタのエミッ
タ領域および予定の逆方向動作のトランジスタのベース
コンタクト領域に対応する絶縁膜に導入孔を形成するた
め、これらの領域の形成位置は予め決定される。従って
設計位置からのずれ対策として従来設けられていた余裕
を省略できる。またI”Lの占有面積を縮小できる。
一方、I”Lと縦型のトランジスタとを一緒に同一基板
に集積化した場合、前記I”Lに設けた導入孔と同時に
、前記縦型のトランジスタのベース領域および分離領域
に対応する絶縁膜に不純物の導入孔を設けているので、
前述と同様な理由により占有面積を縮小できる。
に集積化した場合、前記I”Lに設けた導入孔と同時に
、前記縦型のトランジスタのベース領域および分離領域
に対応する絶縁膜に不純物の導入孔を設けているので、
前述と同様な理由により占有面積を縮小できる。
従ってチップの小型化や高集積化が可能となる。
第1図A乃至第1図Nは、本発明の半導体集積回路の製
造方法を示す断面図、第2図は従来の半導体集積回路の
断面図である。
造方法を示す断面図、第2図は従来の半導体集積回路の
断面図である。
Claims (8)
- (1)一導電型のエミッタ領域を備えたラテラル型のト
ランジスタと逆導電型の半導体層をエミッタ領域とする
縦型の逆方向動作のトランジスタとにより構成されるI
ILを有する半導体集積回路の製造方法であって、 逆導電型の埋込層、前記逆方向動作のトランジスタのベ
ース領域となる一導電型のウェル領域とを有する逆導電
型の半導体層上に絶縁膜を形成する工程と、 前記埋込層を囲む予定の一導電型の分離領域、前記ラテ
ラル型のトランジスタの予定の一導電型のエミッタ領域
および前記逆方向動作のトランジスタのウェル領域内に
実質的に形成される予定の一導電型のベースコンタクト
領域とに対応する前記絶縁膜に不純物の導入孔を形成す
る工程と、前記導入孔を介して前記予定の分離領域、前
記予定のエミッタ領域および前記予定のベースコンタク
ト領域に不純物を導入する工程とを備えることを特徴と
した半導体集積回路の製造方法。 - (2)前記不純物の導入工程において、前記予定のエミ
ッタ領域および前記予定のベースコンタクト領域上の導
入孔にマスクを設け、不純物を前記予定の分離領域に導
入することを特徴とした請求項第1項記載の半導体集積
回路の製造方法。 - (3)一導電型のエミッタ領域を備えたラテラル型のト
ランジスタと逆導電型の半導体層をエミッタ領域とする
縦型の逆方向動作のトランジスタとにより構成されるI
ILを有する半導体集積回路の製造方法であって、 逆導電型の埋込層、前記逆方向動作のトランジスタのベ
ース領域となる一導電型のウェル領域およびこのウェル
領域の一端に設けられる逆導電型のエミッタ取り出し領
域とを有する逆導電型の半導体層上に絶縁膜を形成する
工程と、 前記埋込層を囲む予定の一導電型の分離領域、前記ラテ
ラル型のトランジスタの予定の一導電型のエミッタ領域
および前記逆方向動作のトランジスタのウェル領域内に
実質的に形成される予定の一導電型のベースコンタクト
領域に対応する前記絶縁膜に不純物の導入孔を形成する
工程と、前記導入孔を介して前記予定の分離領域、前記
予定のエミッタ領域および前記予定のベースコンタクト
領域に不純物を導入する工程とを備えることを特徴とし
た半導体集積回路の製造方法。 - (4)前記不純物の導入工程において、前記予定のエミ
ッタ領域および前記予定のベースコンタクト領域上の導
入孔にマスクを設け、不純物を前記予定の分離領域に導
入することを特徴とした請求項第3項記載の半導体集積
回路の製造方法。 - (5)一導電型のエミッタ領域を備えたラテラル型のト
ランジスタと逆導電型の半導体層をエミッタ領域とする
縦型の逆方向動作のトランジスタとにより構成されるI
ILを有する半導体集積回路の製造方法であって、 一導電型の半導体基板に逆導電型の埋込層を形成する工
程と、 前記逆導電型の埋込層を囲む予定の上下分離領域の下側
拡散領域を形成する工程と、 前記半導体基板上に逆導電型の半導体層を形成する方法
と、 前記逆導電型の埋込層に対応する半導体層上に前記逆方
向動作のトランジスタのベース領域となる一導電型のウ
ェル領域を形成する工程と、前記半導体層上に絶縁膜を
形成する工程と、前記埋込層を囲む予定の一導電型の上
下分離領域の上側拡散領域、前記ラテラル型のトランジ
スタの予定の一導電型のエミッタ領域および前記逆方向
動作のトランジスタのウェル領域内に実質的に形成され
る予定の一導電型のベースコンタクト領域に対応する前
記絶縁膜に不純物の導入孔を形成する工程と、 前記導入孔を介して前記予定の上側拡散領域、前記予定
のエミッタ領域および前記予定のベースコンタクト領域
に不純物を導入する工程とを備えることを特徴とした半
導体集積回路の製造方法。 - (6)一導電型のエミッタ領域を備えたラテラル型のト
ランジスタと逆導電型の半導体層をエミッタ領域とする
縦型の逆方向動作のトランジスタとを同一アイランドに
備えたIILと、逆導電型のエミッタ領域を備えた縦型
のトランジスタとを有する半導体集積回路の製造方法で
あって、 前記予定のIILと前記予定の縦型のトランジスタ領域
に形成される逆導電型の埋込層と、前記逆方向動作のト
ランジスタのベース領域となる一導電型のウェル領域と
を有する逆導電型の半導体層上に絶縁膜を形成する工程
と、 前記埋込層を囲む予定の分離領域、前記予定のラテラル
型のトランジスタに形成予定の前記エミッタ領域、前記
逆方向動作のトランジスタのウェル領域内に実質的に形
成される予定の一導電型のベースコンタクト領域および
前記縦型のトランジスタ領域に形成予定の一導電型のベ
ース領域に夫々対応する前記絶縁膜に不純物の導入孔を
形成する工程と、 前記導入孔を介して前記予定の分離領域、前記予定のラ
テラル型のトランジスタのエミッタ領域、前記逆方向動
作のトランジスタのベースコンタクト領域および前記縦
型のトランジスタのベース領域に不純物を導入する工程
とを備えることを特徴とした半導体集積回路の製造方法
。 - (7)前記不純物の導入工程において、前記予定のラテ
ラル型のトランジスタのエミッタ領域、前記予定の逆方
向動作のトランジスタのベースコンタクト領域および前
記予定の縦型のトランジスタのベース領域上の導入孔に
マスクを設け、不純物を前記予定の分離領域に導入する
ことを特徴とした請求項第6項記載の半導体集積回路の
製造方法。 - (8)一導電型のエミッタ領域を備えたラテラル型のト
ランジスタと逆導電型の半導体層をエミッタ領域とする
縦型の逆方向動作のトランジスタとを同一アイランドに
備えたIILと、逆導電型のエミッタ領域を備えた縦型
のトランジスタとを有する半導体集積回路の製造方法で
あって、 前記予定のIILと前記予定の縦型のトランジスタ領域
に形成される逆導電型の埋込層と、前記逆方向動作のト
ランジスタのベース領域となる一導電型のウェル領域と
を有する逆導電型の半導体層上に絶縁膜を形成する工程
と、 前記埋込層を囲む予定の分離領域、前記予定のラテラル
型のトランジスタに形成予定の前記エミッタ領域、前記
逆方向動作のトランジスタのウェル領域内に実質的に形
成される予定の一導電型のベースコンタクト領域および
前記縦型のトランジスタ領域に形成予定の一導電型のベ
ース領域に夫々対応する前記絶縁膜に不純物の導入孔を
形成する工程と、 前記予定のラテラル型のトランジスタのエミッタ領域、
前記予定の逆方向動作のトランジスタのベースコンタク
ト領域および前記予定の縦型のトランジスタのベース領
域上の導入孔にマスクを設け、不純物を前記分離領域に
導入する工程と、前記マスクを除去した後、前記全ての
導入孔へ不純物を導入して前記予定の分離領域、前記予
定のラテラル型のトランジスタのエミッタ領域、前記逆
方向動作のトランジスタのベースコンタクト領域および
前記縦型のトランジスタのベース領域を拡散する工程と
を備えることを特徴とした半導体集積回路の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1340813A JP3036769B2 (ja) | 1989-12-28 | 1989-12-28 | 半導体集積回路の製造方法 |
DE1990625899 DE69025899T2 (de) | 1989-12-28 | 1990-12-27 | Verfahren zur Herstellung einer integrierten Halbleiterschaltung |
EP90125499A EP0437834B1 (en) | 1989-12-28 | 1990-12-27 | Method for manufacturing a semiconductor integrated circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1340813A JP3036769B2 (ja) | 1989-12-28 | 1989-12-28 | 半導体集積回路の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH03201476A true JPH03201476A (ja) | 1991-09-03 |
JP3036769B2 JP3036769B2 (ja) | 2000-04-24 |
Family
ID=18340530
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1340813A Expired - Fee Related JP3036769B2 (ja) | 1989-12-28 | 1989-12-28 | 半導体集積回路の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3036769B2 (ja) |
-
1989
- 1989-12-28 JP JP1340813A patent/JP3036769B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP3036769B2 (ja) | 2000-04-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3098848B2 (ja) | 自己整合型プレーナモノリシック集積回路縦型トランジスタプロセス | |
JPH02305464A (ja) | 半導体集積回路の製造方法 | |
JP3062597B2 (ja) | 半導体装置の製造方法 | |
JPH03201476A (ja) | 半導体集積回路の製造方法 | |
JP3036768B2 (ja) | 半導体集積回路の製造方法 | |
JP3036770B2 (ja) | 半導体集積回路の製造方法 | |
JPH03201443A (ja) | 半導体集積回路の製造方法 | |
JPH02305467A (ja) | 半導体集積回路の製造方法 | |
JPH03180029A (ja) | 半導体装置の製造方法 | |
JPH02305466A (ja) | 半導体集積回路の製造方法 | |
JP2517380B2 (ja) | 半導体集積回路の製造方法 | |
JPH02305465A (ja) | 半導体集積回路の製造方法 | |
JPH02305462A (ja) | 半導体集積回路の製造方法 | |
JPH0350864A (ja) | 半導体集積回路の製造方法 | |
JPH02352A (ja) | 半導体集積回路の製造方法 | |
JPH02278833A (ja) | 半導体集積回路の製造方法 | |
JPH02305463A (ja) | 半導体集積回路の製造方法 | |
JPH061809B2 (ja) | 半導体集積回路の製造方法 | |
JPH01171263A (ja) | 半導体集積回路の製造方法 | |
JPH02305461A (ja) | 半導体集積回路の製造方法 | |
JPH03155155A (ja) | Mis容量素子を組込んだ半導体集積回路の製造方法 | |
JPH01161764A (ja) | 半導体集積回路の製造方法 | |
JPH02159035A (ja) | 集積回路装置 | |
JPH043432A (ja) | 半導体装置の製造方法 | |
JPH0423449A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090225 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |