JPH03198030A - Thin film transistor panel - Google Patents
Thin film transistor panelInfo
- Publication number
- JPH03198030A JPH03198030A JP1339171A JP33917189A JPH03198030A JP H03198030 A JPH03198030 A JP H03198030A JP 1339171 A JP1339171 A JP 1339171A JP 33917189 A JP33917189 A JP 33917189A JP H03198030 A JPH03198030 A JP H03198030A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- light
- panel
- shielding film
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 45
- 239000010408 film Substances 0.000 claims abstract description 76
- 239000004973 liquid crystal related substance Substances 0.000 claims description 27
- 239000011159 matrix material Substances 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 11
- 239000004020 conductor Substances 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 abstract description 8
- 239000002184 metal Substances 0.000 abstract description 8
- 230000002093 peripheral effect Effects 0.000 abstract description 5
- 229910052782 aluminium Inorganic materials 0.000 abstract description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 3
- 230000008878 coupling Effects 0.000 abstract 1
- 238000010168 coupling process Methods 0.000 abstract 1
- 238000005859 coupling reaction Methods 0.000 abstract 1
- 238000002834 transmittance Methods 0.000 description 7
- 230000001681 protective effect Effects 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 5
- 239000011521 glass Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、例えば液晶テレビ等に組み込まれるアクティ
ブマトリクス型の液晶表示装置、及びこの液晶表示装置
に使用される薄膜トランジスタパネルに関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an active matrix liquid crystal display device incorporated in, for example, a liquid crystal television, and a thin film transistor panel used in this liquid crystal display device.
第６図は、従来のアクティブマトリクス型液晶表示装置
の一部断面斜視図である。FIG. 6 is a partially sectional perspective view of a conventional active matrix liquid crystal display device.
この液晶表示装置は、同図に示されるように、薄膜トラ
ンジスタパネルｌと、これに対向して配置された対向パ
ネル２と、これら２つのパネル間に封入された液晶３と
から構成されている。As shown in the figure, this liquid crystal display device is composed of a thin film transistor panel 1, a counter panel 2 disposed opposite to the thin film transistor panel 1, and a liquid crystal 3 sealed between these two panels.
上記薄膜トランジスタパネル１は、ガラス等でできた透
明な絶縁基板１１上に、透明な画素電極１２及びこの画
素電極Ｉ２に接続されたスイッチング素子としての薄膜
トランジスタ１３をマトリクス状に複数配設すると共に
、複数の画素電極１２の間を縫って縦横にゲートライン
１４及びドレインライン１５を配設した構成となってい
る。The thin film transistor panel 1 has a transparent pixel electrode 12 and a plurality of thin film transistors 13 as switching elements connected to the pixel electrode I2 arranged in a matrix on a transparent insulating substrate 11 made of glass or the like. Gate lines 14 and drain lines 15 are arranged vertically and horizontally between the pixel electrodes 12.
また、上記対向パネル２は、ガラス等でできた透明な絶
縁基Ｆｉ、２１上の全面に透明な共通電極２２を配設し
、更にその上の、上記薄膜トランジスタパネルｌの全領
域のうち画素電極１２を除いた領域とほぼ対向する箇所
に、いわゆるブラックマトリクスと称される遮光膜２３
を配設した構成となっている。なお、カラー表示を行う
ものにおいては、対向パネル２における各画素電極１２
と対向する領域に、例えば赤色、緑色、青色等のカラー
フィルタが配設されている。In addition, the facing panel 2 has a transparent common electrode 22 disposed on the entire surface of a transparent insulating base Fi, 21 made of glass or the like, and furthermore, a pixel electrode is disposed on the entire area of the thin film transistor panel l. A light-shielding film 23 called a so-called black matrix is provided at a location almost opposite to the area except for 12.
It has a configuration with . In addition, in the case of color display, each pixel electrode 12 on the facing panel 2
For example, color filters of red, green, blue, etc. are arranged in the area facing the.
上記遮光膜２３は、次のような問題を解消するために設
けられている。すなわち、上記構成からなる液晶表示装
置をアクティブマトリクス駆動するには、複数のゲート
ライン１４に順次電圧を印加して、各ゲートライン１４
に接続されている薄膜トランジスタＩ３を順次オン状態
にしていくが、その際にゲートライン１４と共通電極２
２との間にも電圧が加わるため、そのゲートライン１４
の周辺領域の透過率が変動して透明状態となり、この透
明領域を介して光が漏れてしまうという問題が生じる。The light shielding film 23 is provided to solve the following problems. That is, in order to drive a liquid crystal display device having the above configuration in an active matrix manner, a voltage is sequentially applied to a plurality of gate lines 14 to drive each gate line 14.
The thin film transistors I3 connected to the gate line 14 and the common electrode 2 are sequentially turned on.
Since a voltage is also applied between the gate line 14 and
A problem arises in that the transmittance of the peripheral area changes and becomes transparent, causing light to leak through this transparent area.
また、上記ゲートライン１４に電圧を印加することによ
って選択された成る画素を透明状態にするために、その
画素の画素電極１２と共通電極２２間にドレインライン
１５を介して電圧を印加した場合、そのドレインライン
１５と共通電極２２との間にも電圧が加わるため、画素
電極１２の存在する領域だけでなく、ドレインライン１
５の周辺領域も透過率が変動して透明状態となり、この
透明領域を介して光が漏れてしまうという問題も生じる
。そこで、上述したように画素電極１２を除いた領域と
対向する箇所に遮光膜２３を配設し、この遮光膜２３で
上記ゲートライン１４及びドレインライン１５の周辺領
域からの漏れ光を遮断することで、上記の問題を解消す
ることができる。Further, in order to make a selected pixel transparent by applying a voltage to the gate line 14, a voltage is applied between the pixel electrode 12 of that pixel and the common electrode 22 via the drain line 15, Since a voltage is also applied between the drain line 15 and the common electrode 22, not only the region where the pixel electrode 12 is present but also the drain line 1
The transmittance of the peripheral area 5 also fluctuates and becomes transparent, causing a problem that light leaks through this transparent area. Therefore, as described above, a light-shielding film 23 is provided at a location facing the area excluding the pixel electrode 12, and this light-shielding film 23 blocks light leaking from the surrounding area of the gate line 14 and drain line 15. can solve the above problem.
ところが、上記構成の液晶表示装置を得るには、２枚の
別々のパネル（薄膜トランジスタパネル１と対向パネル
２）を機械的に位置合わせして固定するしかないので、
上記遮光膜２３によって確実に漏れ光を防止するために
は、上記遮光膜２３が画素電極１２と成る程度オーバラ
ップするようにして、いわゆる合わせ余裕度を持たせる
必要がある。この合わせ余裕度は、上記２つのパネルの
位置合わせ精度等によって決定されるが、従来の場合は
、画素電極１２にオーバラップしている遮光膜２３の端
部からドレインライン１５の端部までの平面路＠ＬＤと
して約１２μｍも必要であり、また画素電極１２にオー
バラップしている遮光膜２３の端部からゲートライン１
４の端部までの平面距離ＬＧとして約７μｍも必要であ
った。However, in order to obtain a liquid crystal display device with the above configuration, the only way is to mechanically align and fix two separate panels (thin film transistor panel 1 and opposing panel 2).
In order to reliably prevent light leakage by the light shielding film 23, it is necessary to overlap the light shielding film 23 with the pixel electrode 12 to the extent that there is a so-called alignment margin. This alignment margin is determined by the alignment accuracy of the two panels, etc., but in the conventional case, the alignment margin is from the end of the light shielding film 23 that overlaps the pixel electrode 12 to the end of the drain line 15. Approximately 12 μm is required for the planar path @LD, and the gate line 1 is
The planar distance LG to the end of 4 was also required to be about 7 μm.
このように、従来の液晶表示装置では遮光１ｌＵ２３と
画素電極１２との合わせ余裕度を大きくとる必要があっ
たため、そのオーバラップしている分だけ、表示画面全
体に対する有効画素領域の割合である開口率が大幅に低
下して、画質が劣化してしまうという問題があった。In this way, in the conventional liquid crystal display device, it was necessary to have a large margin for alignment between the light shielding 11U23 and the pixel electrode 12, so the aperture, which is the ratio of the effective pixel area to the entire display screen, was reduced by the amount of overlap. There has been a problem in that the image quality has deteriorated due to a significant drop in image quality.
本発明は、上記従来の問題点に鑑みてなされたものであ
り、その目的は、開口率を大きく改善して画質の向上を
図ることのできる薄膜トランジスタパネル及び液晶表示
装置を提供することにある。The present invention has been made in view of the above conventional problems, and an object thereof is to provide a thin film transistor panel and a liquid crystal display device that can greatly improve the aperture ratio and improve the image quality.
本発明の薄膜トランジスタパネルは、絶縁基板上に、透
明な画素電極及び該画素電極に接続された薄膜トランジ
スタをマトリクス状に複数配設すると共に、該薄膜トラ
ンジスタから延びるゲートライン及びドレインラインを
前記複数の画素電極の間を縫って縦横に配設してなる薄
膜トランジスタパネルにおいて、前記ゲートライン及び
ドレインラインと前記画素電極との間隙部上及びその近
傍を絶縁膜を介して遮光膜で覆ったことを特徴とするも
のである。In the thin film transistor panel of the present invention, a plurality of transparent pixel electrodes and thin film transistors connected to the pixel electrodes are arranged in a matrix on an insulating substrate, and gate lines and drain lines extending from the thin film transistors are connected to the plurality of pixel electrodes. The thin film transistor panel is characterized in that the thin film transistor panel is arranged vertically and horizontally with gaps between the gate line and the drain line and the pixel electrode and the vicinity thereof is covered with a light shielding film via an insulating film. It is something.
また、本発明の液晶表示装置は、絶縁基板上に、透明な
画素電極及び該画素電極に接続された薄膜トランジスタ
をマトリクス状に複数配設すると共に、該薄膜トランジ
スタから延びるゲートライン及びドレインラインを前記
複数の画素電極の間を縫って縦横に配設してなる薄膜ト
ランジスタパネルと、該薄膜トランジスタパネルと対向
して配置され、全面に透明な共通電極を配設してなる対
向パネルと、該薄膜トランジスタパネルと該対向パネル
との間に封入された液晶とを備えた液晶表示装置におい
て、前記ＴＲ膜トランジスタパネルの前記ゲートライン
及びドレインラインと前記画素電極との間隙部上及びそ
の近傍を絶縁膜を介して導電性の遮光膜で覆うと共に、
該遮光膜を全て導電性物質で結線し、かつ前記対向パネ
ルの前記共通電極に接続したことを特徴とするものであ
る。Further, in the liquid crystal display device of the present invention, a plurality of transparent pixel electrodes and thin film transistors connected to the pixel electrodes are arranged in a matrix on an insulating substrate, and gate lines and drain lines extending from the thin film transistors are connected to the plurality of transparent pixel electrodes and a plurality of thin film transistors connected to the pixel electrodes. a thin film transistor panel disposed vertically and horizontally between pixel electrodes; a counter panel disposed opposite to the thin film transistor panel and having a transparent common electrode disposed on its entire surface; In a liquid crystal display device comprising a liquid crystal sealed between an opposing panel and a counter panel, electrical conduction is conducted over and near the gap between the gate line and drain line of the TR film transistor panel and the pixel electrode through an insulating film. In addition to covering with a transparent light-shielding film,
The light shielding film is characterized in that all of the light shielding films are wired using a conductive material and connected to the common electrode of the opposing panel.
上記のように薄膜トランジスタパネルにおける各ライン
と画素電極との間隙部上及びその近傍が遮光膜で覆われ
ているので、各ラインの周辺領域から漏れようとする光
は上記遮光膜によって遮断される。よって、従来のよう
に対向パネル側に遮光膜を設ける必要がなくなる。この
ように薄膜トランジスタパネル側に遮光膜を形成する場
合、上記漏れ光を確実に遮断するのに必要な遮光膜と画
素電極との合わせ余裕度は、従来のような２つのパネル
の機械的な位置合わせの精度に基づいて決定されるので
はなく、通常の半導体装置の製造に使用される微細加工
工程であるパターニングの精度等に基づいて決定される
ため、従来と比べて極めて小さな余裕度で済むようにな
る。よって、開口率の大幅な向上が可能になる。As described above, since the gap between each line and the pixel electrode in the thin film transistor panel and the vicinity thereof are covered with the light shielding film, the light leaking from the peripheral area of each line is blocked by the light shielding film. Therefore, there is no need to provide a light-shielding film on the opposing panel as in the conventional case. When forming a light-shielding film on the thin-film transistor panel side in this way, the margin of alignment between the light-shielding film and the pixel electrode required to reliably block the leaked light is determined by the mechanical position of the two panels as in the conventional case. The decision is not based on the accuracy of alignment, but rather on the precision of patterning, which is a microfabrication process used in the manufacture of normal semiconductor devices, so it requires an extremely small margin compared to conventional methods. It becomes like this. Therefore, it is possible to significantly improve the aperture ratio.
また、各画素毎に存在する上記の遮光膜を金属のような
導電性物質で形成し、これらの全てを同様な導電性物質
で結線して、かつ対向パネル側の共通電極に接続した場
合は、全ての遮光膜が常に共通電極と同電位に保たれる
。従って、ドレインライン及びゲートラインに電圧が印
加された場合であっても、遮光膜と共通電極との間の液
晶には電圧がかからず、よってその領域での透過率は常
に一定に保たれるので、従来のようなライン周辺領域で
の透過率変動に伴う漏れ光の発生が防止される。In addition, if the above-mentioned light shielding film that exists for each pixel is formed of a conductive material such as metal, and all of these are connected with the same conductive material and connected to a common electrode on the opposite panel side, , all the light-shielding films are always kept at the same potential as the common electrode. Therefore, even if a voltage is applied to the drain line and gate line, no voltage is applied to the liquid crystal between the light shielding film and the common electrode, so the transmittance in that area is always kept constant. This prevents the occurrence of leakage light due to transmittance fluctuations in the area around the line, which is the case in the prior art.
以下、本発明の実施例について、図面を参照しながら説
明する。Embodiments of the present invention will be described below with reference to the drawings.
第１図は本発明の液晶表示装置の一実施例の平面図であ
り、第２図、第３図及び第４図は第１図におけるＡ−Ａ
断面図、Ｂ−Ｂ断面図及びＣ−Ｃ断面図である。なお、
第１図には、対向パネルと液晶を省略して薄膜トランジ
スタパネルのみを示した。FIG. 1 is a plan view of one embodiment of the liquid crystal display device of the present invention, and FIGS. 2, 3, and 4 are A-A in FIG.
They are a sectional view, a BB sectional view, and a CC sectional view. In addition,
In FIG. 1, only the thin film transistor panel is shown, with the opposing panel and liquid crystal omitted.
本実施例の液晶表示装置は、第２図〜第４図に示すよう
に、薄膜トランジスタパネル１０１、これと対向して配
置された対向パネル１０２、及びこれら２つのパネル間
に封入された液晶１０３から構成されている。As shown in FIGS. 2 to 4, the liquid crystal display device of this embodiment consists of a thin film transistor panel 101, a counter panel 102 disposed opposite to the thin film transistor panel 101, and a liquid crystal 103 sealed between these two panels. It is configured.
薄膜トランジスタパネル１０１は、第１図及び第２図に
示すように、ガラス等でできた透明な絶縁基板１１１上
に、ＩＴＯ膜等からなる透明な画素電極１１２と、この
画素電極１１２に接続されたスイッチング素子としての
薄膜トランジスタ１１３とが、マトリクス状に複数配設
されている。As shown in FIGS. 1 and 2, the thin film transistor panel 101 includes a transparent insulating substrate 111 made of glass or the like, a transparent pixel electrode 112 made of an ITO film, etc., and a transparent pixel electrode 112 connected to the pixel electrode 112. A plurality of thin film transistors 113 as switching elements are arranged in a matrix.
また、後述する様に上記複数の薄膜トランジスタ１１３
のゲート電極２０１及びドレイン電極２０６はそれぞれ
クロム等の金属でできたゲートライン１１４及びドレイ
ンライン１１５に接続されており、このゲートライン１
１４及びドレインライン１１５は、上記複数の画素電極
１１２の間を縫って縦横に配設されている。Further, as described later, the plurality of thin film transistors 113
A gate electrode 201 and a drain electrode 206 are respectively connected to a gate line 114 and a drain line 115 made of metal such as chromium.
14 and drain lines 115 are arranged vertically and horizontally between the plurality of pixel electrodes 112.
次に、上記薄膜トランジスタ１１３の具体的な構成を説
明すると、絶縁基板１１１上の所定箇所に、上記ゲート
ライン１１４に接続されるゲート電極２０１がパターン
形成され、その全面が窒化シリコン膜等からなるゲート
絶縁膜２０２で覆われている。更にその上には、ゲート
電極２０１とほぼ対向する箇所にａ−５ｉ（アモルファ
スシリコン）からなるａ−３ｔ半導体層２０３が形成さ
れ、その上の両側には、ｎ型不純物が高濃度に導入され
たコンタクト用のｎ”−ａ−３ｉ半導体層２０４及びア
ルミニウム等からなるコンタクト用の金属膜２０５が積
層されている。そして、一方のコンタクト用金属膜２０
５上には、ドレインライン１１５に接続されるクロム等
からなるドレイン電極２０６が形成され、また、もう一
方のコンタクト用金属膜２０５上の端部からゲート絶縁
膜２０２上にかけて上記画素電極１１２が形成されてい
る。そして、これらの全面が保護絶縁膜１１６で覆われ
ている。なお、ドレインライン１１５上も、後述する様
に保護絶縁膜１１６で覆われ、またゲートライン１１４
上も、後述する様にゲートｔＩ！！、ｉ！Ｉｔ！２０２
と保護絶縁膜１１６とにより２重に覆われている。Next, to explain the specific structure of the thin film transistor 113, a gate electrode 201 connected to the gate line 114 is patterned at a predetermined location on the insulating substrate 111, and the entire surface of the gate electrode 201 is made of a silicon nitride film or the like. It is covered with an insulating film 202. Furthermore, an a-3t semiconductor layer 203 made of a-5i (amorphous silicon) is formed at a location substantially facing the gate electrode 201, and n-type impurities are doped at a high concentration on both sides of the a-3t semiconductor layer 203. An n''-a-3i semiconductor layer 204 for contact and a metal film 205 for contact made of aluminum or the like are laminated.
A drain electrode 206 made of chromium or the like is formed on the drain line 115, and the pixel electrode 112 is formed from the end of the other contact metal film 205 to the gate insulating film 202. has been done. These entire surfaces are covered with a protective insulating film 116. Note that the drain line 115 is also covered with a protective insulating film 116 as described later, and the gate line 114 is also covered with a protective insulating film 116 as described later.
As mentioned below, the gate tI! ! ,i! It! 202
and a protective insulating film 116.
更に、第１図〜第４図に明らかなように、薄膜トランジ
スタパネル１０１の上記保護絶縁膜１１６上には、ゲー
トライン１１４（及びゲート電極２０１）と画素電極１
１２との間隙部の上方、及びドレインライン１１５ （
及びドレイン電極２０６）と画素電極１１２との間隙部
の上方、並びにそれらの近傍を覆うように、アルミニウ
ム等の金属でできた遮光膜１１７が形成されている。な
お、第１図では、この遮光膜１１７の形成領域を斜線で
示しである。更にまた、各画素領域毎の遮光膜１１７の
全てが、第１図に示されるようにドレインライン１１５
の配線方向に沿って、ゲートライン１１４の上方を横切
るように結線部１１７ａを介して結線され、かつこれら
は第２図〜第４図に示されるように対向パネル１０２の
共通電極１２２に基板外で銀ペースト等により接続され
ている。Furthermore, as is clear from FIGS. 1 to 4, the gate line 114 (and gate electrode 201) and the pixel electrode 1 are formed on the protective insulating film 116 of the thin film transistor panel 101.
12 and above the gap with the drain line 115 (
A light shielding film 117 made of metal such as aluminum is formed above the gap between the pixel electrode 112 and the drain electrode 206) and covering the vicinity thereof. In FIG. 1, the area where the light shielding film 117 is formed is indicated by diagonal lines. Furthermore, all of the light shielding film 117 for each pixel region is connected to the drain line 115 as shown in FIG.
The wires are connected via the connecting portion 117a so as to cross above the gate line 114 along the wiring direction of the gate line 114, and these wires are connected to the common electrode 122 of the facing panel 102 outside the substrate as shown in FIGS. 2 to 4. Connected with silver paste etc.
対向パネル１０２は、ガラス等でできた透明な絶縁基板
１２１上の全面に、透明な共通電極１２２を配設した構
造であり、第６図に示したような遮光膜２３は形成され
ていない。なお、カラー表示を行う場合には、共通電極
１２２上における各画素電極１１２と対向する領域に、
例えば赤色、緑色、青色等のカラーフィルタを配設する
ようにしでもよい。The counter panel 102 has a structure in which a transparent common electrode 122 is disposed on the entire surface of a transparent insulating substrate 121 made of glass or the like, and a light shielding film 23 as shown in FIG. 6 is not formed. Note that when performing color display, a region on the common electrode 122 facing each pixel electrode 112 is
For example, color filters of red, green, blue, etc. may be provided.
本実施例によれば、第１図に明らかなように薄膜トラン
ジスタパネル１０１における各ライン１１４．１１５と
画素電極１１２との間隙部上及びその近傍が遮光膜１１
７で覆われているので、駆動時に各ライン１１４．１１
５の周辺領域から漏れ光があれば、その漏れ光を上記遮
光膜１１７によって遮断することができる。よって、従
来のように対向パネル側に遮光膜を設ける必要がなくな
る。According to the present embodiment, as is clear from FIG.
7, so each line 114.11 when driving
If there is any leakage light from the peripheral area of 5, the leakage light can be blocked by the light shielding film 117. Therefore, there is no need to provide a light-shielding film on the opposing panel as in the conventional case.
このように薄膜トランジスタパネル１０１側に遮光膜１
１７を形成する場合、上記漏れ光を確実に遮断するのに
必要な遮光膜１１７と画素電極１１２との合わせ余裕度
は、従来のように２つのパネル１０１．１０２の機械的
な位置合わせの精度に基づいて決定されるのではなく、
通常の半導体装置の製造に使用される微細加工工程であ
る、フォトリソグラフィ法等を用いたパターニングの精
度等に基づいて決定されるため、従来よりも極めて小さ
な余裕度を持たせるだけでよい。例えば、第１図〜第４
図に破線で示すように、対向パネル１０２側に従来と同
様な遮光膜２３を形成しようとする場合、画素電極１１
２にオーバラップしている遮光膜２３の端部からドレイ
ンライン１１５の端部までの平面距離ＬＤとしては、液
晶１０３の厚さ約７μｍに、２つのパネル１０１，１０
２の合わせ余裕度５μｍを加えた、少なくとも１２μｍ
が必要であり、また、画素電極１１２にオーバラップし
ている遮光膜２３の端部からゲートライン１１４の端部
までの平面距離ＬＧとしては、ゲートライン１１４と画
素電極１１２とが重ならないための余裕度２μｍに、２
つのパネル１０１．１０２の合わせ余裕度５μｍを加え
た、少なくとも７μｍが必要である。これに対し、本実
施例では、画素電極１１２にオーバラップしている遮光
膜１１７の端部からドレインライン１１５の端部までの
距＠Ｌ Ｄ’ としては、ドレインライン１１５と画素
電極１１２の加工精度２μｍに、画素電極１１２と遮光
膜１１７との合わせ余裕度１μｍを加えた、３μｍ程度
でよく、また、画素電極１１２にオーバラップしている
遮光膜１１７の端部からゲートライン１１４の端部まで
の距離ＬＧ′も、上記ＬＤ’ と同じく３μｍ程度でよ
い。In this way, the light shielding film 1 is placed on the thin film transistor panel 101 side.
17, the degree of alignment margin between the light shielding film 117 and the pixel electrode 112 required to reliably block the leakage light is determined by the mechanical alignment accuracy of the two panels 101 and 102 as in the conventional case. rather than being determined based on
Since it is determined based on the accuracy of patterning using photolithography, etc., which is a microfabrication process used in the manufacture of normal semiconductor devices, it is only necessary to provide a much smaller margin than in the past. For example, Figures 1 to 4
As shown by the broken line in the figure, when trying to form a light shielding film 23 similar to the conventional one on the facing panel 102 side, the pixel electrode 11
The planar distance LD from the end of the light shielding film 23 to the end of the drain line 115, which overlaps the two panels 101 and 10, is approximately 7 μm thick for the liquid crystal 103.
At least 12 μm, including a 5 μm alignment margin of 2.
In addition, the planar distance LG from the end of the light shielding film 23 that overlaps the pixel electrode 112 to the end of the gate line 114 is set so that the gate line 114 and the pixel electrode 112 do not overlap. With a margin of 2 μm, 2
At least 7 μm is required, plus a 5 μm alignment margin for the two panels 101, 102. On the other hand, in this embodiment, the distance @L D' from the end of the light shielding film 117 overlapping the pixel electrode 112 to the end of the drain line 115 is determined by the processing of the drain line 115 and the pixel electrode 112. Approximately 3 μm, which is the accuracy of 2 μm plus 1 μm of alignment margin between the pixel electrode 112 and the light shielding film 117, is sufficient. The distance LG' may also be about 3 μm, similar to the above-mentioned LD'.
従って、本実施例によれば、上記の例からも明らかなよ
うに、遮光膜１１７と画素電極１１２とのオーバラップ
部分を従来よりも大幅に減少させることができ、これに
伴って開口率が極めて大きくなるので、画質の著しい向
上を図ることができる。Therefore, according to this embodiment, as is clear from the above example, the overlapping portion between the light shielding film 117 and the pixel electrode 112 can be significantly reduced compared to the conventional method, and the aperture ratio is accordingly increased. Since the size is extremely large, the image quality can be significantly improved.
また、金属でできた上記遮光膜１１７を全て結線し、か
つ対向パネル１０２側の共通電極１２２に接続したので
、遮光膜１１７を常に共通電極１２２と同電位に保つこ
とができる。よって、各ライン１１４．１１５に電圧が
印加された場合であっても、遮光膜１１７と共通電極１
２２との間の液晶には電圧がかからず、よってその領域
での透過率を常に一定に保つことができる。従って、従
来のようなライン周辺領域での透過率変動に伴う漏れ光
の発生を防止することができる。Further, since all of the light shielding films 117 made of metal are wired and connected to the common electrode 122 on the opposing panel 102 side, the light shielding film 117 can always be kept at the same potential as the common electrode 122. Therefore, even if a voltage is applied to each line 114 and 115, the light shielding film 117 and the common electrode 1
22, no voltage is applied to the liquid crystal, so the transmittance in that area can always be kept constant. Therefore, it is possible to prevent leakage light from occurring due to transmittance fluctuations in the area around the line, which is the case in the prior art.
ところで、本実施例における１つの画素の等価回路は、
第５図のように示すことができる。同図において、Ｃｔ
Ｃは液晶１０３の持つ容量、Ｃ１はゲート電極２０１と
画素電極１１２との重なりによって生じる容量、ＣＩは
ドレイン配線１１５と遮光１１１１１１７との重なりに
よって生じる容量、ｃＧｍはゲートライン１１４と遮光
膜１１７との重なりによって生じる容量である。このよ
うに、遮光膜１１７の存在によって２種類の容量Ｃｌ１
ＩＩ、ＣＧｌが住じるが、これらの容量は液晶の持つ容
量ＣｔＣに影響を与えないので、表示特性には何ら影響
がない。By the way, the equivalent circuit of one pixel in this example is:
It can be shown as shown in FIG. In the same figure, Ct
C is the capacitance of the liquid crystal 103, C1 is the capacitance caused by the overlap between the gate electrode 201 and the pixel electrode 112, CI is the capacitance caused by the overlap between the drain wiring 115 and the light shielding layer 1111117, and cGm is the capacitance between the gate line 114 and the light shielding film 117. This is the capacitance caused by overlap. In this way, due to the presence of the light shielding film 117, two types of capacitance Cl1
II and CGl, but since these capacitances do not affect the capacitance CtC of the liquid crystal, they have no effect on the display characteristics.
なお、本発明では、薄膜トランジスタの構造は上記実施
例のものに限定されることはなく、どのようなタイプの
ものであってもよい。Note that in the present invention, the structure of the thin film transistor is not limited to that of the above embodiment, and may be of any type.
また、遮光膜１１７と共通電極１２２とを同電位にする
必要がなければ、遮光膜を各画素毎に分離して形成して
もよく、この場合には、金属のような導電性の物質で遮
光膜を形成する必要もない。Further, if it is not necessary to make the light shielding film 117 and the common electrode 122 the same potential, the light shielding film may be formed separately for each pixel. In this case, it is possible to form the light shielding film separately for each pixel. There is no need to form a light shielding film.
全ての遮光膜を結線するようにした場合であっても、遮
光膜の材料として金属を使用する必要はなく、画質に悪
影響を与えず、かつ遮光性の良好な導電性物質であれば
、様々なものを使用できる。Even if all the light-shielding films are connected, there is no need to use metal as the material for the light-shielding film; various conductive materials can be used as long as they do not adversely affect image quality and have good light-shielding properties. You can use things.
本発明によれば、薄膜トランジスタパネル側に遮光膜を
形成したので、この遮光膜と画素電極との合わせ余裕度
を従来よりも大幅に小さくでき、よって、開口率を大幅
に改善することができ、画質の著しい向上が可能になる
。According to the present invention, since the light-shielding film is formed on the thin-film transistor panel side, the margin of alignment between the light-shielding film and the pixel electrode can be made much smaller than in the past, and the aperture ratio can therefore be greatly improved. This makes it possible to significantly improve image quality.
また、遮光膜を導電性物質で形成し、これらの全てを結
線して、対向パネル側の共通電極に接続した場合は、全
ての遮光膜を常に共通電極と同電位に保つことができる
ので、従来のようなライン周辺での透過率変動に伴う漏
れ光の発生を防止することができる。Furthermore, if the light-shielding film is formed of a conductive material and all of these are wired and connected to a common electrode on the opposing panel side, all the light-shielding films can always be kept at the same potential as the common electrode. It is possible to prevent leakage light from occurring due to transmittance fluctuations around the line, which is the case in the prior art.
第１図は本発明の液晶表示装置の一実施例の平面図、
第２図、第３図及び第４図は第１図におけるＡ−Ａ断面
図、Ｂ−Ｂ断面図及びＣ−Ｃ断面図、第５図は同実施例
における１つの画素の等価回路を示す回路図、
第６図は従来のアクティブマトリクス型液晶表示装置の
一部断面斜視図である。
１０１・・・薄膜トランジスタパネル、ｌｌｌ・・・絶
縁基板、
１１２・・・画素電極、
１１３・・・薄膜トランジスタ、
１１４・・・ゲートライン、
１１５・・・ドレインライン、
１１６・・・保護絶縁膜、
１１７・・・遮光膜、
１１７ａ・・・結線部、
１０２・・・対向パネル、
１２１・・・絶縁基板、
１２２・・・共通電極、
１０３・・・液晶。FIG. 1 is a plan view of an embodiment of the liquid crystal display device of the present invention, and FIGS. 2, 3, and 4 are sectional views taken along line AA, sectional view BB, and sectional view taken along line C-C in FIG. 1. 5 is a circuit diagram showing an equivalent circuit of one pixel in the same embodiment, and FIG. 6 is a partially sectional perspective view of a conventional active matrix liquid crystal display device. 101... Thin film transistor panel, lll... Insulating substrate, 112... Pixel electrode, 113... Thin film transistor, 114... Gate line, 115... Drain line, 116... Protective insulating film, 117 ...Light shielding film, 117a... Wire connection portion, 102... Opposing panel, 121... Insulating substrate, 122... Common electrode, 103... Liquid crystal.
Claims (2)
接続された薄膜トランジスタをマトリクス状に複数配設
すると共に、該薄膜トランジスタから延びるゲートライ
ン及びドレインラインを前記複数の画素電極の間を縫っ
て縦横に配設してなる薄膜トランジスタパネルにおいて
、 前記ゲートライン及びドレインラインと前記画素電極と
の間隙部上及びその近傍を絶縁膜を介して遮光膜で覆っ
たことを特徴とする薄膜トランジスタパネル。(1) A plurality of transparent pixel electrodes and thin film transistors connected to the pixel electrodes are arranged in a matrix on an insulating substrate, and gate lines and drain lines extending from the thin film transistors are threaded between the plurality of pixel electrodes. What is claimed is: 1. A thin film transistor panel arranged in rows and columns, characterized in that the gap between the gate line and drain line and the pixel electrode and the vicinity thereof are covered with a light-shielding film with an insulating film interposed therebetween.
接続された薄膜トランジスタをマトリクス状に複数配設
すると共に、該薄膜トランジスタから延びるゲートライ
ン及びドレインラインを前記複数の画素電極の間を縫っ
て縦横に配設してなる薄膜トランジスタパネルと、 該薄膜トランジスタパネルと対向して配置され、全面に
透明な共通電極を配設してなる対向パネルと、 該薄膜トランジスタパネルと該対向パネルとの間に封入
された液晶とを備えた液晶表示装置において、 前記薄膜トランジスタパネルの前記ゲートライン及びド
レインラインと前記画素電極との間隙部上及びその近傍
を絶縁膜を介して導電性の遮光膜で覆うと共に、該遮光
膜を全て導電性物質で結線し、かつ前記対向パネルの前
記共通電極に接続したことを特徴とする液晶表示装置。(2) A plurality of transparent pixel electrodes and thin film transistors connected to the pixel electrodes are arranged in a matrix on an insulating substrate, and gate lines and drain lines extending from the thin film transistors are threaded between the plurality of pixel electrodes. a thin film transistor panel arranged vertically and horizontally; a counter panel disposed opposite to the thin film transistor panel and having a transparent common electrode on its entire surface; and a panel sealed between the thin film transistor panel and the counter panel. In the liquid crystal display device, the gap between the gate line and the drain line of the thin film transistor panel and the pixel electrode and the vicinity thereof are covered with a conductive light-shielding film via an insulating film, and A liquid crystal display device characterized in that all of the light-shielding films are wired with a conductive material and connected to the common electrode of the opposing panel.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33917189A JP2870075B2 (en) | 1989-12-27 | 1989-12-27 | Thin film transistor panel and liquid crystal display |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33917189A JP2870075B2 (en) | 1989-12-27 | 1989-12-27 | Thin film transistor panel and liquid crystal display |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03198030A true JPH03198030A (en) | 1991-08-29 |
| JP2870075B2 JP2870075B2 (en) | 1999-03-10 |
Family
ID=18324912
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33917189A Expired - Lifetime JP2870075B2 (en) | 1989-12-27 | 1989-12-27 | Thin film transistor panel and liquid crystal display |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2870075B2 (en) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04319920A (en) * | 1991-04-19 | 1992-11-10 | Sharp Corp | Active matrix liquid crystal display |
| WO1993011455A1 (en) * | 1991-11-29 | 1993-06-10 | Seiko Epson Corporation | Liquid crystal display and method of manufacturing same |
| JPH0980476A (en) * | 1995-09-12 | 1997-03-28 | Nec Corp | Active matrix substrate and its manufacture |
| JP2009163007A (en) * | 2008-01-07 | 2009-07-23 | Toshiba Mobile Display Co Ltd | Liquid crystal display device |
| KR100970669B1 (en) * | 2006-11-17 | 2010-07-15 | 베이징 보에 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 | TFT LCD array substrate and the manufacturing method thereof |
| US7852421B2 (en) * | 1995-10-12 | 2010-12-14 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| KR20120089937A (en) * | 2010-12-28 | 2012-08-16 | 엘지디스플레이 주식회사 | Thin film transistor array substrate and method thereof |
| US8917365B2 (en) | 2009-02-27 | 2014-12-23 | Beijing Boe Optoelectronics Technology Co., Ltd. | Method of manufacturing TFT-LCD array substrate |
-
1989
- 1989-12-27 JP JP33917189A patent/JP2870075B2/en not_active Expired - Lifetime
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04319920A (en) * | 1991-04-19 | 1992-11-10 | Sharp Corp | Active matrix liquid crystal display |
| WO1993011455A1 (en) * | 1991-11-29 | 1993-06-10 | Seiko Epson Corporation | Liquid crystal display and method of manufacturing same |
| US5414547A (en) * | 1991-11-29 | 1995-05-09 | Seiko Epson Corporation | Liquid crystal display device and manufacturing method therefor |
| JPH0980476A (en) * | 1995-09-12 | 1997-03-28 | Nec Corp | Active matrix substrate and its manufacture |
| US7852421B2 (en) * | 1995-10-12 | 2010-12-14 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| US8446537B2 (en) | 1995-10-12 | 2013-05-21 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device having resin layer contacts a transparent conductive film |
| US8094254B2 (en) | 1995-10-12 | 2012-01-10 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix display device comprising a light shielding layer surrounding a transparent conductive film and a portion of said light shielding layer extends over and said transparent conductive film |
| US7808596B2 (en) | 2006-11-17 | 2010-10-05 | Beijing Boe Optoelectronics Technology Co., Ltd. | TFT LCD array substrate and the manufacturing method thereof |
| KR100970669B1 (en) * | 2006-11-17 | 2010-07-15 | 베이징 보에 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 | TFT LCD array substrate and the manufacturing method thereof |
| US8339342B2 (en) | 2008-01-07 | 2012-12-25 | Japan Display Central Inc. | Liquid crystal display device |
| JP2009163007A (en) * | 2008-01-07 | 2009-07-23 | Toshiba Mobile Display Co Ltd | Liquid crystal display device |
| US8917365B2 (en) | 2009-02-27 | 2014-12-23 | Beijing Boe Optoelectronics Technology Co., Ltd. | Method of manufacturing TFT-LCD array substrate |
| KR20120089937A (en) * | 2010-12-28 | 2012-08-16 | 엘지디스플레이 주식회사 | Thin film transistor array substrate and method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2870075B2 (en) | 1999-03-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8400588B2 (en) | Liquid crystal display | |
| US5426523A (en) | Liquid crystal display having a light blocking film on stepped portions | |
| JP2001281682A (en) | Active matrix liquid crystal display device | |
| JPH10104664A (en) | Liquid crystal display device | |
| KR100968566B1 (en) | liquid crystal display and method for manufacturing a panel of the same | |
| JP2009122256A (en) | Electro-optical device and electronic equipment | |
| JPH09281497A (en) | Liquid crystal display device | |
| JP4099324B2 (en) | Liquid crystal display | |
| JPH03198030A (en) | Thin film transistor panel | |
| JP2777545B2 (en) | Active matrix liquid crystal display | |
| JPH04318522A (en) | Thin film transistor type liquid crystal display device | |
| JP2870072B2 (en) | Liquid crystal display | |
| JPH07122754A (en) | Semiconductor device | |
| JP2702319B2 (en) | Active matrix substrate | |
| JP3591674B2 (en) | Liquid crystal display | |
| JP2784027B2 (en) | Liquid crystal display | |
| US20040105056A1 (en) | Display device | |
| JP2528967B2 (en) | Active matrix display | |
| JP3312720B2 (en) | Liquid crystal display | |
| KR20060051838A (en) | Liquid crystal display device | |
| JP3282542B2 (en) | Active matrix type liquid crystal display | |
| JPH0484125A (en) | Liquid crystal display device | |
| JPH0274929A (en) | Active matrix substrate | |
| KR100668137B1 (en) | Fringe field switching mode lcd | |
| TWI771244B (en) | Display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090108 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100108 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |